JPH063461B2 - トリガ信号発生器及びトリガ信号発生方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はトリガ信号発生器、特にオシロスコープ等に好
適なトリガ信号発生器に関する。

［従来技術］ トリガ信号を用いて動作を開始する典型的な装置では、
動作期間中及びその後の一定期間中にはトリガ信号の発
生を禁止し、それによって各トリガによって起動された
動作期間から次のトリガ信号を受け取るまでの間に回復
期間を設けている。

オシロスコープ、或いはデジタイザ（デジタルストレー
ジ型オシロスコープ）の如き装置では、掃引表示は掃引
発生器に供給されるトリガ信号によって開始される。掃
引表示後のホールドオフ期間と呼ばれている回復期間が
必要な理由は、電子ビームをスクリーンの左端に戻す為
に時間（帰線期間）を要し、且つ掃引発生器が次の掃引
の準備の為に安定化するにも時間がかかるからである。
このホールドオフ期間後、次の掃引表示に対してオシロ
スコープの準備が完了する。

トリガ信号は一般に予め定めたトリガ源から入力する信
号を用いて発生される。このトリガ源信号はオシロスコ
ープの内部或いは外部のどちらから発生したものでも良
いが、これは一般に周期信号で、表示信号とある同期関
係を有するのが普通である。即ち、トリガ源信号はトリ
ガ信号を発生させるトリガ点を決めるのに適した信号の
流れである。

トリガ回路に入力される２つの基本的な入力信号はトリ
ガ源信号とホールドオフ信号であり、１つの基本的な出
力信号はトリガ信号である。トリガ回路はトリガ源イベ
ントを受け取るか、或いはその信号を避けて次のトリガ
源イベントを待つかを決めなければならない。１掃引表
示期間とその後のホールドオフ期間中、トリガ回路は総
てのトリガ源イベントを無視し、トリガ信号を全く発生
しない。ホールドオフ期間後、トリガ回路に次のトリガ
源信号が入力されると、トリガ回路は次のトリガ信号を
発生する。

被選択トリガ源イベントに周期したトリガ信号を発生さ
せることが望ましい。この同期関係を維持するには、ホ
ールドオフ信号の変化によりトリガ回路が確実にイネー
ブル状態（準備、或いは待受け状態）になった時点でト
リガ源信号がトリガゲートに入力する必要がある。この
状態は、トリガ源イベントの発生前にホールドオフ信号
によりトリガ回路がイネーブル状態になるので、「進み
ホールドオフ」と呼ばれている。この場合、トリガゲー
トにトリガ源信号が入力すると直ちにトリガ信号が発生
するので、このトリガ信号は被選択トリガ源イベントに
良く同期している。

第２図は典型的なオシロスコープに於けるトリガ回路
（１００）を含む水平軸回路の概要を示すブロック図で
ある。トリガ回路（１００）が発生したトリガ信号は掃
引回路（１０４）に入力し、表示用掃引信号（１０６）
を発生させる。トリガ回路（１００）はホールドオフ信
号（１０８）によって禁止状態になり、また、禁止状態
でないとき（イネーブル状態のとき）にトリガ源信号
（１１０）を受けるとトリガ信号（１０２）を発生す
る。掃引論理回路（１１２）はトリガ回路（１００）に
ホールドオフ信号（１０８）を供給する。掃引終了信号
（１１４）を受け取ると、掃引論理回路（１１２）は必
要なホールドオフ期間が終了するまで待って、その後ホ
ールドオフ信号をホールドオフ状態（禁止状態）から非
ホールドオフ状態（イネーブル状態）に変化させる。

トリガ源信号（１１０）はオシロスコープに表示してい
る信号に同期している一連のトリガ源イベントを表す信
号と考えられる。これらのトリガ源イベントを用いて掃
引表示を開始することにより、各掃引表示毎に信号の同
じ部分を表示し得る。例えば、トリガ源イベントが繰り
返し信号の開始時点に同期していれば、その信号の開始
時点に同期して掃引が開始される。信号の同じ時点で開
始される一連の表示がスクリーン上で同一であるので、
安定した信号表示が実現出来る。

［発明が解決しようとする課題］ しかも、もしトリガ源イベントとトリガ信号間の同期関
係をトリガ回路（１００）が維持出来なくなると、各掃
引信号は一定の時点で開始されなくなり、スクリーン上
に表示される波形は乱れてしまう。即ち、ホールドオフ
信号とトリガ源信号との間に相互干渉があると、前述の
トリガ源信号とトリガ信号との同期関係が損なわれる事
も起こり得る。例えば、トリガ源イベントの発生中にト
リガゲートがイネーブル状態になると、これは「遅れホ
ールドオフ」と呼ばれ、上記トリガ源信号とトリガ信号
間の同期関係を乱してしまう。従って「遅れホールドオ
フ」の場合、トリガ信号の発生はトリガ源イベントの発
生とは無関係に、トリガゲートがイネーブル状態になっ
た時点で起こり、この時のトリガ信号はトリガ源イベン
トに同期しなくなる。

表示波形上の水平方向の変位は「ジッタ」と呼ばれ、被
選択トリガ源イベントとトリガ信号間の非同期に起因し
て発生する。従来のトリガ回路では、トリガ源イベント
とトリガ禁止信号（ホールドオフ信号）間の相互作用に
起因することのようなジッタが多く生じることが問題に
なっていた。

従って、本発明の目的は、トリガ動作の帯域幅を制限す
ることなく、トリガ源信号とトリガ禁止信号（ホールド
オフ信号）間の相互作用に起因して発生するジッタを大
幅に低減した新規なトリガ信号発生器を提供することで
ある。

本発明の他の目的は、マイクロチャンネル・プレートを
採用した広帯域のリアルタイム・オシロスコープ及び高
速デジタル・オシロスコープ等に好適な高速且つ低ジッ
タのトリガ信号発生器を提供することである。

［課題を解決する為の手段及び作用］ 本発明によるトリガ信号発生器が具備する多段縦続接続
可能なトリガ再同期回路は、トリガゲートから発生する
ジッタを大幅に低減するという特徴を有する。このトリ
ガ再同期回路の各回路段はトリガ源信号の遅延経路及び
トリガゲート手段を有する。各回路段のトリガゲート手
段は前段で発生したトリガ信号に応じて動作すると共
に、前段のトリガ源信号遅延経路を通過して遅延した被
選択トリガ源信号にも応答して動作する。各回路段で
は、前段で発生されたトリガ信号が入力してから被選択
トリガ源信号が確実に入力するようにする手段を有し、
これにより、各トリガゲート手段で「進みホールドオ
フ」の状態が実現する確率を高めている。初段の回路
は、出力トリガ信号にジッタが生じ易い従来のトリガ方
法で動作しても良い。しかし、後段の回路には初段のト
リガゲートよりもジッタの発生確率が少ない本発明のト
リガゲート回路を使用している。このトリガ回路の総伝
播時間は回路段を追加するにつれて増加するが、トリガ
回路の周波数帯域幅は低下しない。

［実施例］ 以下に開示する回路は複数の異なる論理素子で構成され
ているが、それは説明の便宜を図るためであり、実際に
回路を構成する際には、同じ機能を有する集積回路等を
用いて実現出来ることは容易に理解されよう。

第１図は、本発明によるトリガ信号発生器の好適実施例
の回路図である。この回路は第２図のトリガ回路（１０
０）として好適に使用し得る。トリガ源信号（１１０）
は第１入力端子（２００）に入力し、ホールドオフ信号
（１０８）は第２入力端子（２０２）に入力する。第２
図のトリガ信号（１０２）に対応する信号は、次の３つ
の出力端子から発生する信号の中の１つの信号である。
即ち、第１出力端子（２０４）から発生する第１トリガ
信号（２０６）、第２出力端子（２０８）から発生する
第２トリガ信号（２１０）、及び第３出力端子（２１
２）から発生する第３トリガ信号（２１４）である。第
２及び第３出力端子（２０８）、（２１２）から発生す
るトリガ信号が本発明によるものである。

第１図のトリガ回路は概略３つの部分に分割出来る。即
ち、トリガ源信号（１１０）及びホールドオフ信号（１
０８）を受けて、第１トリガ信号（２０６）を発生する
従来のトリガ回路（２１６）と、第２トリガ信号（２１
０）を発生する第１再同期回路段（２１８）と、第３ト
リガ信号（２１４）を発生する第２再同期回路段（２２
０）とに分割し得る。

従来のトリガ回路（２１６）は４つの部分に分割し得
る。第１の部分は入力段のトリガ源信号遅延経路（２
２）で、直列接続のＮＯＲゲート（２２４）及び（２２
６）を含んでいる。入力段のトリガ源信号遅延経路（２
２）はトリガ源信号（１１０）を入力端子（２００）か
らＮＯＲゲート（２２４）に受け、これを遅延させてＮ
ＯＲゲート（２２６）から出力する。従来のトリガ回路
（２１６）の第２の部分は、反転入力ＡＮＤゲートであ
る入力段の一致検出器（２２８）であり、この反転入力
ＡＮＤゲートの第１反転入力端子は第１入力端子（２０
０）に接続し、第２反転入力端子は第２入力端子（２０
２）に接続している。この入力段の一致検出器（２２
８）は、トリガ源信号（１１０）のトリガイベントとホ
ールドオフ信号（１０８）のイネーブル状態との一致に
応じて、一致検出出力（２３０）を発生する。

従来のトリガ回路（２１６）の第３の部分は、ＮＯＲゲ
ート（２３４）と反転入力ＡＮＤゲート（２３６）から
成るアーミングラッチ手段（２３２）である。ＮＯＲゲ
ート（２３４）の第１入力端子は一致検出出力（２３
０）を受け、第２入力端子は反転入力ＡＮＤゲート（２
３６）の出力を受ける。反転入力ＡＮＤゲート（２３
６）の第１入力端子はＮＯＲゲート（２３４）の出力を
受け、このゲートの第２入力端子は第２入力端子（２０
２）からホールドオフ信号（１０８）を受ける。このア
ーミングラッチ手段（２３２）は双安定回路として動作
し、この双安定回路の状態を表すアーミング信号（２３
８）をＮＯＲゲート（２３４）の出力端子から出力す
る。

従来のトリガ回路（２１６）の第４の部分は、トリガ源
信号ゲート手段（２４２）、第１トリガゲート手段（２
４４）、及び帰還手段（２４６）から成る主トリガラッ
チ手段（２４０）である。第１トリガゲート手段（２４
４）は、反転出力端子と非反転出力端子を有する入力反
転ＡＮＤゲートであって、第１反転入力端子はアーミン
グ信号（２３８）を受け、第２反転入力端子は第１遅延
トリガ源信号（２４８）を受ける。第１トリガゲート手
段（２４４）は、第１出力端子（２０４）に接続した非
反転出力端子に第１トリガ信号（２０６）を出力し、反
転出力端子に反転第１トリガ信号（２５０）を出力す
る。トリガ源信号ゲート手段（２４２）は、反転出力端
子及び非反転出力端子を有するＮＯＲゲートであって、
第１入力端子はトリガ源遅延経路（２２２）からの遅延
トリガ源信号を受け、第２入力端子は帰還手段（２４
６）を介して第１トリガ信号（２０６）を受ける。トリ
ガ源信号ゲート手段（２４２）は通常、反転出力端子に
反転第１遅延トリガ源信号（２４８）を出力し、非反転
出力端子に第１遅延トリガ源信号（２５２）を出力す
る。

従来のトリガ回路（２１６）の動作を以下に説明する。
入力段の一致検出器（２２８）は、第１入力端子（２０
０）のトリガ源信号（１１０）のトリガイベントを監視
すると共に、第２入力端子（２０２）のホールドオフ信
号（１０８）のイネーブル状態も監視している。ホール
ドオフ信号（１０８）のイネーブル状態とトリガ源信号
（１１０）のトリガイベントが共に一致検出器（２２
８）に入力すると、一致検出出力（２３０）の状態が第
１の非イネーブル状態から第２のイネーブル状態に変化
する。この一致検出出力（２３０）がイネーブル状態に
変化すると、アーミングラッチ手段（２３２）が出力す
るアーミング信号（２３８）の状態がイネーブル状態か
らイネーブル状態に変化する。このアーミングラッチ手
段（２３２）の動作中に、一致検出器（２２８）の状態
を変化させたトリガ源信号のイベント（被選択トリガ源
信号（１１０）のイベント）が、入力段トリガ源信号遅
延経路（２２２）とトリガ源信号ゲート手段（２４２）
を通過して、第１トリガゲート手段（２４４）に反転第
１遅延トリガ信号（２４８）を供給する。この反転第１
遅延トリガ信号（２４８）とアーミング信号（２３８）
のイネーブル状態が共に第１トリガゲート手段（２４
４）に達すると、主トリガラッチ手段（２４０）は第１
トリガ信号（２０６）の状態を第１の非トリガ状態から
第２のトリガ状態に変化させる。この第１トリガ信号
（２０６）は帰還手段（２４６）を介してトリガ源信号
ゲート手段（２４２）に帰還されるので、主トリガラッ
チ手段（２４０）はトリガ状態に維持される。第１トリ
ガ信号（２０６）がトリガ状態になると、トリガ源信号
ゲート手段（２４２）は反転第１遅延トリガ源信号（２
４８）の伝播を停止し、一定の信号を第１トリガゲート
手段（２４４）に出力する。第１トリガーゲート手段
（２４４）にアーミング信号（２３８）のイネーブル状
態が入力している限り、主トリガラッチ手段（２４０）
の状態はトリガ状態に維持される。

理想的には、アーミング信号（２３８）のイネーブル状
態が第１トリガゲート手段（２４４）に入力後に、反転
第１遅延トリガ源信号（２４８）が入力して主トリガラ
ッチ手段（２４０）を起動してトリガ状態にすることが
望ましい。これを実現する為に、入力段トリガ源信号遅
延経路（２２２）によってトリガ源信号を遅延させ、ア
ーミングラッチ手段（２３２）を先にラッチさせるよう
にしている。入力段トリガ源信号遅延経路（２２２）の
遅延時間を増加すれば、アーミングラッチ手段（２３
２）の安定動作後にトリガ源信号により直ちに第１トリ
ガ信号（２０６）が出力されるので、ジッタの低減の為
には望ましいが、余り遅延時間を増加し過ぎれば、被選
択トリガ源信号より以前に入力した別のトリガ源信号に
よってトリガ動作を起動する危険が生じる。

第１再同期回路段（２１８）は、第１トリガ源信号遅延
経路（２５４）及び第２トリガゲート手段（２５６）を
含んでいる。第１トリガ源信号遅延経路（２５４）は単
一入力のＮＯＲゲート（２５８）、（２６０）及び（２
６２）の直列接続で構成されている。最後尾のＮＯＲゲ
ート（２６２）は反転出力端子及び非反転出力端子を有
する。第１トリガ源信号遅延経路（２５４）はＮＯＲゲ
ート（２５８）の入力端子に第１遅延トリガ源信号（２
５２）を受け、ＮＯＲゲート（２６２）の反転出力端子
から反転第２遅延トリガ源信号（２６４）を出力し、非
反転出力端子から第２遅延トリガ源信号（２６６）を出
力する。第２トリガゲート手段（２５６）は反転入力の
ＡＮＤゲートであって、反転出力端子及び非反転出力端
子を有している。このＡＮＤゲート（２５６）の第１反
転入力端子には反転第１トリガ信号（２５０）が入力
し、第２反転入力端子には反転第２遅延トリガ源信号
（２６４）が入力している。第２トリガゲート手段（２
５６）の非反転出力端子は、第２出力端子（２０８）へ
第２トリガ信号（２１０）を出力し、第２トリガゲート
手段（２５６）の反転出力端子は反転第２トリガ信号
（２６８）を出力する。

第１再同期回路段（２１８）の動作を以下に説明する。
主トリガラッチ手段（２４０）が非トリガ状態からトリ
ガ状態に変化すると、反転第１トリガ信号（２５０）に
よって第２トリガゲート手段（２５６）がイネーブル状
態になる。明らかに、反転第１トリガ信号（２５０）は
反転第２遅延トリガ源信号（２６４）より先に第２トリ
ガゲート手段（２５６）に入力する。何故なら、反転第
１トリガ信号（２５０）は出力されると直ちに第２トリ
ガゲート手段（２５６）に達するのに対し、反転第２遅
延トリガ源信号（２６４）は第１トリガ源信号遅延経路
（２５４）を通過しなければならないからである。従っ
て、第２トリガゲート手段（２５６）が「進みホールド
オフ」で動作する確率が高くなる。

第１トリガ源信号遅延経路(254)の遅延時間が不十分な
為に、確実に「進みホールドオフ」の動作状態を達成で
きない場合でも、第１再同期回路(218)は、反転第１ト
リガ信号(250)と反転第２遅延トリガ源信号(264)との間
の時間差を少なくとも低減することにより、より「進み
ホールドオフ」の動作状態に近づけることが出来る。

第２再同期回路段（２２０）は、第２トリガ源信号遅延
経路（２７０）及び第３トリガゲート手段（２７２）を
含んでいる。第２トリガ源信号遅延経路（２７０）は単
一入力のＮＯＲゲート（２７４）、（２７６）、及び
（２７８）で構成されている。第２トリガ源信号遅延経
路（２７０）は、第２遅延トリガ源信号（２６６）をＮ
ＯＲゲート（２７４）で受け、最後尾のＮＯＲゲート
（２７８）から反転第３遅延トリガ源信号（２８０）を
出力する。第３トリガゲート手段（２７２）は、反転入
力のＡＮＤゲートであって、第１反転入力端子は反転第
２トリガ信号（２６８）を受け、第２反転入力端子は反
転第３遅延トリガ源信号（２８０）を受ける。第３トリ
ガゲート手段（２７２）は第３出力端子（２１２）へ第
３トリガ信号（２１４）を出力する。

第２再同期回路段（２２０）は、第１再同期回路段（２
１８）と同様に動作する。第２トリガゲート手段（２５
６）が出力を非トリガ状態からトリガ状態に変化する
と、第３トリガゲート手段（２７２）は反転第２トリガ
信号（２６８）によってイネーブル状態になる。明らか
に、反転第２トリガ信号（２６８）は反転第３遅延トリ
ガ源信号（２８０）より先に第３トリガゲート手段（２
７２）に入力し、これをイネーブル状態にする。何故な
ら、反転第２トリガ信号（２６８）は出力されると直ち
に第３トリガゲート手段（２７２）をイネーブル状態に
するのに対し、反転第３遅延トリガ源信号（２８０）は
第２トリガ源信号遅延経路（２７０）を通過しなければ
ならないからである。従って、第３トリガゲート手段
（２７２）が「進みホールドオフ」で動作する確率は更
に高くなる。

万一、第１トリガ源信号遅延経路（２５４）の遅延時間
が不十分な為、第１トリガ信号（２５０）によるイネー
ブル状態が、反転第２遅延トリガ源信号（２６４）の第
２トリガゲート手段（２５６）への入力以前に起こらな
かったとしても、第２再同期回路段（２２０）が接続し
ているので、第２トリガ信号（２６８）による第３トリ
ガゲート手段（２７２）のイネーブル状態への変化は、
反転第３遅延トリガ源信号（２８０）の入力時点に追い
付くか、殆どの場合、先行するように出来る。もし万
一、第３トリガゲート手段（２７２）の出力にまだジッ
タが生じるようなら、更に再同期回路段を追加しても良
い。

第１再同期回路段（２１８）及び第２再同期回路段（２
２０）は、第１図のトリガ回路に夫々ゲート２個分のセ
トリング時間の遅延を与えている。もし１つの再同期回
路段でゲート３個分以上の遅延を与えると、トリガ動作
周波数の上限を制限することになる。何故なら、例えば
第１再同期回路段（２１８）の場合、もし入力するトリ
ガ源信号の周期が非常に短い場合には、第１トリガゲー
ト手段（２４４）から第２トリガゲート手段（２５６）
に入力する反転第１トリガ信号（２５０）が、第１トリ
ガ源信号遅延経路（２５４）から入力する被選択遅延ト
リガ源信号より以前の遅延トリガ源信号と重なってしま
い、それが第２トリガゲート手段（２５６）の出力に雑
音スパイクを生じさせる原因となるからである。これは
第２再同期回路段（２２０）についても同様である。何
れにせよ、第１図では最大で１個のトリガ源信号のイベ
ントのみが第１トリガ源信号遅延経路（２５４）か或い
は第２トリガ源信号遅延経路（２７０）のどちらか一方
に存在していることになる。

第１図の回路全体の動作を考える。ホールドオフ期間の
終了前の時点では、アーミングラッチ手段（２３２）は
非イネーブル状態のアーミング信号（２３８）を主トリ
ガラッチ手段（２４０）に出力し、主トリガラッチ手段
（２４０）の出力は非トリガ状態に維持されている。主
トリガラッチ手段（２４０）の非トリガ状態の出力によ
り、第２トリガゲート手段（２５６）の出力も非トリガ
状態に維持されている。同様に、第３トリガゲート手段
の出力も第２トリガゲート手段（２５６）の出力により
非トリガ状態になっている。この時には、反転第１遅延
トリガ源信号（２４８）は第１トリガ信号（２０６）に
影響せず、反転第２遅延トリガ源信号（２６４）も第２
トリガ信号（２０８）に影響せず、反転第３遅延トリガ
源信号（２８０）も第３トリガ信号（２１２）に何も影
響しない。

ホールドオフ期間後の時点では、主トリガラッチ手段
（２４０）がアーミング信号（２３８）のイネーブル状
態と反転第１遅延トリガ源信号（２４８）との一致に応
じて動作すると、トリガ信号源ゲート手段（２４２）が
出力する反転第１遅延トリガ源信号（２４８）が遮断さ
れる。この反転第１遅延トリガ源信号（２４８）の遮断
により、主トリガラッチ手段（２４０）の状態がトリガ
出力状態に安定化し、それは第１トリガゲート手段（２
４４）にイネーブル状態のアーミング信号（２３８）が
入力するまで維持される。この結果、第１トリガ源信号
遅延経路（２５４）に入力するトリガ源信号の流れは遮
断され、最後に第１トリガ源信号遅延経路（２５４）に
入力したトリガ源信号のイベントが、主トリガラッチ手
段（２４０）にラッチされている被選択トリガ源信号の
イベントである。

トリガ源信号の入力以前にトリガゲート手段がイネーブ
ル状態になっている「進みホールドオフ」の場合、トリ
ガ信号はイネーブル信号とは関係なく、トリガ源信号の
入力により直ちに出力される。これを実現する為に、所
定のトリガゲート手段に供給されるトリガ源信号のイベ
ントを遅延させ、それによって、所定のトリガゲート手
段にトリガ源信号が入力する以前に、前段のトリガゲー
ト手段が安定したトリガ信号（イネーブル信号）を所定
のトリガゲート手段に出力出来るようにしている。例え
ば、アーミングラッチ手段（２３２）がかなりの期間準
安定状態になった場合、即ち、アーミング信号（２３
８）が安定したイネーブル状態になる前に、トリガ源信
号ゲート手段（２４２）からの反転第１トリガ源信号
（２４８）が第１トリガゲート手段（２４４）に入力し
た場合には、第１トリガゲート手段（２４４）から出力
される第１トリガ信号（２０６）にはジッタが生じてし
まう。しかし、トリガ源信号のイベントは主トリガラッ
チ手段（２４０）にラッチされると共に、第１トリガ源
信号遅延経路（２５４）を通過して遅延される。この遅
延された反転第２遅延トリガ源信号（２６４）は、第１
トリガゲート手段（２４４）が被選択トリガ源信号のイ
ベントに応じて直ちに出力した場合の反転第１トリガ信
号（２５０）に対して、ゲート２個分の伝播時間だけ遅
延して第２トリガゲート手段（２５６）に達する。従っ
て、アーミング信号（２３８）には更にゲート２個分の
伝播時間だけ時間的余裕が生じ、たとえその期間中、準
安定状態になってイネーブル状態になるのが遅れたとし
ても、第２トリガゲート手段（２５６）の出力にジッタ
が生じることはない。この結果、第２トリガ信号（２１
０）にジッタが含まれる確率は第１トリガ信号（２０
６）の場合より減少する。同様に、第３トリガ信号（２
１４）にジッタが含まれる確率は第２トリガ信号（２１
０）より更に減少する。

第３図の回路図は、本実施例の１個の再同期回路段を示
しており、ここでは再同期回路段を縦続接続する方法を
説明する。各再同期回路段は、トリガ源信号入力端子
（３００）、イネーブル信号入力端子（３０２）、トリ
ガ信号出力端子（３０４）、反転トリガ信号出力端子
（３０６）、及び遅延トリガ源信号出力端子（３０８）
を有する。トリガ源信号入力端子（３００）は第１遅延
トリガ源信号（３１０）を受け、イネーブル信号入力端
子（３０２）は第１反転トリガ信号（３１２）を受け
る。トリガ信号出力端子（３０４）はトリガ信号（３１
４）を出力し、反転トリガ信号出力端子（３０６）は第
２反転トリガ信号（３１６）を出力し、遅延トリガ源信
号出力端子（３０８）は第２遅延トリガ源信号（３１
８）を出力する。

第３図の再同期回路段は、更にトリガ源信号遅延経路
（３２０）と、トリガゲート手段（３２２）を有する。
トリガ源信号遅延経路（３２０）は、単一入力のＮＯＲ
ゲート（３２４）、（３２６）及び（３２８）の直列接
続で構成されている。最後尾のＮＯＲゲート（３２８）
は非反転出力端子及び反転出力端子を有する。トリガ源
信号遅延経路（３２０）では、トリガ源信号入力端子
（３００）からの第１遅延トリガ源信号（３１０）をＮ
ＯＲゲート（３２４）の入力端子に受け、第２遅延トリ
ガ源信号（３１８）がＮＯＲゲート（３２８）から遅延
トリガ源信号出力端子（３０８）へ出力される。トリガ
ゲート手段（３２２）は反転出力端子及び非反転出力端
子を有する反転入力のＡＮＤゲートであって、第１反転
入力端子はイネーブル信号入力端子（３０２）から反転
第１トリガ信号（３１２）を受け、第２反転入力端子は
反転第２遅延トリガ源信号（３３０）を受ける。トリガ
ゲート手段（３２２）は、その非反転出力端子からトリ
ガ信号出力端子（３９４）へ第２トリガ信号（３１４）
を出力し、反転出力端子から反転トリガ信号出力端子
（３０６）へ反転第２トリガ信号（３１６）を出力す
る。第１図のように、従来のトリガ回路（２１６）に第
１再同期回路段を接続しても良い。第１回路段以降の再
同期回路段は次のように縦続接続し得る。トリガ源信号
入力端子（３００）を前段の遅延トリガ源信号出力端子
（３０８）に接続し、イネーブル信号入力端子（３０
２）を前段の反転トリガ信号出力端子（３０６）に接続
する。各再同期回路段のトリガ信号出力端子（３０４）
はその回路段のトリガ信号を出力する。最後尾の再同期
回路段では、反転トリガ信号出力端子（３０６）及び遅
延トリガ源信号出力端子（３０８）は不要で、トリガ信
号（３１４）のみが出力されれば良い。

第４図は、第１図の回路が「進みホールドオフ」で動作
した場合を模擬的に示したタイミング波形図である。こ
の場合、第１図の入力段一致検出器（２２８）には、ト
リガ源信号（１１０）のイベント発生より先にホールド
オフ信号（１０８）のイネーブル状態が入力される。第
５図は、第１図の回路が「遅れホールドオフ」で動作し
た場合を模擬的に示したタイミング波形図である。この
場合には、第１図の入力段一致検出器（２２８）には、
トリガ源信号（１１０）のイベントの発生中、或いは発
生後にホールドオフ信号（１０８）のイネーブル状態が
入力される。第４図及び第５図では、どちらも同じトリ
ガ源信号のイベントを選択したものと仮定し、ホールド
オフ信号（１０８）、アーミング信号（２３８）、第１
トリガ信号（２０６）、第２トリガ信号（２１０）、及
び第３トリガ信号（２１４）の時間的関係を示してい
る。第４図は、「進みホールドオフ」により３つのトリ
ガ信号（２０６）、（２１０）及び（２１４）の総てが
理想的に発声される時の最も普通の状態を示している。
第５図が示す「遅れホールドオフ」の変則状態では、第
１トリガ信号（２０６）は普通の場合（即ち、「進みホ
ールドオフ」の場合）よりも遅れてトリガ状態になる。
もし、第５図の第１トリガ信号（２０６）を用いて表示
用掃引信号を発生したとすると、その時の表示波形は水
平方向に不安定なジッタを含んだ表示になる。

第４図に於いて、ホールドオフ信号（１０８）は１ｎｓ
の時点（４００）からイネーブル状態に向かって変化し
始める。また、ホールドオフ信号のイネーブル状態とト
リガ源信号のイベントによって発生するアーミング信号
（２３８）は、３．５ｎｓの時点（４０２）からイネー
ブル状態に向かって変化し始める。被選択トリガ源信号
のイベントが発生するよりかなり前にホールドオフ信号
がイネーブル状態になっているので、第１図のアーミン
グラッチ手段（２３２）が発生するアーミング信号（２
３８）は直線的に変化する。３つのトリガ信号（２０
６）、（２１０）及び（２１４）は同様に直線的に変化
し、夫々約６ｎｓの時点（４０４）、７ｎｓの時点（４
０６）及び８ｎｓの時点（４０８）でトリガ状態にな
る。

第５図に於いて、ホールドオフ信号（１０８）は約３ｎ
ｓの時点（５００）からイネーブル状態に向かって変化
し始め、アーミング信号（２３８）はそのすぐ後の約４
ｎｓの時点（５０２）からイネーブル状態に向かって変
化し始める。しかし、被選択トリガ源信号のイベントが
発生中にホールドオフ信号がイネーブル状態に変化する
ので、第１図のアーミングラッチ手段（２３２）から出
力されるアーミング信号（２３８）は直線的に変化しな
くなる。アーミングラッチ手段（２３２）は応答動作は
出来るが出力を直線的に変化させることはできない。そ
の結果、約４ｎｓの時点（垂直線分（５０４））から約
６ｎｓの時点（垂直線分（５０６））の間ではアーミン
グ信号（２３８）は準安定状態になってしまう。第１図
のアーミングラッチ手段（２３２）が一時的に準安定状
態に成るので、第１トリガ信号（２０６）は普通の場合
の約６ｎｓの時点より遅延し、約７ｎｓの時点（５０
８）でトリガ状態に達する。しかし、このアーミングラ
ッチ手段（２３２）の準安定状態は、第２及び第３トリ
ガ信号（２１０）、（２１４）には影響しないことに留
意すべきである。即ち、第２及び第３トリガ信号（２１
０）、（２１４）がトリガ状態に達する時点は第４図の
場合と一致している。具体的に言えば、第２トリガ信号
（２１０）は約７ｎｓの時点（５１０）で、第３トリガ
信号（２１４）は約８ｎｓの時点（５１２）で夫々トリ
ガ状態に達する。

第６図は、複数の再同期回路段を縦続接続したい場合に
好適な本発明による別の実施例を示している。。この実
施例では、所謂ワイヤードＯＲ接続の機能を用いること
にり、必要なゲート数、消費電力、及び総伝播時間を低
減している。第６図の回路には、主トリガラッチ手段
（６００）、第１再同期回路段（６０２）、第２再同期
回路段（６０４）、共通トリガゲート手段（６０６）及
びワイヤードＯＲ接続点（６０８）が含まれている。主
トリガラッチ手段（６００）は、第１図の主トリガラッ
チ手段（２４０）と同様の機能を果たし、反転第１トリ
ガ信号（６１０）と第１遅延トリガ源信号（６１２）を
出力する。第１再同期回路段（６０２）は単一入力の３
個のＮＯＲゲート（６１４）、（６１６）及び（６１
８）の直列接続で構成されている。第１遅延トリガ源信
号（６１２）はＮＯＲゲート（６１４）に入力される。
反転出力端子と非反転出力端子を有する最後尾のＮＯＲ
ゲート（６１８）は、反転出力端子から反転第２遅延ト
リガ源信号（６２０）を出力し、非反転出力端子から第
２遅延トリガ源信号（６２２）を出力する。第２再同期
回路段（６０４）は、ＮＯＲゲート（６２）とＯＲゲー
ト（６２６）の直列接続で構成されている。第２遅延ト
リガ源信号（６２２）はＮＯＲゲート（６２４）に入力
し、ＯＲゲート（６２６）は反転第３遅延トリガ源信号
（６２８）を出力する。共通トリガゲート手段（６０
６）は、反転入力のＡＮＤゲートであって、第１反転入
力端子は反転第３遅延トリガ源信号（６２８）を受け、
第２反転入力端子はワイヤードＯＲ接続点（６０８）に
接続している。共通トリガゲート手段（６０６）の非反
転出力端子からトリガ信号（６３０）が出力される。ワ
イヤードＯＲ接続点（６０８）は、反転第２遅延トリガ
源信号（６２０）及び反転第１トリガ信号（６１０）を
受けるように接続されている。

第６図のトリガ回路と第１図のトリガ回路との基本的な
相違点は次の通りである。即ち、第６図のトリガ回路で
は、２つの再同期回路段は共通トリガゲート手段を共有
し、第１再同期回路段より後段の再同期回路段のトリガ
源信号遅延経路はゲート数が１つ少なく、最後の再同期
回路段を除いて各トリガ源信号遅延経路は反転トリガ源
信号を共通ワイヤードＯＲ接続点（６０８）に入力し、
最後のトリガ源信号遅延経路の最後のゲートはＮＯＲゲ
ートでなくＯＲゲートである。共通ワイヤードＯＲ接続
点（６０８）は実質的に第１図のトリガゲート手段（２
５６）と同様に機能する。

第６図のトリガ回路は次のように動作する。共通トリガ
ゲート手段（６０６）は回路出力であるトリガ信号（６
３０）を出力する。共通トリガゲート手段（６０６）
は、ワイヤードＯＲ接続点（６０８）の出力によりアー
ミング状態になり、反転第３遅延トリガ源信号（６２
８）によりトリガされる。ワイヤードＯＲ接続点（６０
８）の総ての入力がイネーブル状態になった後で共通ト
リガゲート手段（６０６）はアーミング状態になる。こ
の場合、ワイヤードＯＲ接続点（６０８）の入力は、低
電圧状態（イネーブル状態）になっている。ワイヤード
ＯＲ接続点（６０８）の入力は、反転第１トリガ信号
（６１０）と反転第２遅延トリガ源信号（６２０）を含
んでいる。主トリガラッチ手段（６００）がトリガ状態
になると、ワイヤードＯＲ接続点（６０８）に入力する
反転第１トリガ信号（６１０）がイネーブル状態にな
り、また、被選択トリガ源信号のイベントが第１再同期
回路段（６０２）を通過後、ワイヤードＯＲ接続点（６
０８）に入力する反転第２遅延トリガ源信号（６２０）
がイネーブル状態になる。従って、共通トリガゲート手
段（６０６）は、アーミング状態になった後に反転第３
遅延トリガ源信号（６２８）によりトリガされる。

この第６図の実施例に再同期回路段を追加するのは容易
である。追加回路段は、単一入力の２個のＮＯＲゲート
を直列接続して構成され、第６図の再同期回路段の間に
直列に挿入出来る。即ち、追加回路段の第１ＮＯＲゲー
トは第２遅延トリガ源信号（６２２）を受ける。追加回
路段の第２ＮＯＲゲートは、その反転出力端子から非反
転遅延トリガ源信号を再同期回路段（６０４）に出力
し、更に共通ワイヤードＯＲ接続点（６０８）に反転遅
延トリガ源信号を入力する。更に回路段を追加する場合
も同様に行える。

以上ここに開示した概念、即ち、トリガ信号を遅延させ
て再同期させることにより、アーミングラッチ手段及び
トリガラッチ手段に安定する時間を与えてジッタを低減
するという基本思想に基づき、別の回路を構成し得ると
いうことも理解すべきである。例えば、そのような別の
回路例として、前段のトリガ信号によってイネーブル状
態にされ、遅延トリガ源信号によりクロック駆動される
ようなラッチ（フリップフロップ）を追加したものが考
えられる。しかし、このような構成の回路の殆どは、一
層複雑になり、消費電力が増加し、信号伝播時間が増加
してしまう。

以上の本発明によれば、オシロスコープ等の水平軸系に
好適に使用し得る、縦続接続可能なトリガ再同期回路を
具えたトリガ信号発生器を開示している。なお、本発明
はここに説明した実施例のみに限定されるものではな
く、本発明の要旨を逸脱する事なく必要に応じて種々の
変形及び変更を実施し得る事は当業者には明らかであ
る。

［発明の効果］ 本発明によれば、トリガ源信号を適当な時間遅延させる
トリガ源信号遅延手段と、遅延トリガ源信号及びホール
ドオフ信号のイネーブル状態に応じてトリガ信号を出力
するトリガゲート手段とを具えた簡単な回路を従来のト
リガ信号発生器に付加するだけで、「進みホールドオ
フ」で動作する確率が改善出来るので、トリガ動作の周
波数帯域幅を低下させることなく、且つジッタを低減で
きる。また、従来の回路に付加する回路は、容易に多段
接続可能であり、接続する段数を増加する程ジッタの発
生確率を低減できる。

【図面の簡単な説明】

第１図は本発明によるトリガ信号発生器の１実施例を表
す回路図、第２図は従来の典型的なオシロスコープの水
平軸系の構成を示すブロック図、第３図は、再同期回路
段を縦続接続する方法を説明する為の１個の再同期回路
段の回路図、第４図は、第１図の回路が「進みホールド
オフ」で動作した場合を示すタイミング波形図、第５図
は、第１図の回路の入力段が「遅れホールドオフ」で動
作した場合を示すタイミング図、第６図は本発明による
別の実施例の回路図である。 （２５４）は第１トリガ源信号遅延手段（第１トリガ源
信号遅延経路）、（２５６）は第２トリガゲート手段、
（６０８）は論理和手段（ワイヤードＯＲ接続点）、
（６０６）は共通トリガゲート手段である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】トリガ源信号を遅延させた第１遅延トリガ
   源信号及びホールドオフ信号を受け、第１トリガ信号を
   発生する第１トリガゲート手段を有するトリガ信号発生
   器において、 上記第１遅延トリガ源信号を遅延させた第２遅延トリガ
   源信号を発生する第１トリガ源信号遅延手段と、 上記第１トリガ源信号及び上記第２遅延トリガ源信号に
   応じて第２トリガ源信号を発生する第２トリガゲート手
   段とを具えることを特徴とするトリガ信号発生器。
2. 【請求項２】トリガ源信号を遅延させた第１遅延トリガ
   源信号を発生するトリガ源信号ゲート手段と、 上記第１遅延トリガ源信号及びホールドオフ信号に応じ
   て第１トリガ信号を発生する第１トリガゲート手段と、 上記第１遅延トリガ源信号を受け、第２遅延トリガ源信
   号を発生する第１トリガ源信号遅延手段と、 上記第１トリガ信号及び上記第２遅延トリガ源信号に応
   じて第２トリガ信号を発生する第２トリガゲート手段と
   を具えることを特徴とするトリガ信号発生器。
3. 【請求項３】トリガ源信号を遅延させた第１遅延トリガ
   源信号及びホールドオフ信号に応じて第１トリガ信号を
   発生し、 上記第１遅延トリガ源信号を遅延させて第２遅延トリガ
   源信号を発生し、 上記第１トリガ信号及び上記第２遅延トリガ源信号に応
   じて第２トリガ信号を発生することを特徴とするトリガ
   信号発生方法。
4. 【請求項４】トリガ源信号を遅延させた第１遅延トリガ
   源信号及びホールドオフ信号に応じて第１トリガ信号を
   発生する第１トリガ信号発生手段と、 上記第１遅延トリガ源信号を遅延させて第２遅延トリガ
   源信号を発生する第１トリガ源信号遅延手段と、 上記第１トリガ信号及び上記第２遅延トリガ源信号に応
   じて第２トリガ信号を発生する第２トリガ信号発生手段
   とを具えることを特徴とするトリガ信号再同期回路。