JPS63200071A - トリガ信号発生器及びトリガ信号発生方法 - Google Patents

トリガ信号発生器及びトリガ信号発生方法

Info

Publication number
JPS63200071A
JPS63200071A JP63011844A JP1184488A JPS63200071A JP S63200071 A JPS63200071 A JP S63200071A JP 63011844 A JP63011844 A JP 63011844A JP 1184488 A JP1184488 A JP 1184488A JP S63200071 A JPS63200071 A JP S63200071A
Authority
JP
Japan
Prior art keywords
trigger
signal
source signal
delayed
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63011844A
Other languages
English (en)
Other versions
JPH063461B2 (ja
Inventor
アーサー・ジェイ・メッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPS63200071A publication Critical patent/JPS63200071A/ja
Publication of JPH063461B2 publication Critical patent/JPH063461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/32Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/34Circuits for representing a single waveform by sampling, e.g. for very high frequencies
    • G01R13/345Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明はトリガ信号発生器、特にオシロスコープ等に好
適なトリガ信号発生器に関する。
[従来技術] トリガ信号を用いて動作を開始する典型的な装置では、
動作期間中及びその後の一定期間中にはトリガ信号の発
生を禁止し、それによって各トリガによって起動された
動作期間から次のトリガ信号を受は取るまでの間に回復
期間を設けている。
オシロスコープ、或いはデジタイザ(デジタルストレー
ジ型オシロスコープ)の如き装置では、掃引表示は掃引
発生器に供給されるトリガ信号によって開始される。掃
引表示後のホールドオフ期間と呼ばれている回復期間が
必要な理由は、電子ビームをスクリーンの左端に戻す為
に時間(帰線期間)を要し、且つ掃引発生器が次の掃引
の準備の為に安定化するにも時間がかかるからである。
このホールドオフ期間後、次の掃引表示に対してオシロ
スコープの準備が完了する。
トリガ信号は一般に予め定めたトリガ源から人力する信
号を用いて発生される。このトリガ源信号はオシロスコ
ープの内部或いは外部のどちらから発生したものでも良
いが、これは一般に周期信号で、表示信号とある同期関
係を有するのが普通である。即ち、トリガ源信号はトリ
ガ信号を発生させるトリガ点を決めるのに適した信号の
流れである。
トリガ回路に人力される2つの基本的な人力信号はトリ
ガ源信号とホールドオフ信号であり、1つの基本的な出
力信号はトリガ信号である。トリガ回路はトリガ源イベ
ントを受は取るか、或いはその信号を避けて次のトリガ
源イベントを待つかを決めなければならない。1掃引表
示期間とその後のホールドオフ期間中、トリガ回路は総
てのトリガ源イベントを無視し、トリガ信号を全く発生
しない。ホールドオフ期間後、トリガ回路に次のトリガ
源信号が人力されると、トリガ回路は次のトリガ信号を
発生する。
被選択トリガ源イベントに同期したトリガ信号を発生さ
せることが望ましい。この同期関係を維持するには、ホ
ールドオフ信号の変化によりトリガ回路が確実にイネー
ブル状態(準備、或いは待受は状態)になった時点でト
リガ源信号がトリガゲートに人力する必要がある。この
状態は、トリガ源イベントの発生前にホールドオフ信号
によりトリガ回路がイネーブル状態になるので、「進み
ホールドオフ」と呼ばれている。この場合、トリガゲー
トにトリガ源信号が人力すると直ちにトリガ信号が発生
するので、このトリガ信号は被選択トリガ源イベントに
良く同期している。
第2図は典型的なオシロスコープに於けるトリガ回路(
100)を含む水平軸回路の)既要を示すブロック図で
ある。トリガ回路(100)が発生したトリガ信号は掃
引回路(104)に人力し、表示用掃引信号(106)
を発生させる。トリガ回路(100)はホールドオフ信
号(108)によって禁止状態になり、また、禁止状態
でないとき(イネーブル状態のとき)にトリガ源信号(
110)を受けるとトリガ信号(102)を発生する。
掃引論理回路(112)はトリガ回路(100)にホー
ルドオフ信号(108)を供給する。掃引終了信号(1
14)を受は取ると、掃引論理回路(112)は必要な
ホールドオフ期間が終了するまで待って、その後ホール
ドオフ信号をホールドオフ状態(禁止状態)から非ホー
ルドオフ状態(イネーブル状B)に変化させる。
トリガ源信号(110)はオシロスコープに表示してい
る信号に同期している一連のトリガ源イベントを表す信
号と考えられる。これらのトリガ源イベントを用いて掃
引表示を開始することにより、各掃引表示毎に信号の同
じ部分を表示し得る。
例えば、トリガ源イベントが繰り返し信号の開始時点に
同期していれば、その信号の開始時点に同期して掃引が
開始される。信号の同じ時点で開始される一連の表示が
スクリーン上で同一であるので、安定した信号表示が実
現出来る。
[発明が解決しようとする課題] しかし、もしトリガ源イベントとトリガ信号間の同期関
係をトリガ回路(100)が維持出来なくなると、各掃
引信号は一定の時点で開始されなくなり、スクリーン上
に表示される波形は乱れてしまう。即ち、ホールドオフ
信号とトリガ源信号との間に相互干渉があると、前述の
トリガ源信号とトリガ信号との同期関係が損なわれる事
も起こり得る。例えば、トリガ源イベントの発生中にト
リガゲートがイネーブル状態になると、これは「遅れホ
ールドオフ」と呼ばれ、上記トリガ源信号とトリガ信号
間の同期関係を乱してしまう。従って「遅れホールドオ
フ」の場合、トリガ信号の発生はトリガ源イベントの発
生とは無関係に、トリガゲートがイネーブル状態になっ
た時点で起こり、この時のトリガ信号はトリガ源イベン
トに同期しなくなる。
表示波形上の水平方向の変位は「ジッタ」と呼ばれ、被
選択トリガ源イベントとトリガ信号間の非同期に起因し
て発生する。従来のトリガ回路では、トリガ源イベント
とトリガ禁止信号(ホールドオフ信号)間の相互作用に
起因するこのようなジッタが多く生じることが問題にな
っていた。
従って、本発明の目的は、トリガ動作の帯域幅を制限す
ることなく、トリガ源信号とトリガ禁止信号(ホールド
オフ信号)間の相互作用に起因して発生するジッタを大
幅に低減した新規なトリガ信号発生器を提供することで
ある。
本発明の他の目的は、マイクロチャンネル・プレートを
採用した広帯域のリアルタイム・オシロスコープ及び高
速デジタル・オシロスコープ等に好適な高速且つ低ジツ
タのトリガ信号発生器を提供することである。
口課題を解決する為の手段及び作用コ 本発明によるトリガ信号発生器が具備する子役縦続接続
可能なトリガ、再同期回路は、トリガゲートから発生す
るジッタを大幅に低減するという特徴を有する。このト
リガ再同期回路の各回路段はトリガ源信号の遅延経路及
びトリガゲート手段を有する。各回路段のトリガゲート
手段は前段で発生したトリガ信号に応じて動作すると共
に、前段のトリガ源信号遅延経路を通過して遅延した被
選択トリガ源信号にも応答して動作する。各回路段では
、前段で発生されたトリガ信号が入力してから被選択ト
リガ源信号が確実に入力するようにする手段を有し、こ
れにより、各トリガゲート手段で「進みホールドオフ」
の状態が実現する確率を高めている。初段の回路は、出
力トリガ信号にジッタが生じ易い従来のトリガ方法で動
作しても良い。しかし、後段の回路には初段のトリガゲ
ートよりもジッタの発生確率が少ない本発明のトリガゲ
ート回路を使用している。このトリガ回路の総伝播時間
は回路段を追加するにつれて増加するが、トリガ回路の
周波数帯域幅は低下しない。
[実施例] 以下に開示する回路は複数の異なる論理素子で構成され
ているが、それは説明の便宜を図るためであり、実際に
回路を構成する際には、同じ機能を有する集積回路等を
用いて実現出来ることは容易に理解されよう。
第1図は、本発明によるトリガ信号発生器の好適実施例
の回路図である。この回路は第2図のトリガ回路(10
0)として好適に使用し得る。トリガ源信号(110)
は第1入力端子(200)に人力し、ホールドオフ信号
(108)は第2入力端子(202)に入力する。第2
図のトリガ信号(102)に対応する信号は、次の3つ
の出力端子から発生する信号の中の1つの信号である。
即ち、第1出力端子(204)から発生する第1トリガ
信号(206)、第2出力端子(208)から発生する
第2トリガ信号(210) 、及び第3出力端子(21
2)から発生する第3トリガ信号(214)である。第
2及び第3出力端子(208)、(212)から発生す
るトリガ信号が本発明によるものである。
第1図のトリガ回路は概略3つの部分に分割出来る。即
ち、トリガ源信号(110)及びホールドオフ信号(1
08)を受けて、第1トリガ信号(206)を発生する
従来のトリガ回路(216)と、第2トリガ信号(21
0)を発生する第1再同期回路段(2’18)と、第3
トリガ信号(’214)を発生する第2再同期回路段(
220)とに分割し得る。
従来のトリガ回路(216)は4つの部分に分割し得る
。第1の部分は人力段のトリガ源信号遅延経路(22)
で、直列接続のNORゲート(224>及び(226)
を含んでいる。入力段のトリガ源信号遅延経路(22)
はトリガ源信号(110)を入力端子(200)からN
ORゲート(224)に受け、これを遅延させてNOR
ゲート (226)から出力する。従来のトリガ回路(
216)の第2の部分は、反転入力A N Dゲートで
ある人力段の一致検出器(228)であり、この反転入
力ANDゲートの第1反転入力端子は第1入力端子(2
00)に接続し、第2反転入力端子は第2入力端子(2
02)に接続している。
この人力段の一致検出器(228)は、トリガ源信号(
110)のトリガイベントとホールドオフ信号(108
)のイネーブル状態との一致に応じて、一致検出出力(
230)を発生する。
従来のトリガ回路(216)の第3の部分は、NORゲ
ー)(234)と反転入力ANDゲート(236)から
成るアーミングラッチ手段(232)である。NORゲ
ー)(234)の第1入力端子は一致検出出力(230
)を受け、第2入力端子は反転入力ANDゲート(23
6)の出力を受ける。反転入力A N Dゲート(23
6)の第1入力端子はNORゲー)(234)の出力を
受け、このゲートの第2入力端子は第2入力端子(20
2)からホールドオフ信号(108)を受ける。このア
ーミングラッチ手段(232)は双安定回路として動作
し、この双安定回路の状態を表すアーミング信号(23
8>をNORゲート(234)の出力端子から出力する
従来のトリガ回路(216)の第4の部分は、トリガ源
信号ゲート手段(242) 、第1トリガゲート手段(
244) 、及び帰還手段(246>から成る主トリガ
ラッチ手段(240)である。
第1トリガゲート手1M(244)は、反転出力端子と
非反転出力端子を有する入力反転ANDゲートであって
、第1反転入力端子はアーミング信号(238)を受け
、第2反転入力端子は第1遅延トリガ源信号(248)
を受ける。第1トリガゲート手段(244>は、第1出
力端子(204)に接続した非反転出力端子に第1 )
 リガ信号(206)を出力し、反転出力端子に反転第
1トリガ信号(250)を出力する。トリガ源信号ゲー
ト手段(242)は、反転出力端子及び非反転出力端子
を有するNORゲートであって、第1入力端子はトリガ
源遅延経路(222)からの遅延トリガ源信号を受け、
第2入力端子は帰還手段(246)を介して第1トリガ
信号(206)を受ける。トリガ源信号ゲート手段(2
42)は通常、反転出力端子に反転第1遅延トリガ源信
号(248)を出力し、非反転出力端子に第1遅延トリ
ガ源信号(252)を出力する。
従来のトリガ回路(216)の動作を以下に説明する。
入力段の一致検出器(228)は、第1入力端子(20
0)のトリガ源信号(110)のトリガイベントを監視
すると共に、第2入力端子(202)のホールドオフ信
号(108)のイネーブル状態も監視している。ホール
ドオフ信号(108)のイネーブル状態とトリガ源信号
(110)のトリガイベントが共に一致検出器(228
)に人力すると、一致検出出力(230>の状態が第1
の非イネーブル状態から第2のイネーブル状態に変化す
る。この一致検出出力(230)がイネーブル状態に変
化すると、アーミングラッチ手段(232)が出力する
アーミング信号(238)の状態が非イネーブル状態か
らイネーブル状態に変化する。このアーミングラッチ手
段<232)の動作中に、一致検出器(228)の状態
を変化させたトリガ源信号のイベント(被選択トリガ源
信号(110)のイベント)が、人力段トリガ源信号遅
延経路(222)とトリガ源信号ゲート手段(242)
を通過して、第1トリガゲート手段(244)に反転第
1遅延トリガ信号(248>を供給する。この反転第1
遅延トリガ信号(248)とアーミング信号(238)
のイネーブル状態が共に第1トリガゲート手段(244
)に達すると、主トリガラッチ手段(240)は第1ト
リガ信号(206)の状態を第1の非トリガ状態から第
2のトリガ状態に変化させる。この第1トリガ信号(2
06)は帰還手段(246)を介してトリガ源信号ゲー
ト手段(242)に帰還されるので、主トリガラッチ手
段(240>はトリガ状態に維持される。第1トリガ信
号(206)がトリガ状態になると、トリガ源信号ゲー
ト手段(242)は反転第1遅延トリガ源信号(248
>の伝播を停止し、一定の信号を第1トリガゲート手段
(244)に出力する。第1トリガゲート手段(244
>にアーミング信号(238)のイネーブル状態が人力
している限り、主トリガラッチ手段(240)の状態は
トリガ状態に維持される。
理想的には、アーミング信号(238)のイネーブル状
態が第1トリガゲート手&(244)に人力後に、反転
第1遅延トリガ源信号(248ンが人力して主トリガラ
ッチ手段(240)を起動してトリガ状態にすることが
望ましい。これを実現する為に、入力段トリガ源信号遅
延経路(222)によってトリガ源信号を遅延させ、ア
ーミングラッチ手段(232)を先にラッチさせるよう
にしている。人力段トリガ源信号遅延経路(222)の
遅延時間を増加すれば、アーミングラッチ手段(232
>の安定動作後にトリガ源信号により直ちに第1トリガ
信号(206)が出力されるので、ジッタの低減の為に
は望ましいが、余り遅延時間を増加し過ぎれば、被選択
トリガ源信号より以前に人力した別のトリガ源信号によ
ってトリガ動作を起動する危険が生じる。
第1再同期回路段(218)は、第1トリガ源信号遅延
経路(254)及び第2トリガゲート手段(256>を
含んでいる。第1トリガ源信号遅延経路(254)は単
一人力のN ORゲート(258)、(260)及び(
262)の直列接続で構成されている。最後尾のNOR
ゲート(262)は反転出力端子及び非反転出力端子を
有する。第1トリガ源信号遅延経路(254)はNOR
ゲー)(258)の入力端子に第1遅延トリガ源信号(
252)を受け、NORゲート(262)の反転出力端
子から反転第2遅延トリガ源信号(264)を出力し、
非反転出力端子から第2遅延トリガ源信号(266)を
出力する。
第2トリガゲート手段(256)は反転入力のANDゲ
ートであって、反転出力端子及び非反転出力端子を有し
ている。このANDゲー)(256)の第1反転入力端
子には反転第1トリガ信号(250)が人力し、第2反
転入力端子には反転第2遅延トリガ源信号(264)が
人力している。
第2トリガゲート手段(256)の非反転出力端子は、
第2出力端子(208)へ第2トリガ信号(210)を
出力し、第2トリガゲート手段(256>の反転出力端
子は反転第2トリガ信号(268)を出力する。
第1再同期回路役(218)の動作を以下に説明する。
主トリガラッチ手I&(240>が非トリガ状態からト
リガ状態に変化すると、反転第1トリガ信号(250)
によって第2トリガゲート手段(256)がイネーブル
状態になる。明らかに、反転第1トリガ信号(250)
は反転第2遅延トリガ源信号(264)より先に第2ト
リガゲート手段(256)に人力する。何故なら、反転
第1トリガ信号(250)は出力されると直ちに第2ト
リガゲート手段(256)に達するのに対し、反転第2
遅延トリガ源信号(264)は第1トリガ源信号遅延経
路(254)を通過しなければならないからである。従
って、第2トリガゲート手段(256)が「進みホール
ドオフ」で動作する確率が高くなる。
反転第1トリガ信号(250)のイネーブル状態が反転
第2遅延トリガ源信号(264)より先に第2トリガゲ
ート手段(256)に人力するには、第1トリガ源信号
遅延経路の遅延時間が例え不十分だったとしても、この
第1再同期回路段(218>は、反転第1トリガ信号<
250)と反転第2遅延トリガ源信号(264)との時
間差を少なくとも低減し、先に人力されないまでも、反
転第1トリガ信号(250)が反転第2遅延トリガ源信
号(264>に追い付くようには出来る。
第2再同期回路段(220)は、第2トリガ源信号遅延
経路(270)及び第3トリガゲート手段(272)を
含んでいる。第2トリガ源信号遅延経路(270)は単
一人力のNORゲート(274)、(276) 、及び
(278)で構成されている。第2トリガ源信号遅延経
路(270)は、第2遅延トリガ源信号(266)をN
ORゲート (274)で受け、最後尾のNORゲート
(278>から反転第3遅延トリガ源信号(280)を
出力する。第3トリガゲート手段(272)は、反転入
力のANDゲートであって、第1反転入力端子は反転第
2トリガ信号(268)を受け、第2反転入力端子は反
転第3遅延トリガ源信号(280)を受ける。第3トリ
ガゲート手段(272>は第3出力端子(212)へ第
3トリガ信号(214)を出力する。
第2再同期回路段(220)は、第1再同期回路段(2
18)と同様に動作する。第2トリガゲート手段(25
6>が出力を非トリガ状態からトリガ状態に変化すると
、第3トリガゲート手段(272)は反転第2トリガ信
号(268)によってイネーブル状態になる。明らかに
、反転第2トリガ信号(268)は反転第3遅延トリガ
源信号(280)より先に第3トリガゲート手段(27
2)に人力し、これをイネーブル状態にする。何故なら
、反転第2トリガ信号(268)は出力されると直ちに
第3トリガゲート手段(272)をイネーブル状態にす
るのに対し、反転第3遅延トリガ源信号(280)は第
2トリガ源信号遅延経路(270)を通過しなければな
らないからである。従って、第3トリガゲート手役(2
72)が「進みホールドオフ」で動作する確率は更に高
くなる。
万一、第1トリガ源信号遅延経路(254)の遅延時間
が不十分な為に、第1トリガ信号(250)によるイネ
ーブル状態が、反転第2遅延トリガ源信号(264)の
第2トリガゲート手段(256)への人力以前に起こら
なかったとしても、第2再同期回路段(220)が接続
しているので、第2トリガ信号(268)による第3ト
リガゲート手段(272)のイネーブル状態への変化は
、反転第3遅延トリガ源信号(280)の入力時点に追
い付くか、殆どの場合、先行するように出来る。
もし万一、第3トリガゲート手段(272)の出力にま
だシックが生じるようなら、更に再同期回路段を追加し
ても良い。
第1再同期回路段(218)及び第2再同期回路役(2
20)は、第1図のトリガ回路に夫々ゲート2個分のセ
トリング時間の遅延を与えている。
もし1つの再同期回路段でゲート3個分以上の遅延を与
えると、トリガ動作周波数の上限を制限することになる
。何故なら、例えば第1再同期回路段(218)の場合
、もし人力するトリガ源信号の周期が非常に短い場合に
は、第1トリガゲート手段(244)から第2トリガゲ
ート手段(256)に人力する反転第1トリガ信号(2
50)が、第1トリガ源信号遅延経路(254)から入
力する被選択遅延トリガ源信号より以前の遅延トリガ源
信号と重なってしまい、それが第2トリガゲート手段(
256)の出力に雑音スパイクを生じさせる原因となる
からである。これは第2再同期回路1&(220)につ
いても同様である。何れにせよ、第1図では最大で1個
のトリガ源信号のイベントのみが第1トリガ源信号遅延
経路(254)か或いは第2トリガ源信号遅延経路(2
70>のどちらか一方に存在していることになる。
第1図の回路全体の動作を考える。ホールドオフ期間の
終了前の時点では、アーミングラッチ手段(232)は
非イネーブル状態のアーミング信号(238)を主トリ
ガラッチ手段(240>に出力し、主トリガラッチ手段
(240)の出力は非トリガ状態に維持されている。主
トリガラッチ手段<240)の非トリガ状態の出力によ
り、第2トリガゲート手段(256)の出力も非トリガ
状態に維持されている。同様に、第3トリガゲート手段
の出力も第2トリガゲート手段(256)の出力により
非トリガ状態になっている。この時には、反転第1遅延
トリガ源信号(248>は第1トリガ信号(206)に
影響せず、反転第2遅延トリガ源信号(264)も第2
トリガ信号(208)に影響せず、反転第3遅延トリガ
源信号(280)も第3トリガ信号(212)に何も影
響しない。
ホールドオフ期間後の時点では、主トリガラッチ手段(
240)がアーミング信号(238)のイネーブル状態
と反転第1遅延トリガ源信号(243)との一致に応じ
て動作すると、トリガ信号源ゲート手段(242)が出
力する反転第1遅延トリガ源信号(248)が遮断され
る。この反転第1遅延トリガ源信号(248)の遮断に
より、主トリガラッチ手段(240)の状態がトリガ出
力状態に安定化し、それは第1トリガゲート手段(24
4)にイネーブル状態のアーミング信号(238)が入
力するまで維持される。この結果、第1トリガ源信号遅
延経路(254)に人力するトリガ源′信号の流れは遮
断され、最後に第1トリガ源信号遅延経路(254)に
人力したトリガ源信号のイベントが、・主トリガラッチ
手段(240)にラッチされている被選択トリガ源信号
のイベントである。
トリガ源信号の入力以前にトリガゲート手段がイネーブ
ル状態になっている「進みホールドオフ」の場合、トリ
ガ信号はイネーブル信号とは関係なく、トリガ源信号の
人力により直ちに出力される。
これを実現する為に、所定のトリガゲート手段に供給さ
れるトリガ源信号のイベントを遅延させ、それによって
、所定のトリガゲート手段にトリガ源信号が人力する以
前に、前段のトリガゲート手段が安定したトリガ信号(
イネーブル信号)を所定のトリガゲート手段に出力出来
るようにしている。例えば、アーミングラッチ手段(2
32)がかなりの期間準安定状態になった場合、即ち、
アーミング信号(238)が安定したイネーブル状態に
なる前に、トリガ源信号ゲート手段(242)からの反
転第1トリガ源信号(248)が第1トリガゲート手段
(244)に入力した場合には、第1トリガゲート手段
(244>から出力される第1トリガ信号(206>に
はジッタが生じてしまう。しかし、トリガ源信号のイベ
ントは主トリガラッチ手段(240)にラッチされると
共に、第1トリガ源信号遅延経路(254)を通過して
遅延される。この遅延された反転第2遅延トリガ源信号
(264)は、第1トリガゲート手段(244)が被選
択トリガ源信号のイベントに応じて直ちに出力した場合
の反転第1トリガ信号(250>に対して、ゲート2個
分の伝播時間だけ遅延して第2トリガゲート手段(25
6)に達する。従って、アーミング信号(238)には
更にゲート2個分の伝播時間だけ時間的余裕が生じ、た
とえその期間中、準安定状態になってイネーブル状態に
なるのが遅れたとしても、第2トリガゲート手段(25
6)の出力にジッタが生じることはない。この結果、第
2トリガ信号(210)にシックが含まれる確率は第1
トリガ信号(206)の場合より減少する。同様に、第
3トリガ信号(214)にジッタが含まれる確率は第2
トリガ信号(210)より更に減少する。
第3図の回路図は、本実施例の1個の再同期回路段を示
しており、ここでは再同期回路段を縦続接続する方法を
説明する。各再同期回路段は、トリガ源信号入力端子(
300) 、イネーブル信号入力端子(302)、トリ
ガ信号出力端子(304)、反転トリガ信号出力端子(
306)、及び遅延トリガ源信号出力端子(308)を
有する。トリガ源信号入力端子(300)は第1遅延ト
リガ源信号(310)を受け、イネーブル信号入力端子
(302)は第1反転入力端子号(312)を受ける。
トリガ信号出力端子(304)はトリガ信号(314)
を出力し、反転トリガ信号出力端子(306)は第2反
転トリガ信号(316)を出力し、遅延トリガ源信号出
力端子(308)は第2遅延トリガ源信号(318)を
出力する。
第3図の再同期回路段は、更にトリガ源信号遅延経路(
320)と、トリガゲート手段(322)を有する。ト
リガ源信号遅延経路(320)は、単一人力のNORゲ
ート(324)、(326)及び(328)の直列接続
で構成されている。最後尾のNORゲート (328)
は非反転出力端子及び反転出力端子を有する。トリガ源
信号遅延経路(320)では、トリガ源信号入力端子(
300)からの第1遅延トリガ源信号(310)をNO
Rゲー)(324)の入力端子に受け、第2遅延トリガ
源信号(318)がNORゲート−ト (328)から
遅延トリガ源信号出力端子(308)へ出力される。ト
リガゲート手段(322)は反転出力端子及び非反転出
力端子を有する反転入力のANDゲートであって、第1
反転入力端子はイネーブル信号入力端子(302)から
反転第1トリガ信号(312)を受け、第2反転人カ端
子は反転第2遅延トリガ源信号(330)を受ける。ト
リガゲート手段(322)は、その非反転出力端子がら
トリガ信号出力端子(394)へ第2トリガ信号(31
4)を出力し、反転出力端子から反転トリガ信号出力端
子(306)へ反転第2トリガ信号(316)を出力す
る。第1図のよう:こ、従来のトリガ回路(216)に
第1再同期回路段を接続しても良い。第1回路段以降の
再同期回路段は次のように縦続接続し得る。トリガ源信
号人力端子(300)を前段の遅延トリガ源信号出力端
子(308)に接続し、イネーブル信号人力端子(30
2>を前段の反転トリガ信号出力端子(306)に接続
する。各再同期回路段のトリガ信号出力端子(304)
はその回路段のトリガ信号を出力する。最後尾の再同期
回路段では、反転トリガ信号出力端子(306)及び遅
延トリガ源信号出力端子(308)は不要で、トリガ信
号(314)のみが出力されれば良い。
第4図は、第1図の回路が「進みホールドオフ」で動作
した場合を模擬的に示したタイミング波形図である。こ
の場合、第1図の人力段一致検出器(228)には、ト
リガ源信号(110)のイベント発生より先にホールド
オフ信号(108)のイネ−プル状態が人力される。第
5図は、第1図の回路が「遅れホールドオフ」で動作し
た場合を模擬的に示したタイミング波形図である。この
場合には、第1図の人力段一致検出器(228)には、
トリガ源信号(110)のイベントの発生中、或いは発
生後にホールドオフ信号(108)のイネーブル状態が
入力される。第4図及び第5図では、どちらも同じトリ
ガ源信号のイベントを選択したものと仮定し、ホールド
オフ信号(108)、アーミング信号(238)、第1
トリガ信号(206>、第2トリガ信号(210)、及
び第3トリガ信号(214)の時間的間係を示している
。第4図は、「進みホールドオフ」により3つのトリガ
信号(206)、(210)及び(214)の総てが理
想的に発生される時の最も普通の状態を示している。第
5図が示す「遅れホールドオフ」の変則状態では、第1
トリガ信号(206>は普通の場合(即ち、「進みホー
ルドオフ」の場合)よりも遅れてトリガ状態になる。も
し、第5図の第1トリガ信号(206)を用いて表示用
掃引信号を発生したとすると、その時の表示波形は水平
方向に不安定なジッタを含んだ表示になる。
第4図に於いて、ホールドオフ信号(108)はins
の時点(400)からイネーブル状態に向かって変化し
始める。また、ボールドオフ信号のイネーブル状態とト
リガ源信号のイベントによって発生するアーミング信号
(238)は、3.5nsの時点(402)からイネー
ブル状態に向かって変化し始める。被選択トリガ源信号
のイベントが発生するよりかなり前にホールドオフ信号
がイネーブル状態になっているので、第1図のアーミン
グラッチ手段(232)が発生するアーミング信号(2
38)は直線的に変化する。3つのトリガ信号(206
>、(210)及び(214)は同様に直線的に変化し
、夫々的5nsの時点(404)、7nsの時点(40
6)及び3nsの時点(408)でトリガ状態になる。
第5図に於いて、ホールドオフ信号(108)は約3n
sの時点(500)からイネーブル状態に向かって変化
し始め、アーミング信号(238)はそのすぐ後の約4
nsの時点(502>からイネーブル状態に向かって変
化し始める。しかし、被選択トリガ源信号のイベントが
発生中にホールドオフ信号がイネーブル状態に変化する
ので、第1図のアーミングラッチ手段(232)から出
力されるアーミング信号(238)は直線的に変化しな
くなる。アーミングラッチ手段(232)は応答動作は
出来るが出力を直線的に変化させることはできない。そ
の結果、約4nsの時点(垂直線分(504))から約
5nsの時点(垂直線分(506))の間ではアーミン
グ信号(238)は準安定状態になってしまう。第1図
のアーミングラッチ手段(232)が一時的に準安定状
態に成るので、第1トリガ信号(206)は普通の場合
の約(insの時点より遅延し、約7nsの時点(50
8)でトリガ状態に達する。しかし、このアーミングラ
ッチ手段(232)の準安定状態は、第2及び第3トリ
ガ信号(210)、(214)には影響しないことに留
意すべきである。即ち、第2及び第3トリガ信号(21
0)、(214>がトリガ状態に達する時点は第4図の
場合と一致している。具体的に言えば、第2トリガ信号
(210)は約7nsの時点(510)で、第3トリガ
信号(214)は約3nsの時点(512)で夫々トリ
ガ状態に達する。
第6図は、複数の再同期回路段を縦続接続したい場合に
好適な本発明による別の実施例を示している。。この実
施例では、所謂ワイヤードOR接続の機能を用いること
にり、必要なゲート数、消費電力、及び総伝播時間を低
減している。第6図の回路には、主トリガラッチ手段(
600)、第1再同期回路段(602)、第2再同期回
路段(604) 、共通トリガゲート手段(606)及
びワイヤードOR接続点(608)が含まれている。主
トリガラッチ手段(600)は、第1図の主トリガラッ
チ手段(240)と同様の機能を果たし、反転第1トリ
ガ信号(610)と第1遅延トリガ源信号(612)を
出力する。第1再同期回路段(602)は単一人力の3
個のNORゲー1−(614)、(616)及び(61
8)の直列接続で構成されている。第1遅延トリガ源信
号(612)はN ORゲート (614)に入力され
る。反転出力端子と非反転出力端子を有する最後尾のN
ORゲー)(618)は、反転出力端子から反転第2遅
延トリガ源信号(620)を出力し、非反転出力端子か
ら第2遅延トリガ源信号(622)を出力する。第2再
同期回路段(604)は、NORゲート(62)とOR
ゲート(626)の直列接続で構成されている。第2遅
延トリガ源信号(622)はNORゲー)(624)に
入力し、ORゲート(626)は反転第3遅延トリガ源
信号(628)を出力する。共通トリガゲート手段(6
06)は、反転入力のANDゲートであって、第1反転
入力端子は反転第3遅延トリガ源信号(628)を受け
、第2反転入力端子はワイヤードOR接続点(60g)
に接続している。共通トリガゲート手段(606)の非
反転出力端子からトリガ信号(630)が出力される。
ワイヤードOR接続点(608)は、反転第2遅延トリ
ガ源信号(620)及び反転第1トリガ信号(610)
を受けるように接続されている。
第6図のトリガ回路と第1図のトリガ回路との基本的な
相違点は次の通りである。即ち、第6図のトリガ回路で
は、2つの再同期回路段は共通トリガゲート手段を共有
し、第1再同期回路段より後段の再同期回路段のトリガ
源信号遅延経路はゲート数が1つ少なく、最後の再同期
回路段を除いて各トリガ源信号遅延経路は反転トリガ源
信号を共通ワイヤードOR接続点(608)に入力し、
最後のトリガ源信号遅延経路の最後のゲートはNORゲ
ートでなくORゲートである。共通ワイヤードOR接続
点(608)は実質的に第1図のトリガゲート手段(2
56)と同様に機能する。
第6図のトリガ回路は次のように動作する。共通トリガ
ゲート手段(606)は回路出力であるトリガ信号(6
30)を出力する。共通トリガゲート手段(606)は
、ワイヤードOR接続点(608)の出力によりアーミ
ング状態になり、反転第3遅延トリガ源信号(628)
によりトリガされる。ワイヤードOR接続点(608)
の総ての人力がイネーブル状態になった後で共通トリガ
ゲート手段(606)はアーミング状態になる。
この場合、ワイヤードOR接続点(608)の入力は、
低電圧状態(イネーブル状態)になっている。ワイヤー
ドOR接続点(608)の入力は、反転第1トリガ信号
(610)と反転第2遅延トリガ源信号(620)を含
んでいる。主トリガラッチ手段(600)がトリガ状態
になると、ワイヤードOR接続点(608)に入力する
反転第1トリガ信号(610)がイネーブル状態になり
、また、被選択トリガ源信号のイベントが第1再同期回
路段(602)を通過後、ワイヤードOR接続点(60
8)に人力する反転第2遅延トリガ源信号(620)が
イネーブル状態になる。従って、共通トリガゲート手段
(606)は、アーミング状態になった後に反転第3遅
延トリガ源信号(628)によりトリガされる。
この第6図の実施例に再同期回路段を追加するのは容易
である。追加回路段は、単一人力の2個のNORゲート
を直列接続して構成され、第6図の再同期回路段の間に
直列に挿入出来る。即ち、追加回路段の第1NORゲー
トは第2遅延トリガ源信号(622)を受ける。追加回
路段の第2NORゲートは、その反転出力端子から非反
転遅延トリガ源信号を再同期回路段(604)に出力し
、更に共通ワイヤードOR接続点(608)に反転遅延
トリガ源信号を人力する。更に回路膜を追加する場合も
同様に行える。
以上ここに開示した概念、即ち、トリガ信号を遅延させ
て再同期させることにより、アーミングラッチ手段及び
トリガラッチ手段に安定する時間を与えてジッタを低減
するという基本思想に基づき、別の回路を構成し得ると
いうことも理解すべきである。例えば、そのような別の
回路例として、前段のトリガ信号によってイネーブル状
態にされ、遅延トリガ源信号によりクロック駆動される
ようなラッチ(フリップフロップ)を追加したものが考
えられる。しかし、このような構成の回路の殆どは、一
層複雑になり、消費電力が増加し、信号伝播時間が増加
してしまう。
以上の本発明によれば、オシロスコープ等の水平軸系に
好適に使用し得る、縦続接続可能なトリガ再同期回路を
具えたトリガ信号発生器を開示している。なお、本発明
はここに説明した実施例のみに限定されるものではなく
、本発明の要旨を逸脱する事なく必要に応じて種々の変
形及び変更を実施し得る事は当業者には明らかである。
[発明の効果] 本発明によれば、トリガ源信号を適当な時間遅延させる
トリガ源信号遅延手段と、遅延トリガ源信号及びホール
ドオフ信号のイネーブル状態に応じてトリガ信号を出力
するトリガゲート手段とを具えた簡単な回路を従来のト
リガ信号発生器に付加するだけで、「進みホールドオフ
」で動作する確率が改善出来るので、トリガ動作の周波
数帯域幅を低下させることなく、且つシックを低減した
トリガ信号発生器を実現している。また、従来の回路に
追加する本発明の回路は、容易に多段縦続接続可能であ
り、多段接続するほどジッタの発生する確率が低減出来
る。更に、多段縦続接続する際にワイヤードORの如き
論理和手段を用いることにより、単純な多段接続の場合
よりも必要なゲートの数を低減することも出来る。
【図面の簡単な説明】
第1図は本発明によるトリガ信号発生器の1実施例を表
す回路図、第2図は従来の典型的なオシロスコープの水
平軸系の構成を示すブロック図、第3図は、再同期回路
段を縦続接続する方法を説明する為の1個の再同期回路
段の回路図、第4図は、第1図の回路が「進みホールド
オフ」で動作した場合を示すタイミング波形図、第5図
は、第1図の回路の人力段が「遅れホールドオフ」で動
作した場合を示すタイミング図、第6図は本発明による
別の実施例の回路図である。 (254)は第1トリガ源信号遅延手段(第1トリガ源
信号遅延経路)、(256)は第2トリガゲート手段、
(608)は論理和手段(ワイヤードOR接続点)、(
606)は共通トリガゲート手段である。

Claims (1)

  1. 【特許請求の範囲】 1、トリガ源信号を遅延させた第1遅延トリガ源信号及
    びホールドオフ信号を受け、第1トリガ信号を発生する
    第1トリガゲート手段を有するトリガ信号発生器におい
    て、 上記第1遅延トリガ源信号を遅延させた第2遅延トリガ
    源信号を発生する第1トリガ源信号遅延手段と、 上記第1トリガ信号及び上記第2遅延トリガ源信号に応
    じて第2トリガ信号を発生する第2トリガゲート手段と
    を具えることを特徴とするトリガ信号発生器。 2、第1遅延トリガ源信号を発生するトリガ源信号ゲー
    ト手段と、 上記第1遅延トリガ源信号及びホールドオフ信号に応じ
    て第1トリガ信号を発生する第1トリガゲート手段と、 上記第1トリガ源信号を受け、第2遅延トリガ源信号を
    発生する第1トリガ源信号遅延手段と、上記第1トリガ
    信号及び上記第2遅延トリガ源信号に応じて、第2トリ
    ガ信号を発生する第2トリガゲート手段とを具えること
    を特徴とするトリガ信号発生器。 3、第1遅延トリガ源信号及びホールドオフ信号に応じ
    て第1トリガ信号を発生することと、上記第1遅延トリ
    ガ源信号を遅延させて第2遅延トリガ源信号を発生する
    ことと、 上記第1トリガ信号及び上記第2遅延トリガ源信号に応
    じて第2トリガ信号を発生することとを有するトリガ信
    号発生方法。 4、トリガ信号発生器のホールドオフ回路に於いて、 ホールドオフ信号及びトリガ信号に応じて第1トリガゲ
    ート信号を発生する第1の手段と、上記トリガ信号の遅
    延信号及び上記第1トリガゲート信号に応じて第2トリ
    ガゲート信号を発生する第2の手段とを具えることを特
    徴とするホールドオフ回路。 5、第1遅延トリガ源信号及びホールドオフ信号に応じ
    て第1トリガ信号を発生する第1トリガ信号発生手段と
    、 上記第1遅延トリガ源信号を遅延させて第21遅延トリ
    ガ源信号を発生する第1トリガ源信号遅延手段と、 上記第1トリガ信号及び上記第2遅延トリガ源信号に応
    じて第2トリガ信号を発生する第2トリガ信号発生手段
    とを具えることを特徴とするトリガ信号再同期回路。 6、上記第1遅延トリガ源信号を初段に受け、いに直列
    接続された1以上の回路段を含む中間トリガ源信号遅延
    手段と、 該中間トリガ源信号遅延手段の出力を受け、最終遅延ト
    リガ源信号を発生する最終トリガ源信号遅延手段と、 上記第トリガ信号及び上記中間トリガ源信号 遅延手段
    の出力を受ける論理和手段と、間 該論理和手段の出力及び上記最終遅延トリガ源信号に応
    じて最終トリガ信号を発生する共通トリガゲート手段と
    を具えることを特徴とするトリガ信号発生器。
JP63011844A 1987-01-21 1988-01-21 トリガ信号発生器及びトリガ信号発生方法 Expired - Lifetime JPH063461B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/006,816 US4797572A (en) 1987-01-21 1987-01-21 Trigger re-synchronization circuit
US6,816 1987-01-21

Publications (2)

Publication Number Publication Date
JPS63200071A true JPS63200071A (ja) 1988-08-18
JPH063461B2 JPH063461B2 (ja) 1994-01-12

Family

ID=21722743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63011844A Expired - Lifetime JPH063461B2 (ja) 1987-01-21 1988-01-21 トリガ信号発生器及びトリガ信号発生方法

Country Status (4)

Country Link
US (1) US4797572A (ja)
EP (1) EP0276157A3 (ja)
JP (1) JPH063461B2 (ja)
CA (1) CA1301381C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935942A (en) * 1989-03-16 1990-06-19 Western Digital Corporation Data sampling architecture
US5045801A (en) * 1990-05-29 1991-09-03 The United States Of America As Represented By The Secretary Of The Air Force Metastable tolerant asynchronous interface
US5120990A (en) * 1990-06-29 1992-06-09 Analog Devices, Inc. Apparatus for generating multiple phase clock signals and phase detector therefor
US5122694A (en) * 1990-12-26 1992-06-16 Tektronix, Inc. Method and electrical circuit for eliminating time jitter caused by metastable conditions in asynchronous logic circuits
US7352167B2 (en) * 2006-03-24 2008-04-01 Tektronix, Inc. Digital trigger
CN115932351B (zh) * 2023-03-09 2023-07-04 深圳市鼎阳科技股份有限公司 一种示波器级联的延时校正方法、示波器、终端及介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699458A (en) * 1970-03-12 1972-10-17 Edward Albert Martin Jitter free trigger circuit for a sampling oscilloscope
US3676707A (en) * 1970-03-12 1972-07-11 Solartron Electronic Group Jitter free trigger pulse generator
US3725792A (en) * 1972-01-07 1973-04-03 Tektronix Inc Jitter-free trigger control circuit
FR2246117B1 (ja) * 1973-09-28 1976-05-14 Labo Cent Telecommunicat
US4555765A (en) * 1982-09-14 1985-11-26 Analogic Corporation Multi-mode oscilloscope trigger with compensating trigger delay
US4583008A (en) * 1983-02-25 1986-04-15 Harris Corporation Retriggerable edge detector for edge-actuated internally clocked parts

Also Published As

Publication number Publication date
EP0276157A3 (en) 1989-12-06
JPH063461B2 (ja) 1994-01-12
US4797572A (en) 1989-01-10
EP0276157A2 (en) 1988-07-27
CA1301381C (en) 1992-05-19

Similar Documents

Publication Publication Date Title
US5471159A (en) Setup or hold violation triggering
JPS63200071A (ja) トリガ信号発生器及びトリガ信号発生方法
US6973155B2 (en) Highly scalable glitch-free frequency divider
US6930522B2 (en) Method and apparatus to delay signal latching
US6531905B1 (en) Flip-flop with metastability reduction
US4928290A (en) Circuit for stable synchronization of asynchronous data
US5187385A (en) Latch circuit including filter for metastable prevention
US5315183A (en) Synchronous phase detector circuit
US8896347B2 (en) Synchronous input signal capture system
US6218874B1 (en) One-shot pulse synchronizer
US5867694A (en) Information handling system including apparatus and method for controlling clock signals operating at different frequencies
JP3688137B2 (ja) マイクロコンピュータ
JPH05276022A (ja) トリガ信号発生回路
US6041418A (en) Race free and technology independent flag generating circuitry associated with two asynchronous clocks
KR0152346B1 (ko) 클럭 스위칭 회로
JP3024130B2 (ja) 任意位相抽出回路
US7555083B2 (en) Synchronizing circuit for stably generating an output signal
EP0624296A1 (en) Means to avoid data distorsion in clock-synchronized signal sampling
JPH0996663A (ja) 周期発生装置
JPH0210418A (ja) 同期化論理回路
JPH10163821A (ja) 初期化回路
JPS61110253A (ja) 同期化回路
JP2708151B2 (ja) 内部タイミングデジタル同期化インターフエース回路
JPH05327484A (ja) 可変分周器
JPS61285523A (ja) クロツク切換回路