JPH04229736A - 信号位相装置 - Google Patents
信号位相装置Info
- Publication number
- JPH04229736A JPH04229736A JP3094192A JP9419291A JPH04229736A JP H04229736 A JPH04229736 A JP H04229736A JP 3094192 A JP3094192 A JP 3094192A JP 9419291 A JP9419291 A JP 9419291A JP H04229736 A JPH04229736 A JP H04229736A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- trb
- tra
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 33
- 230000009977 dual effect Effects 0.000 claims abstract description 20
- 230000003111 delayed effect Effects 0.000 claims abstract description 11
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 6
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000001934 delay Effects 0.000 claims description 4
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 claims description 4
- 230000036962 time dependent Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 2
- 125000004122 cyclic group Chemical group 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は各フレームＴＲＡ又はＴ
ＲＢを担持する２つのディジタルチャンネルに亘って信
号を夫々位相しこれらのフレームは同じ情報を伝えるが
、同期ディジタル情報ブロック伝送システムで異なる遅
延により影響され、各チャンネルに対してスーパフレー
ム信号に応じて同期（シンクロ）信号を発生するフレー
ムロッキング手段と、制御素子が続く位相比較器により
該同期信号に応じて制御される可変遅延手段とからなる
位相装置に係る。
ＲＢを担持する２つのディジタルチャンネルに亘って信
号を夫々位相しこれらのフレームは同じ情報を伝えるが
、同期ディジタル情報ブロック伝送システムで異なる遅
延により影響され、各チャンネルに対してスーパフレー
ム信号に応じて同期（シンクロ）信号を発生するフレー
ムロッキング手段と、制御素子が続く位相比較器により
該同期信号に応じて制御される可変遅延手段とからなる
位相装置に係る。
【０００２】ディジタル伝送システムは伝送媒体（例え
ば、無線中継リンク）の不良、伝送チャンネルの雑音の
存在、無線干渉又は故障のような多数の原因により妨害
される。使用者の側で、用いられたビットストリームの
エラー割合で、また伝送が中断される間の期間だけ一般
的の技術問題を起こすこれらの妨害が現われる。ビット
ストリームのコストが特に地上ベース通信ネットワーク
で高すぎない時、上記の一般的技術問題を解決する単純
な従来技術の解決は伝送さるべき信号の二重化と、信号
を２つの別なチャンネルに亘って伝送し、受信時に２つ
の信号の良い方を選択することからなる。本明細書の本
発明はディジタルチャンネルの二重化に係り、その状況
で、特別な問題は２つの受信した信号の位相を補正する
ことよりなる。他の適用の中でも、この位相補正はフレ
ームクロック等の損失の結果としてエラーを生じないで
１つの信号から他に切換えることを許容する。これらの
条件では、各フレームの各エラーに応じて、伝送の劣化
、及び各ディジタル路の最大エラーなし期間を用いる危
険なく必要なだけ屡々フレームＴＲＡの信号からフレー
ムＴＲＢの信号に切換えることか可能となる。
ば、無線中継リンク）の不良、伝送チャンネルの雑音の
存在、無線干渉又は故障のような多数の原因により妨害
される。使用者の側で、用いられたビットストリームの
エラー割合で、また伝送が中断される間の期間だけ一般
的の技術問題を起こすこれらの妨害が現われる。ビット
ストリームのコストが特に地上ベース通信ネットワーク
で高すぎない時、上記の一般的技術問題を解決する単純
な従来技術の解決は伝送さるべき信号の二重化と、信号
を２つの別なチャンネルに亘って伝送し、受信時に２つ
の信号の良い方を選択することからなる。本明細書の本
発明はディジタルチャンネルの二重化に係り、その状況
で、特別な問題は２つの受信した信号の位相を補正する
ことよりなる。他の適用の中でも、この位相補正はフレ
ームクロック等の損失の結果としてエラーを生じないで
１つの信号から他に切換えることを許容する。これらの
条件では、各フレームの各エラーに応じて、伝送の劣化
、及び各ディジタル路の最大エラーなし期間を用いる危
険なく必要なだけ屡々フレームＴＲＡの信号からフレー
ムＴＲＢの信号に切換えることか可能となる。
【０００３】
【従来の技術】同じ情報を伝える２つのディジタル路の
信号等化を再設定する為，第１の情報チャンネルに挿入
された可変遅延回路の出力と制御入力との間の負帰還を
形成することは米国特許第４，２１８，６５４号から特
に公知であり、一方第２チャンネルに存在する同じ情報
を受信する制御回路はループに組込まれる。かかる装置
はその使用の複雑さ及びその遅さがある制御素子の固有
の欠点をもたらす。
信号等化を再設定する為，第１の情報チャンネルに挿入
された可変遅延回路の出力と制御入力との間の負帰還を
形成することは米国特許第４，２１８，６５４号から特
に公知であり、一方第２チャンネルに存在する同じ情報
を受信する制御回路はループに組込まれる。かかる装置
はその使用の複雑さ及びその遅さがある制御素子の固有
の欠点をもたらす。
【０００４】
【発明が解決しようとする課題】本発明の目的は可変遅
延手段の上流のフレーム同期信号を取り除くことにより
正確で、単純で、高速である２つのディジタルフレーム
の信号の位相補正をなすことである。
延手段の上流のフレーム同期信号を取り除くことにより
正確で、単純で、高速である２つのディジタルフレーム
の信号の位相補正をなすことである。
【０００５】本発明の別な目的は、所定の値を有する２
つの信号の固定の追加遅延を同時に導くことが可能であ
る可変遅延手段を用いる一方、２つのディジタル信号の
位相補正をなすことである。
つの信号の固定の追加遅延を同時に導くことが可能であ
る可変遅延手段を用いる一方、２つのディジタル信号の
位相補正をなすことである。
【０００６】上記の本発明による位相合せ装置は、可変
遅延手段が、各位置がフレーム内に同じランクを有する
フレームＴＲＡのブロックとフレームＴＲＢのブロック
を含むその周期的アドレスを有する共通二重メモリから
なり、アドレシングは２つの別な書込カウンタにより書
込モードでなされ、各々はカウンタが該制御素子の一部
を形成する各位置に対して読取カウンタにより読取モー
ドで各同期信号にロックされ、該フレームロッキング手
段は該二重メモリの上流で装置の入力に接続され、該位
相比較器は、２つの同期信号からより遅延したものを選
択するようかつこの信号を該制御素子に伝送するように
作られ、フレームＴＲＡからの生じる情報慎信号ＴＲＡ
’及びフレームＴＲＢからの情報信号ＴＲＢ’は該二重
メモリの出力で完全に同期することを特徴とすることに
より、これらの目的が達成され、従来の欠点が除去され
る。
遅延手段が、各位置がフレーム内に同じランクを有する
フレームＴＲＡのブロックとフレームＴＲＢのブロック
を含むその周期的アドレスを有する共通二重メモリから
なり、アドレシングは２つの別な書込カウンタにより書
込モードでなされ、各々はカウンタが該制御素子の一部
を形成する各位置に対して読取カウンタにより読取モー
ドで各同期信号にロックされ、該フレームロッキング手
段は該二重メモリの上流で装置の入力に接続され、該位
相比較器は、２つの同期信号からより遅延したものを選
択するようかつこの信号を該制御素子に伝送するように
作られ、フレームＴＲＡからの生じる情報慎信号ＴＲＡ
’及びフレームＴＲＢからの情報信号ＴＲＢ’は該二重
メモリの出力で完全に同期することを特徴とすることに
より、これらの目的が達成され、従来の欠点が除去され
る。
【０００７】
【課題を解決するための手段】本発明による装置は本発
明で考えられるクロック信号のジッタの問題だけが存在
する同期環境で動作するよう作られる。これは複雑で、
遅い制御ループを省くことを可能とする。
明で考えられるクロック信号のジッタの問題だけが存在
する同期環境で動作するよう作られる。これは複雑で、
遅い制御ループを省くことを可能とする。
【０００８】共通可変遅延手段としての二重同期アドレ
スメモリの使用は種々の利点を提供する。このメモリの
アドレス周期の期間がスーパフレーム信号の期間に比例
するので、フレームＴＲＡ及びフレームＴＲＢの同じラ
ンクのブロックを異なる時点でメモリの各二重位置に書
込むことが可能である。更に、登録された位置を読出す
ことは装置の出力にメモリを介して異なる可変遅延を受
けた２つのフレームに対する完全な同期比を得ることを
可能にする。正しく動作する装置の為に最も遅延した信
号が登録された後、メモリが常に読出されることが必要
であり、付加的技術問題は本発明により解決される。
スメモリの使用は種々の利点を提供する。このメモリの
アドレス周期の期間がスーパフレーム信号の期間に比例
するので、フレームＴＲＡ及びフレームＴＲＢの同じラ
ンクのブロックを異なる時点でメモリの各二重位置に書
込むことが可能である。更に、登録された位置を読出す
ことは装置の出力にメモリを介して異なる可変遅延を受
けた２つのフレームに対する完全な同期比を得ることを
可能にする。正しく動作する装置の為に最も遅延した信
号が登録された後、メモリが常に読出されることが必要
であり、付加的技術問題は本発明により解決される。
【０００９】二重メモリの容量を最小に減少させ、装置
の入力と出力との間のフレーム信号に対する最小遅延を
確実にすることを可能にする望ましい実施例によれば、
二重メモリのアドレス周期の期間はスーパフレーム信号
の期間の半分に等しい。
の入力と出力との間のフレーム信号に対する最小遅延を
確実にすることを可能にする望ましい実施例によれば、
二重メモリのアドレス周期の期間はスーパフレーム信号
の期間の半分に等しい。
【００１０】本発明の別な望ましい実施例によれば、信
号位相合せ装置は、読取カウンタからなる制御素子は、
該読取カウンタから受信する読取同期信号を最も遅延し
た同期信号と比較し、受信する２つの信号間の時間依存
シフトが数ダースビットの順序の位相ジッタに適合した
所定の値を越える時、２つの書込カウンタの低い方のロ
ード値に対して所定の数のＭによりシフトされた値を有
する再ロード信号を読取カウンタに供給するよう作られ
た一致検出器を含むことを特徴とする。
号位相合せ装置は、読取カウンタからなる制御素子は、
該読取カウンタから受信する読取同期信号を最も遅延し
た同期信号と比較し、受信する２つの信号間の時間依存
シフトが数ダースビットの順序の位相ジッタに適合した
所定の値を越える時、２つの書込カウンタの低い方のロ
ード値に対して所定の数のＭによりシフトされた値を有
する再ロード信号を読取カウンタに供給するよう作られ
た一致検出器を含むことを特徴とする。
【００１１】伝送エラーのマスキングに関連した本発明
による装置の望ましい実施例は，装置は、更に各フレー
ムＴＲＡ及びＴＲＢに同期した又はこれよりの該情報信
号ＴＲＡ’及びＴＲＢ’を受信し、該切換スイッチは二
重メモリの上流の該位相合せ装置の入力に接続されたエ
ラー検出器により制御される、切換スイッチを、該切換
スイッチを最小エラー入力したフレームに切換えるよう
作られたスイッチ手段とを含み、所定数Ｍは、遅延がエ
ラー検出器の助けでフレームＴＲＡ又はＴＲＢでのエラ
ー検出に必要である時間の期間より長い二重メモリに固
定遅延ＴＦを生じさせることを特徴とする。
による装置の望ましい実施例は，装置は、更に各フレー
ムＴＲＡ及びＴＲＢに同期した又はこれよりの該情報信
号ＴＲＡ’及びＴＲＢ’を受信し、該切換スイッチは二
重メモリの上流の該位相合せ装置の入力に接続されたエ
ラー検出器により制御される、切換スイッチを、該切換
スイッチを最小エラー入力したフレームに切換えるよう
作られたスイッチ手段とを含み、所定数Ｍは、遅延がエ
ラー検出器の助けでフレームＴＲＡ又はＴＲＢでのエラ
ー検出に必要である時間の期間より長い二重メモリに固
定遅延ＴＦを生じさせることを特徴とする。
【００１２】従って、受信した信号のエラーを素早く検
出することが可能であり、２つのチャンネルが同時に妨
害されない場合、妨害が伝送される前に回復された信号
を妨害されてない回路に切換えることが可能である。
出することが可能であり、２つのチャンネルが同時に妨
害されない場合、妨害が伝送される前に回復された信号
を妨害されてない回路に切換えることが可能である。
【００１３】
【実施例】添付図面及び限定しない実施例により与えら
れる下記の説明により本発明の如何に実現されうるかが
良く理解される。
れる下記の説明により本発明の如何に実現されうるかが
良く理解される。
【００１４】図１は同じ情報を伝えるが異なる遅延を受
ける各フレーム信号ＴＲＡ及びＴＲＢを伝送する２つの
ディジタルチャンネル（又は経路）１及び２を示す。例
えば、各フレームが各チャンネルに対して８ビット以上
で符号化された１つのサンプルの割合で３２電話チャン
ネルからなり、２５６ビットのフレームを意味する２０
４８Ｋビット／秒時分割電話伝送システムを考える。信
号ＴＲＡ及びＴＲＢ間の最大と考えられる位相シフトは
大きく、数百フレームになる。ここでのディジタルの例
では、この最大位相シフトは例えば２５６フレーム、即
ち、６５５３６ビットに等しい。
ける各フレーム信号ＴＲＡ及びＴＲＢを伝送する２つの
ディジタルチャンネル（又は経路）１及び２を示す。例
えば、各フレームが各チャンネルに対して８ビット以上
で符号化された１つのサンプルの割合で３２電話チャン
ネルからなり、２５６ビットのフレームを意味する２０
４８Ｋビット／秒時分割電話伝送システムを考える。信
号ＴＲＡ及びＴＲＢ間の最大と考えられる位相シフトは
大きく、数百フレームになる。ここでのディジタルの例
では、この最大位相シフトは例えば２５６フレーム、即
ち、６５５３６ビットに等しい。
【００１５】公知の方法では、フレーム信号は得に時間
回復に対して用いられる自由ビットとは別の一定時間間
隔からなる。本発明はその期間Ｔがビット時間（ＴＢＩ
）と表わされた最大位相シフトの二倍に少なくとも等し
い低周波数スーパフレーム信号を生成するこれらのビッ
トの１つを用いる。前記の２０４８Ｋビット／秒フレー
ムでは、スーパフレーム信号の周波数は例えば１５Ｈｚ
に等しい。
回復に対して用いられる自由ビットとは別の一定時間間
隔からなる。本発明はその期間Ｔがビット時間（ＴＢＩ
）と表わされた最大位相シフトの二倍に少なくとも等し
い低周波数スーパフレーム信号を生成するこれらのビッ
トの１つを用いる。前記の２０４８Ｋビット／秒フレー
ムでは、スーパフレーム信号の周波数は例えば１５Ｈｚ
に等しい。
【００１６】各信号ＴＲＡ，ＴＲＢは別なフレームロッ
キング手段３，４及び二重メモリにより構成された共通
可変遅延手段５に部分的に印加される。メモリ５は望ま
しくはスタティック二重アクセスＲＡＭタイプの循環メ
モリである。
キング手段３，４及び二重メモリにより構成された共通
可変遅延手段５に部分的に印加される。メモリ５は望ま
しくはスタティック二重アクセスＲＡＭタイプの循環メ
モリである。
【００１７】従来概念の各フレームロッキング手段３，
４はこのパターンにロックし、Ｔの期間を有する矩形波
の形でフレーム同期信号ＳＹＡ，ＳＹＢを生じさせるた
め、低周波数スーパフレームのパターンをフレーム信号
中に検出するよう構成されている。各信号ＳＹＡ，ＳＹ
Ｂはカウンタ７，８に印加され、これらの２つの信号は
又位相比較器９に印加される。同図中、位相比較器９は
期間Ｔを有するパルス信号ＳＹＣを読取カウンタ１２と
一致検出器１３により形成される制御素子１１に印加し
、一致検出器は信号ＳＹＣ及びカウンタ１２からの期間
Ｔを有する同期信号ＳＹＤを受信し、これらの２つの信
号間に位相一致がない場合導体１４を通ってカウンタ１
２に再ロード信号ＳＲを印加する。周期カウンタである
カウンタ７，８及び１２は夫々書込モード用アドレスバ
ス１５，１６及び読取モード用バス１７を通って書込又
は読取モードでの各メモリ５のアドレスに用いられる。 （期間ＴＢＩを有する）データビットの割合で、クロッ
ク発生器１８はクロック信号Ｈを図１の全ての回路に印
加する（これらの回路の接続は図の明確化の為わざと省
略する）。メモリ５では、データクロックを表わすバイ
ト又はフレームの１／ＴＢＬの周波数を有するクロック
信号Ｈ又は望ましくは導出信号Ｈがデータクロックを書
込み又は読取るのに用いられる。各書込カウンタ７，８
は同期信号ＳＹＡ，ＳＹＢにロックされ、一方そのＭＳ
Ｂ（例えば、重み１６）は周波数１／Ｔで、そのＬＳＢ
はデータビット（信号Ｈ）の周波数で夫々活性化される
。書込モード及び読取モードのアドレス動作のため、上
記の如くカウンタの全有効ビットを用いることは可能で
あり、その場合に、メモリ５の容量はスーパフレーム信
号の期間Ｔに含まれたデータビットの数に等しくなる。 有利に、メモリ５の容量を上記の容量の半分の容量に減
少させるのを可能にするＭＳＢはアドレス化には用いら
れない。メモリの各位置１９は二重で、読出される前に
ＴＲＡのブロック及びＴＲＢのブロックを含み、こさら
の２つのブロックはＴＲＡ及びＴＲＢに互いに対応する
スーパフレーム信号により画成された期間に同じランク
を有し、これら２つのブロックは伝送エラーは別として
同じ情報を伝送する。各メモリ位置を読取るのに、２つ
の出力端子２３，２４に完全に同期フレーム信号ＴＲＡ
’，ＴＲＢ’を提供する。図２（ａ）及び（ｂ）では、
メモリ５のアドレシングは、信号Ｈ’により制御された
所定の時点ｔ０ で、書込位置がフレームＴＲＡ及びＴ
ＲＢの異なるブロックの各入口に対して相殺さるべき位
相シフトを示す間隔でΔｔｐだけ離れた矢印ＷＡ，ＷＢ
で示される円形２６の形で表わされ、時点ｔ０ で、読
取りはブロックの所定数Ｎ×ＴＢＬ（この場合には信号
ＴＲＢ）だけ最も遅延したデータ信号の書込みに関して
シフトされた矢印Ｒで表わされる。数Ｍは、装置２で考
えられた使用がメモリ５に亘って一定遅延をもたらさな
い時、最も少ない可能値となるよう選択される。Ｍの最
小値は、精度が位相ジッタとリンクするシステムで与え
られた書込及び読取時点間の相互精度に依存する。図２
の（ｂ）は書込み用時間依存不確実性範囲ΔＷＡ，ΔＷ
Ｂ及び読取用時間依存不確実値時間ΔＲを示す。これら
の条件下で、Ｍの値は下式に従う：
４はこのパターンにロックし、Ｔの期間を有する矩形波
の形でフレーム同期信号ＳＹＡ，ＳＹＢを生じさせるた
め、低周波数スーパフレームのパターンをフレーム信号
中に検出するよう構成されている。各信号ＳＹＡ，ＳＹ
Ｂはカウンタ７，８に印加され、これらの２つの信号は
又位相比較器９に印加される。同図中、位相比較器９は
期間Ｔを有するパルス信号ＳＹＣを読取カウンタ１２と
一致検出器１３により形成される制御素子１１に印加し
、一致検出器は信号ＳＹＣ及びカウンタ１２からの期間
Ｔを有する同期信号ＳＹＤを受信し、これらの２つの信
号間に位相一致がない場合導体１４を通ってカウンタ１
２に再ロード信号ＳＲを印加する。周期カウンタである
カウンタ７，８及び１２は夫々書込モード用アドレスバ
ス１５，１６及び読取モード用バス１７を通って書込又
は読取モードでの各メモリ５のアドレスに用いられる。 （期間ＴＢＩを有する）データビットの割合で、クロッ
ク発生器１８はクロック信号Ｈを図１の全ての回路に印
加する（これらの回路の接続は図の明確化の為わざと省
略する）。メモリ５では、データクロックを表わすバイ
ト又はフレームの１／ＴＢＬの周波数を有するクロック
信号Ｈ又は望ましくは導出信号Ｈがデータクロックを書
込み又は読取るのに用いられる。各書込カウンタ７，８
は同期信号ＳＹＡ，ＳＹＢにロックされ、一方そのＭＳ
Ｂ（例えば、重み１６）は周波数１／Ｔで、そのＬＳＢ
はデータビット（信号Ｈ）の周波数で夫々活性化される
。書込モード及び読取モードのアドレス動作のため、上
記の如くカウンタの全有効ビットを用いることは可能で
あり、その場合に、メモリ５の容量はスーパフレーム信
号の期間Ｔに含まれたデータビットの数に等しくなる。 有利に、メモリ５の容量を上記の容量の半分の容量に減
少させるのを可能にするＭＳＢはアドレス化には用いら
れない。メモリの各位置１９は二重で、読出される前に
ＴＲＡのブロック及びＴＲＢのブロックを含み、こさら
の２つのブロックはＴＲＡ及びＴＲＢに互いに対応する
スーパフレーム信号により画成された期間に同じランク
を有し、これら２つのブロックは伝送エラーは別として
同じ情報を伝送する。各メモリ位置を読取るのに、２つ
の出力端子２３，２４に完全に同期フレーム信号ＴＲＡ
’，ＴＲＢ’を提供する。図２（ａ）及び（ｂ）では、
メモリ５のアドレシングは、信号Ｈ’により制御された
所定の時点ｔ０ で、書込位置がフレームＴＲＡ及びＴ
ＲＢの異なるブロックの各入口に対して相殺さるべき位
相シフトを示す間隔でΔｔｐだけ離れた矢印ＷＡ，ＷＢ
で示される円形２６の形で表わされ、時点ｔ０ で、読
取りはブロックの所定数Ｎ×ＴＢＬ（この場合には信号
ＴＲＢ）だけ最も遅延したデータ信号の書込みに関して
シフトされた矢印Ｒで表わされる。数Ｍは、装置２で考
えられた使用がメモリ５に亘って一定遅延をもたらさな
い時、最も少ない可能値となるよう選択される。Ｍの最
小値は、精度が位相ジッタとリンクするシステムで与え
られた書込及び読取時点間の相互精度に依存する。図２
の（ｂ）は書込み用時間依存不確実性範囲ΔＷＡ，ΔＷ
Ｂ及び読取用時間依存不確実値時間ΔＲを示す。これら
の条件下で、Ｍの値は下式に従う：
【００１８】
【数１】
【００１９】図２の（ａ）では、次の書込及び読取周期
は実線エラーに近いが、数似の破線エラーで示される。
は実線エラーに近いが、数似の破線エラーで示される。
【００２０】本質的に次の説明の部分はその目的の為如
何に最も遅延した信号の書込みに対する読取りの遅延Ｍ
×ＴＢＬがデータ信号ＴＲＡ及びＴＲＢに対して実現さ
れうるかを示す。位相比較器９の実施例を図３，４及び
５を参照して説明する。。図３に示す位相比較器は、同
期信号ＳＹＡ及びＳＹＢを受信し、ＳＹＢがＳＹＡに対
して遅延される時（図５の（ａ）参照）値「０」を有し
、反対の場合（図５の（ｂ）参照）値「１」を有する論
理信号ＳＹＲを生じる有限状態機械２８からなる。信号
ＳＹＲはスイッチ制御信号として作用する。この為に、
この信号は、例えば、回路３０によりパルス信号に変換
された後信号ＳＹＡを第２の入力に受ける論理ＡＮＤゲ
ート２９の入力及びそのためにインバータ３１を介して
、回路３４によりパルス信号に変換された後信号ＳＹＢ
を受信するＡＮＤゲート回路３２の入力に伝送される。 ＡＮＤ回路２９及び３２の出力は、その出力がパルス信
号ＳＹＣを生じるＯＲ回路３３の入力に接続される。従
って、ＳＹＢがより遅延した２つの同期信号である時、
この信号ＳＹＢはパルスにより伝送され、反対の場合に
、それはパルスにより伝送される信号ＳＹＡである。
何に最も遅延した信号の書込みに対する読取りの遅延Ｍ
×ＴＢＬがデータ信号ＴＲＡ及びＴＲＢに対して実現さ
れうるかを示す。位相比較器９の実施例を図３，４及び
５を参照して説明する。。図３に示す位相比較器は、同
期信号ＳＹＡ及びＳＹＢを受信し、ＳＹＢがＳＹＡに対
して遅延される時（図５の（ａ）参照）値「０」を有し
、反対の場合（図５の（ｂ）参照）値「１」を有する論
理信号ＳＹＲを生じる有限状態機械２８からなる。信号
ＳＹＲはスイッチ制御信号として作用する。この為に、
この信号は、例えば、回路３０によりパルス信号に変換
された後信号ＳＹＡを第２の入力に受ける論理ＡＮＤゲ
ート２９の入力及びそのためにインバータ３１を介して
、回路３４によりパルス信号に変換された後信号ＳＹＢ
を受信するＡＮＤゲート回路３２の入力に伝送される。 ＡＮＤ回路２９及び３２の出力は、その出力がパルス信
号ＳＹＣを生じるＯＲ回路３３の入力に接続される。従
って、ＳＹＢがより遅延した２つの同期信号である時、
この信号ＳＹＢはパルスにより伝送され、反対の場合に
、それはパルスにより伝送される信号ＳＹＡである。
【００２１】回路３０，３４は夫々受信する方形波信号
の立上り縁又は望ましくは立下り縁の単安定動作により
方形波信号ＳＹＡ，ＳＹＢを夫々パルス信号に変換する
。
の立上り縁又は望ましくは立下り縁の単安定動作により
方形波信号ＳＹＡ，ＳＹＢを夫々パルス信号に変換する
。
【００２２】図３の有限状態機構２８は５つのＤフリッ
プフロップ３６〜４０，１つのＮＯＲゲート４２及びＮ
ＡＮＤゲート４４，４５，４６，４７から構成される図
４の回路により実現される。全てのフリップフロップは
そのクロック入力に信号Ｈを受信するフリップフロップ
３６はそのＤ入力に信号ＳＹＡを受信し、そのＱ出力は
フリップフロップ３８のＤ入力とＮＡＮＤゲート４４の
入力に接続され、その
プフロップ３６〜４０，１つのＮＯＲゲート４２及びＮ
ＡＮＤゲート４４，４５，４６，４７から構成される図
４の回路により実現される。全てのフリップフロップは
そのクロック入力に信号Ｈを受信するフリップフロップ
３６はそのＤ入力に信号ＳＹＡを受信し、そのＱ出力は
フリップフロップ３８のＤ入力とＮＡＮＤゲート４４の
入力に接続され、その
【００２３】
【数２】
【００２４】出力はＮＡＮＤゲート４５の入力に接続さ
れる。対称的に、フリップフロップ３７はそのＤ入力に
信号ＳＹＢを受信し、そのＱ出力はフリップフロップ３
９のＤ入力とＮＡＮＤゲート４５の他の入力に接続され
、その
れる。対称的に、フリップフロップ３７はそのＤ入力に
信号ＳＹＢを受信し、そのＱ出力はフリップフロップ３
９のＤ入力とＮＡＮＤゲート４５の他の入力に接続され
、その
【００２５】
【数３】
【００２６】出力はＮＡＮＤゲート４４の第２の入力に
接続される。フリップフロップ３８及び３９のＱ出力は
その出力がＮＡＮＤゲート４４及び４５の第２の入力に
夫々接続されるＮＯＲゲート４２の入力にそれぞれ接続
される。ＮＡＮＤゲート４６，４７及びフリップフロッ
プ４０は、この順に、ＮＡＮＤゲート４４の出力と、信
号ＳＹＲを伝送し、フリップフロップ４０のＱ出力と同
様な有限状態機構の出力との間のチェーンに接続され、
この出力は更にＮＡＮＤゲート４６の入力に接続され、
ＮＡＮＤゲート４５の出力はＮＡＮＤゲート４７の第２
の入力に接続される。
接続される。フリップフロップ３８及び３９のＱ出力は
その出力がＮＡＮＤゲート４４及び４５の第２の入力に
夫々接続されるＮＯＲゲート４２の入力にそれぞれ接続
される。ＮＡＮＤゲート４６，４７及びフリップフロッ
プ４０は、この順に、ＮＡＮＤゲート４４の出力と、信
号ＳＹＲを伝送し、フリップフロップ４０のＱ出力と同
様な有限状態機構の出力との間のチェーンに接続され、
この出力は更にＮＡＮＤゲート４６の入力に接続され、
ＮＡＮＤゲート４５の出力はＮＡＮＤゲート４７の第２
の入力に接続される。
【００２７】上記回路は図５の（ａ）及び（ｂ）と関連
して読まれる図６に示された状態図を定める。図５の（
ａ）では、信号ＳＹＢは、値ＳＹＲ＝０（図６の右側部
分参照）に相当し、ＳＹＡ及びＳＹＢに対する対の下記
状態に相当する信号ＳＹＢに対して遅延形（πに等しい
最大遅延）として示される：Ｅ０＝００，Ｅ２＝１０，
Ｅ３＝１１，Ｅ１＝０１。
して読まれる図６に示された状態図を定める。図５の（
ａ）では、信号ＳＹＢは、値ＳＹＲ＝０（図６の右側部
分参照）に相当し、ＳＹＡ及びＳＹＢに対する対の下記
状態に相当する信号ＳＹＢに対して遅延形（πに等しい
最大遅延）として示される：Ｅ０＝００，Ｅ２＝１０，
Ｅ３＝１１，Ｅ１＝０１。
【００２８】図５の（ｂ）では、ＳＹＲ＝１（図５（ｃ
）の左側部分）に相当し、ＳＹＲ及びＳＹＢに対する対
の下記の状態に相当する信号ＳＹＡは、最も遅延される
：Ｅ５＝０１，Ｅ７＝１１，Ｒ６＝１０，Ｅ４＝００。
）の左側部分）に相当し、ＳＹＲ及びＳＹＢに対する対
の下記の状態に相当する信号ＳＹＡは、最も遅延される
：Ｅ５＝０１，Ｅ７＝１１，Ｒ６＝１０，Ｅ４＝００。
【００２９】読取制御素子１１（図１参照）では、一致
検出器１３は信号図７に示されるカウンタ１２からの信
号ＳＹＣ及び信号ＳＹＤを受信する。略Ｍ×ＴＢＬ（図
２の（ａ）参照）続く所定の遅延を有する読取カウンタ
のカウント周期と同期する信号ＳＹＤは低周期比率、望
ましくは０．５以上を有し、ＳＹＣと同じ期間（Ｔ）を
有するパルス信号の形で示されるが、そのパルス期間は
ＳＹＣのそれより長い。ＳＹＣのパルスが図６に示す如
くＳＹＤのパルス期間の中に生成される時、位相合せ装
置は図２の（ａ）及び（ｂ）に関して既に説明された如
く、通常の方法で動作する。パルス幅の差は、装置に存
在するクロック信号Ｈ及び異なった信号との間、得に信
号ＳＹＣ及びＳＹＤの間に生じる最大ジッタ相殺（数ダ
ースビットオーダの）を可能とするよう制御される。或
いは、ＳＹＣ及びＳＹＤのパルスが事例の如く時間的に
一致していない場合、例えば、電力が装置に印加される
時、再ロード信号ＳＲは、ＳＹＤのパルスをＳＹＣのパ
ルスに調整されるようにし、同時に読取アドレスのカウ
ントをその公称値（図２の（ａ））にリセットされるよ
うにする論理「１」又は論理「０」の形でカウンタ１２
のリセット入力に伝達され、カウンタは、信号ＳＹＣ及
びＳＹＤが実質的に同相である時、読取及び書込アドレ
ス間に最適シフトを与えるようその構成により考えられ
ることが分かる。前記の単純機能を実行するメモリ５の
回路１２及び１３及び概念及び装置は当業者には理解で
きる。
検出器１３は信号図７に示されるカウンタ１２からの信
号ＳＹＣ及び信号ＳＹＤを受信する。略Ｍ×ＴＢＬ（図
２の（ａ）参照）続く所定の遅延を有する読取カウンタ
のカウント周期と同期する信号ＳＹＤは低周期比率、望
ましくは０．５以上を有し、ＳＹＣと同じ期間（Ｔ）を
有するパルス信号の形で示されるが、そのパルス期間は
ＳＹＣのそれより長い。ＳＹＣのパルスが図６に示す如
くＳＹＤのパルス期間の中に生成される時、位相合せ装
置は図２の（ａ）及び（ｂ）に関して既に説明された如
く、通常の方法で動作する。パルス幅の差は、装置に存
在するクロック信号Ｈ及び異なった信号との間、得に信
号ＳＹＣ及びＳＹＤの間に生じる最大ジッタ相殺（数ダ
ースビットオーダの）を可能とするよう制御される。或
いは、ＳＹＣ及びＳＹＤのパルスが事例の如く時間的に
一致していない場合、例えば、電力が装置に印加される
時、再ロード信号ＳＲは、ＳＹＤのパルスをＳＹＣのパ
ルスに調整されるようにし、同時に読取アドレスのカウ
ントをその公称値（図２の（ａ））にリセットされるよ
うにする論理「１」又は論理「０」の形でカウンタ１２
のリセット入力に伝達され、カウンタは、信号ＳＹＣ及
びＳＹＤが実質的に同相である時、読取及び書込アドレ
ス間に最適シフトを与えるようその構成により考えられ
ることが分かる。前記の単純機能を実行するメモリ５の
回路１２及び１３及び概念及び装置は当業者には理解で
きる。
【００３０】読取周期と信号ＳＹＤの伝送間の単純な相
対予備調整により、同期信号ＴＲＡ’，ＴＲＢ’の形で
信号ＴＲＡ，ＴＲＢの位相を補正するに必要である最小
値によりＭの値を図１の装置の構造又は動作になにも変
えないで信号ＴＲＡ，ＴＲＢに対して信号ＴＲＡ’，Ｔ
ＲＢ’の付加的一定遅延ＴＦを付加する値に調整するの
が可能であり、一方この付加的遅延機能は例えば図８に
関して以下に示される適用としてある適用に対し役立つ
ようになる。
対予備調整により、同期信号ＴＲＡ’，ＴＲＢ’の形で
信号ＴＲＡ，ＴＲＢの位相を補正するに必要である最小
値によりＭの値を図１の装置の構造又は動作になにも変
えないで信号ＴＲＡ，ＴＲＢに対して信号ＴＲＡ’，Ｔ
ＲＢ’の付加的一定遅延ＴＦを付加する値に調整するの
が可能であり、一方この付加的遅延機能は例えば図８に
関して以下に示される適用としてある適用に対し役立つ
ようになる。
【００３１】図８は図１に示す装置を５０で示し、装置
５０は、その２つの入力に各信号ＴＲＡ及びＴＲＢを受
信し、出力が制御入力の信号ＳＣの結果として切換スイ
ッチの状態による（図で示すような）信号ＴＲＡ’又は
信号ＴＲＢ’のいずれかである信号Ｓである切換スイッ
チ５１の選択端子に信号ＴＲＡ’及びＴＲＢ’を送る。 図８の装置は伝送エラーをマスクすることを目的とする
。
５０は、その２つの入力に各信号ＴＲＡ及びＴＲＢを受
信し、出力が制御入力の信号ＳＣの結果として切換スイ
ッチの状態による（図で示すような）信号ＴＲＡ’又は
信号ＴＲＢ’のいずれかである信号Ｓである切換スイッ
チ５１の選択端子に信号ＴＲＡ’及びＴＲＢ’を送る。 図８の装置は伝送エラーをマスクすることを目的とする
。
【００３２】この為に、装置は、入力が装置５０の２つ
の入力に接続され、切換手段５５により生じた可能なエ
ラー信号を生じるエラー検出器５３，５４からなる。切
換手段５５は、それが受信するフレーム信号ＴＲＡ，Ｔ
ＲＢの相対量を比較し、論理「０」又は「１」信号の形
で制御信号ＳＣを伝送するよう作られ、これにより、い
つでもスイッチ５１の状態はスイッチの出力に２つのフ
レーム信号ＴＲＡ’又はＴＲＢ’の良い方を発生させる
。回路５３，５４及び５５は専門家には周知であり、詳
細には説明しない。
の入力に接続され、切換手段５５により生じた可能なエ
ラー信号を生じるエラー検出器５３，５４からなる。切
換手段５５は、それが受信するフレーム信号ＴＲＡ，Ｔ
ＲＢの相対量を比較し、論理「０」又は「１」信号の形
で制御信号ＳＣを伝送するよう作られ、これにより、い
つでもスイッチ５１の状態はスイッチの出力に２つのフ
レーム信号ＴＲＡ’又はＴＲＢ’の良い方を発生させる
。回路５３，５４及び５５は専門家には周知であり、詳
細には説明しない。
【００３３】スイッチ５１がいつでも切換られるという
事実は、２つの信号ＴＲＡ’，ＴＲＢ’の完全な同期化
によるものであり、従ってそれ自体の切換による情報の
損失なしになされる。そのために、本発明のこの適用で
、数Ｍは５５でエラー比較に必要である時間により増大
したエラー検出器５３及び５４を介してエラー検出に必
要である時間の期間より長い一定遅延ＴＦを導くよう５
０で制御される。
事実は、２つの信号ＴＲＡ’，ＴＲＢ’の完全な同期化
によるものであり、従ってそれ自体の切換による情報の
損失なしになされる。そのために、本発明のこの適用で
、数Ｍは５５でエラー比較に必要である時間により増大
したエラー検出器５３及び５４を介してエラー検出に必
要である時間の期間より長い一定遅延ＴＦを導くよう５
０で制御される。
【００３４】図１に示した装置の実現に用いられる技術
に関しては、メモリ５に対してスタティック２５６Ｋビ
ットＲＡＭを用い他の素子３，４，７，８，９，１２，
１３，及び１８を単一集積回路の形に集積することが可
能である。
に関しては、メモリ５に対してスタティック２５６Ｋビ
ットＲＡＭを用い他の素子３，４，７，８，９，１２，
１３，及び１８を単一集積回路の形に集積することが可
能である。
【図１】本発明になる信号位相装置のブロック系統図で
ある。
ある。
【図２】（ａ）と（ｂ）とは図１の二重メモリの周期的
アドレッシングを示す円形時間図である。
アドレッシングを示す円形時間図である。
【図３】図１の位相比較器を概略的に示す。
【図４】図３の有限状態機械の電子回路図を示す。
【図５】（ａ）及び（ｂ）は同期信号ＳＹＡ及びＳＹＢ
の時間図である。
の時間図である。
【図６】図４の有限状態機械の動作を説明するのを可能
にする状態図である。
にする状態図である。
【図７】図１の制御素子の内部動作を示す時間図である
。
。
【図８】伝送エラーをマスクするのに用いられに本発明
による位相合せ装置のブロック系統図である。
による位相合せ装置のブロック系統図である。
１，２ ディジタルチャンネル
３，４ フレームロッキング手段
５ 遅延手段
７，８，１２ カウンタ
９ 位相比較器
１１ 制御素子
１３ 一致検出器
１４ 導体
１５，１６，１７ アドレスバス
１８ クロック発生器
１９ 位置
２３，２４ 出力端子
２６ 円形
２８ 有限状態機械
２９，３２ ＡＮＤゲート
３０，３４ 回路
３１ インバータ
３３ ＯＲ回路
３６〜４０ Ｄクリップフロップ
４２ ＮＯＲゲート
４４〜４７ ＮＡＮＤゲート
５０ 装置
５１ 切換スイッチ
５３，５４ エラー検出器
５５ 切換手段
Claims (7)
- 【請求項１】 各フレームＴＲＡ又はＴＲＢを担持す
る２つのディジタルチャンネルに亘って信号を夫々位相
合わせさせ、これらのフレームは同じ情報を伝えるが、
同期ディジタル情報ブロック伝送システムで異なる遅延
により影響され、各チャンネルに対してスーパフレーム
信号に応じて同期（シンクロ）信号を発するフレームロ
ッキング手段と、制御素子が続く位相比較器により該同
期信号に応じて制御される可変遅延手段とからなる位相
装置であっで、該可変遅延手段は、各位置がフレーム内
に同じランクを有するフレームＴＲＡのブロックとフレ
ームＴＲＢのブロックを含むその周期的アドレスを有す
る共通二重メモリからなり、アドレシングは２つの別な
書込みカウンタにより書込モードがなされ、各々にはカ
ウンタが該制御素子の一部を形成する各位置に対して読
取カウンタにより読取モードで各同期信号にロックされ
、該フレームロッキング手段は、該二重メモリの上流で
装置の入力に接続され、該位相比較器は、２つの同期信
号からより遅延したものを選択するよう、かつこの信号
を該制御素子に伝送するように作られ、フレームＴＲＡ
からの情報信号ＴＲＡ’及びフレームＴＲＢからの情報
信号ＴＲＢ’は、二重メモリの出力で完全に同期するこ
とを特徴とする信号位相装置。 - 【請求項２】 二重メモリのアドレス周期の期間はス
ーパフレーム信号の期間の半分に等しいことを特徴とす
る請求項１の信号位相装置。 - 【請求項３】 該二重メモリは二重アクセススタティ
ックＲＡＭタイプであることを特徴とする請求項１又は
２の信号位相装置。 - 【請求項４】 該読取カウンタからなる該制御素子は
、該読取カウンタから受信する読取同期信号を最も遅延
した同期信号と比較し、受信する２つの信号間の時間依
存シフトが数ダースビットの順序の位相ジッタに適合し
た所定の値を越える時、２つの書込カウンタの低い方の
ロード値に対して所定の数Ｍによりシフトされた値を有
する再ロード信号を読取カウンタに供給するよう作られ
た一致検出器を含むことを特徴とする請求項１乃至３の
うちいずれか一項記載の信号位相装置。 - 【請求項５】 全体として、３２×８ビットフレーム
に対して２０４８Ｋビット／秒伝送されたシステムにお
いて、該スーパフレーム信号は１５Ｈｚの周波数を有す
ることを特徴とする請求項２，３及び４のうちいずれか
一項記載の信号位相装置。 - 【請求項６】 該二重メモリは２５６Ｋビット／秒の
容量を有することを特徴とする請求項５の信号位相装置
。 - 【請求項７】 装置は、更に各フレームＴＲＡ及びＴ
ＲＢに同期した又はこれよりの該情報信号ＴＲＡ’及び
ＴＲＢ’を受信し、該切換スイッチは二重メモリの上流
の該位相合せ装置の入力に接続されたエラー検出器によ
り制御される切換スイッチを、該切換スイッチを最小エ
ラー入力フレームに切換えるよう作られたスイッチ手段
とを含み、該所定数Ｍは、遅延がエラー検出器の助けで
フレームＴＲＡ又はＴＲＢでエラー検出に必要である時
間の期間より長い二重メモリに固定遅延ＴＦを生じさせ
ることを特徴とする伝送エラーをマスクすることに対す
る請求項４乃至６のうちいずれか一項記載の信号位相装
置の適用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9005411A FR2661579A1 (fr) | 1990-04-27 | 1990-04-27 | Dispositif de mise en phase de signaux dans un systeme a doublement du conduit numerique. |
| FR9005411 | 1990-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229736A true JPH04229736A (ja) | 1992-08-19 |
| JP3067832B2 JP3067832B2 (ja) | 2000-07-24 |
Family
ID=9396179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094192A Expired - Fee Related JP3067832B2 (ja) | 1990-04-27 | 1991-04-24 | 信号位相装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5321727A (ja) |
| EP (1) | EP0454246B1 (ja) |
| JP (1) | JP3067832B2 (ja) |
| DE (1) | DE69111669T2 (ja) |
| FR (1) | FR2661579A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847692B2 (en) | 2000-02-25 | 2005-01-25 | Fujitsu Limited | Data transmission system |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633881A (en) * | 1993-02-22 | 1997-05-27 | Qualcomm Incorporated | Trellis encoder and decoder based upon punctured rate 1/2 convolutional codes |
| FR2715786A1 (fr) * | 1994-02-02 | 1995-08-04 | Trt Telecom Radio Electr | Système de transmission de données transmises par une liaison comprenant des équipements intermédiaires et équipement intermédiaire pour un tel système. |
| DE69635095T2 (de) * | 1995-05-23 | 2006-05-18 | Koninklijke Philips Electronics N.V. | Redundantes Datenübertragungssystem mit mindestens zwei Kanälen |
| US5898830A (en) * | 1996-10-17 | 1999-04-27 | Network Engineering Software | Firewall providing enhanced network security and user transparency |
| US5826014A (en) | 1996-02-06 | 1998-10-20 | Network Engineering Software | Firewall system for protecting network elements connected to a public network |
| IL120789A (en) | 1997-05-06 | 2001-03-19 | Dspc Tech Ltd | Superframe phase field validator |
| JP2000115263A (ja) * | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | ディジタル放送復調装置 |
| US8363744B2 (en) | 2001-06-10 | 2013-01-29 | Aloft Media, Llc | Method and system for robust, secure, and high-efficiency voice and packet transmission over ad-hoc, mesh, and MIMO communication networks |
| US7181538B2 (en) * | 2003-11-14 | 2007-02-20 | Sybase 365, Inc. | System and method for providing configurable, dynamic multimedia message service pre-transcoding |
| DE102017109192A1 (de) * | 2017-04-28 | 2018-10-31 | Technische Universität Darmstadt | Schaltungsanordnung und Verfahren zum Ermitteln eines Versatzes zwischen zwei Signalflanken |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3628149A (en) * | 1968-12-19 | 1971-12-14 | Bell Telephone Labor Inc | Diversity switch for digital transmission |
| JPS5732535B2 (ja) * | 1975-02-17 | 1982-07-12 | ||
| JPS54143009A (en) * | 1978-04-28 | 1979-11-07 | Kokusai Denshin Denwa Co Ltd | Space diversity system for tdma communication system |
| DE3107802A1 (de) * | 1981-02-28 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | "ausgleichersystem zum ausgleich von laufzeitschwankungen und festen rahmenverschiebungen" |
| FR2553244B1 (fr) * | 1983-10-07 | 1988-12-30 | Trt Telecom Radio Electr | Dispositif de commutation avec remise en phase automatique des donnees sur 3,5 bits |
-
1990
- 1990-04-27 FR FR9005411A patent/FR2661579A1/fr active Pending
-
1991
- 1991-04-22 EP EP91200949A patent/EP0454246B1/fr not_active Expired - Lifetime
- 1991-04-22 DE DE69111669T patent/DE69111669T2/de not_active Expired - Fee Related
- 1991-04-24 JP JP3094192A patent/JP3067832B2/ja not_active Expired - Fee Related
- 1991-04-29 US US07/693,990 patent/US5321727A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847692B2 (en) | 2000-02-25 | 2005-01-25 | Fujitsu Limited | Data transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| US5321727A (en) | 1994-06-14 |
| DE69111669D1 (de) | 1995-09-07 |
| DE69111669T2 (de) | 1996-03-21 |
| EP0454246B1 (fr) | 1995-08-02 |
| JP3067832B2 (ja) | 2000-07-24 |
| EP0454246A1 (fr) | 1991-10-30 |
| FR2661579A1 (fr) | 1991-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275517B1 (en) | Wireless communication apparatus using frequency hopping, and method of controlling the apparatus | |
| US6031886A (en) | Digital phase alignment apparatus in consideration of metastability | |
| JPH04229736A (ja) | 信号位相装置 | |
| JPH10308729A (ja) | 同期回路制御装置 | |
| JPH0761067B2 (ja) | 受信されたデジタル通信信号からビットクロックを回復する方法および回路装置 | |
| JPH04229738A (ja) | ディジタルチャンネルを二重化するシステムのエラーマスキング用ダイナミックスイッチング装置 | |
| US6845490B2 (en) | Clock switching circuitry for jitter reduction | |
| US5592519A (en) | Dual frequency clock recovery using common multitap line | |
| JPH0888624A (ja) | シリアルデジタル信号の標本化方法 | |
| JP2603608B2 (ja) | 切替型スペースダイバーシティディジタル無線通信の伝搬時間差補正回路 | |
| JPH0226135A (ja) | 移動無線装置 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JPS60254939A (ja) | 位相整列回路 | |
| JPH05344115A (ja) | 受信同期回路 | |
| JPS6138894B2 (ja) | ||
| JP2617575B2 (ja) | データ速度変換回路 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JPH022235A (ja) | クロックデューティ補正回路 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| SU454702A1 (ru) | Устройство дл асинхронного сопр жени в синхронном канале св зи | |
| JPH10145344A (ja) | ビット位相同期回路 | |
| JPH09266469A (ja) | 自動位相合わせ装置 | |
| JPS60254938A (ja) | 位相整列回路 | |
| JPH0512919B2 (ja) | ||
| JPH05136754A (ja) | デジタル多重無線装置のリタイミング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |