JPH04217346A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH04217346A JPH04217346A JP40304890A JP40304890A JPH04217346A JP H04217346 A JPH04217346 A JP H04217346A JP 40304890 A JP40304890 A JP 40304890A JP 40304890 A JP40304890 A JP 40304890A JP H04217346 A JPH04217346 A JP H04217346A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- silicide film
- high melting
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000002844 melting Methods 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 230000008018 melting Effects 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 8
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 abstract description 12
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- -1 tungsten ions Chemical class 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産上の利用分野】この発明は、コンタクト抵抗低減の
ための高融点金属シリサイド膜を有する半導体集積回路
装置およびその製造方法に関する。
ための高融点金属シリサイド膜を有する半導体集積回路
装置およびその製造方法に関する。
【０００２】
【従来の技術】図６ないし図８は従来の半導体集積回路
装置の製造方法を説明するための断面図である。シリコ
ン基板，配線もしくは抵抗用多結晶シリコン層などを含
む下地層１上にコンタクトの低抵抗化のための高融点金
属シリサイド（チタンシリサイド，白金シリサイド等）
層２を１５００〜１６００オングストロームの厚さに形
成する。そして、スパッタリング法あるいはＣＶＤ法に
より酸化膜３を高融点金属シリサイド層２上に約１００
００オングストロームの厚さに形成し、その後、酸化膜
３上にポジあるいはネガ型のレジスト４を形成し、レジ
スト４をパターニングし、コンタクトホールを形成した
い領域に窓を設けると、図６に示すような構造が得られ
る。
装置の製造方法を説明するための断面図である。シリコ
ン基板，配線もしくは抵抗用多結晶シリコン層などを含
む下地層１上にコンタクトの低抵抗化のための高融点金
属シリサイド（チタンシリサイド，白金シリサイド等）
層２を１５００〜１６００オングストロームの厚さに形
成する。そして、スパッタリング法あるいはＣＶＤ法に
より酸化膜３を高融点金属シリサイド層２上に約１００
００オングストロームの厚さに形成し、その後、酸化膜
３上にポジあるいはネガ型のレジスト４を形成し、レジ
スト４をパターニングし、コンタクトホールを形成した
い領域に窓を設けると、図６に示すような構造が得られ
る。
【０００３】次に、パターニングされたレジスト４をマ
スクとして酸化膜３にエッチングを施し、直径が１ミク
ロン内外のコンタクトホール６を形成する。この時、コ
ンタクトホール６の中心部の方が周辺部より多くエッチ
ングされるため、オーバーエッチが必要となる。酸化膜
３と高融点金属シリサイド膜２とのエッチングレートに
あまり差がないため、高融点金属シリサイド膜２の一部
もエッチングされ、図７に示すように高融点金属シリサ
イド膜２の膜厚が薄くなる。
スクとして酸化膜３にエッチングを施し、直径が１ミク
ロン内外のコンタクトホール６を形成する。この時、コ
ンタクトホール６の中心部の方が周辺部より多くエッチ
ングされるため、オーバーエッチが必要となる。酸化膜
３と高融点金属シリサイド膜２とのエッチングレートに
あまり差がないため、高融点金属シリサイド膜２の一部
もエッチングされ、図７に示すように高融点金属シリサ
イド膜２の膜厚が薄くなる。
【０００４】次にレジスト４を除去し、コンタクトホー
ル６および高融点金属シリサイド膜２を介して下地層１
と電気的に接続されるようにアルミニウムシリコン配線
７を形成する。なお、アルミニウムシリコン配線７の厚
さは８０００〜１００００オングストロームにする。
ル６および高融点金属シリサイド膜２を介して下地層１
と電気的に接続されるようにアルミニウムシリコン配線
７を形成する。なお、アルミニウムシリコン配線７の厚
さは８０００〜１００００オングストロームにする。
【０００５】
【発明が解決しようとする課題】従来の半導体集積回路
装置の製造方法は以上のようにして行われており、コン
タクトホール６の形成時オーバーエッチングの必要があ
り、高融点金属シリサイド膜２がエッチングされその膜
厚が薄くなり、アルミニウムシリコン配線７と下地層１
とのコンタクト抵抗が高くなるという問題点があった。
装置の製造方法は以上のようにして行われており、コン
タクトホール６の形成時オーバーエッチングの必要があ
り、高融点金属シリサイド膜２がエッチングされその膜
厚が薄くなり、アルミニウムシリコン配線７と下地層１
とのコンタクト抵抗が高くなるという問題点があった。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、配線とのコンタクト抵抗の低い
半導体集積回路装置およびその製造方法を得ることを目
的とする。
ためになされたもので、配線とのコンタクト抵抗の低い
半導体集積回路装置およびその製造方法を得ることを目
的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は、下地層と、前記下地層上に形成された高
融点金属シリサイド膜と、前記高融点金属シリサイド膜
上に形成され、コンタクトホールを有する絶縁膜と、前
記コンタクトホール直下の前記高融点金属シリサイド膜
上に形成され、エッチングレートが低くかつ低抵抗であ
る低抵抗膜と、前記絶縁膜上に、前記コンタクトホール
直下の前記抵抗膜と前記高融点金属シリサイド膜を介し
て前記下地層と電気的に接続するように形成された配線
層とを備えている。
積回路装置は、下地層と、前記下地層上に形成された高
融点金属シリサイド膜と、前記高融点金属シリサイド膜
上に形成され、コンタクトホールを有する絶縁膜と、前
記コンタクトホール直下の前記高融点金属シリサイド膜
上に形成され、エッチングレートが低くかつ低抵抗であ
る低抵抗膜と、前記絶縁膜上に、前記コンタクトホール
直下の前記抵抗膜と前記高融点金属シリサイド膜を介し
て前記下地層と電気的に接続するように形成された配線
層とを備えている。
【０００８】この発明に係る半導体集積回路装置の製造
方法は、下地層を準備する工程と、前記下地層上に高融
点金属シリサイド膜を形成する工程と、前記高融点金属
シリサイド膜上に絶縁膜を形成する工程と、前記高融点
金属シリサイド膜と前記絶縁膜との境界の所定領域にエ
ッチングレートが低くかつ低抵抗である低抵抗膜を形成
する工程と、前記絶縁膜にエッチングを施し、前記低抵
抗膜に達するよう前記所定領域の前記絶縁膜にコンタク
トホールを形成する工程と、前記コンタクトホール直下
の前記低抵抗層と前記高融点金属シリサイド膜を介して
前記下地層と電気的に接続するように配線層を形成する
工程とを備えている。
方法は、下地層を準備する工程と、前記下地層上に高融
点金属シリサイド膜を形成する工程と、前記高融点金属
シリサイド膜上に絶縁膜を形成する工程と、前記高融点
金属シリサイド膜と前記絶縁膜との境界の所定領域にエ
ッチングレートが低くかつ低抵抗である低抵抗膜を形成
する工程と、前記絶縁膜にエッチングを施し、前記低抵
抗膜に達するよう前記所定領域の前記絶縁膜にコンタク
トホールを形成する工程と、前記コンタクトホール直下
の前記低抵抗層と前記高融点金属シリサイド膜を介して
前記下地層と電気的に接続するように配線層を形成する
工程とを備えている。
【０００９】
【作用】この発明における低抵抗膜はエッチングレート
が低いので、高融点金属シリサイド膜がコンタクトホー
ル形成時にエッチングされにくく、また低抵抗なので配
線層と低抵抗層とのコンタクト抵抗も小さくて済む。
が低いので、高融点金属シリサイド膜がコンタクトホー
ル形成時にエッチングされにくく、また低抵抗なので配
線層と低抵抗層とのコンタクト抵抗も小さくて済む。
【００１０】
【実施例】図１ないし図５は、この発明に係る半導体集
積回路装置の製造方法の一実施例を説明するための断面
図である。従来と同様にして下地層１上に高融点金属シ
リサイド膜２を、その上に酸化膜３を、さらにその上に
コンタクトホールを形成すべき領域に窓を有するように
パターニングされたレジスト４を形成し、図１に示す構
造を得る。
積回路装置の製造方法の一実施例を説明するための断面
図である。従来と同様にして下地層１上に高融点金属シ
リサイド膜２を、その上に酸化膜３を、さらにその上に
コンタクトホールを形成すべき領域に窓を有するように
パターニングされたレジスト４を形成し、図１に示す構
造を得る。
【００１１】次に、パターニングされたレジスト４をマ
スクとしてタングステンイオン１００をイオン注入する
。この時、イオンの注入エネルギーを調整し、図２のよ
うにタングステンイオン１００が酸化膜３と高融点金属
シリサイド膜２との境界に注入されるようにする。イオ
ン注入時酸化膜３はダメージを受け、エッチングレート
が大きくなる。そして、酸化膜３と高融点金属シリサイ
ド膜２との境界に注入されたタングステンはシリサイド
化され、図３に示すように酸化膜３と高融点金属シリサ
イド膜２との境界にタングステンシリサイド膜５が形成
される。タングステンシリサイド膜５は酸化膜３に比し
エッチングレートが低い。また、比較的低抵抗である。
スクとしてタングステンイオン１００をイオン注入する
。この時、イオンの注入エネルギーを調整し、図２のよ
うにタングステンイオン１００が酸化膜３と高融点金属
シリサイド膜２との境界に注入されるようにする。イオ
ン注入時酸化膜３はダメージを受け、エッチングレート
が大きくなる。そして、酸化膜３と高融点金属シリサイ
ド膜２との境界に注入されたタングステンはシリサイド
化され、図３に示すように酸化膜３と高融点金属シリサ
イド膜２との境界にタングステンシリサイド膜５が形成
される。タングステンシリサイド膜５は酸化膜３に比し
エッチングレートが低い。また、比較的低抵抗である。
【００１２】次に、レジスト４をマスクとして酸化膜３
にエッチングを施し、図４に示すようにコンタクトホー
ル６を形成する。酸化膜３のエッチング時、コンタクト
ホール６の中心部の方が周辺部より多くエッチングされ
るため、従来と同様オーバーエッチングが必要となる。 この時、タングステンシリサイド膜５は酸化膜３よりエ
ッチングレートが低いため従来のように高融点金属シリ
サイド膜２がエッチングされることがなくなる。また、
酸化膜３はイオン注入により損傷を受けているためエッ
チングされやすくなっている。このため、より速くコン
タクトホール６を形成することができる。
にエッチングを施し、図４に示すようにコンタクトホー
ル６を形成する。酸化膜３のエッチング時、コンタクト
ホール６の中心部の方が周辺部より多くエッチングされ
るため、従来と同様オーバーエッチングが必要となる。 この時、タングステンシリサイド膜５は酸化膜３よりエ
ッチングレートが低いため従来のように高融点金属シリ
サイド膜２がエッチングされることがなくなる。また、
酸化膜３はイオン注入により損傷を受けているためエッ
チングされやすくなっている。このため、より速くコン
タクトホール６を形成することができる。
【００１３】次に、レジスト４を除去し、図５に示すよ
うに酸化膜３上に、コンタクトホール６直下のタングス
テンシリサイド膜５と高融点金属シリサイド膜２を介し
て下地層１と電気的に接続されるようにアルミニウムシ
リコン配線層７を形成する。
うに酸化膜３上に、コンタクトホール６直下のタングス
テンシリサイド膜５と高融点金属シリサイド膜２を介し
て下地層１と電気的に接続されるようにアルミニウムシ
リコン配線層７を形成する。
【００１４】このように、エッチングレートが低くかつ
低抵抗のタングステンシリサイド膜５を酸化膜３と高融
点金属シリサイド膜２との境界に形成したので、コンタ
クトホール６の形成時に高融点金属シリサイド膜２がエ
ッチングされることがなくなる。また、アルミニウムシ
リコン配線層７とタングステンシリサイド膜５とのコン
タクト抵抗も小さくて済む。その結果、アルミニウムシ
リコン配線層７をタングステンシリサイド膜５上に形成
した図５の構造において、下地層１とアルミニウムシリ
コン配線層７とのコンタクト抵抗は十分に小さいものを
実現できる。また、酸化膜３にエッチングを施すための
レジスト４を用いてイオン注入を行うようにしているの
で、イオン注入のためのマスク等を特別に設ける必要が
ない。
低抵抗のタングステンシリサイド膜５を酸化膜３と高融
点金属シリサイド膜２との境界に形成したので、コンタ
クトホール６の形成時に高融点金属シリサイド膜２がエ
ッチングされることがなくなる。また、アルミニウムシ
リコン配線層７とタングステンシリサイド膜５とのコン
タクト抵抗も小さくて済む。その結果、アルミニウムシ
リコン配線層７をタングステンシリサイド膜５上に形成
した図５の構造において、下地層１とアルミニウムシリ
コン配線層７とのコンタクト抵抗は十分に小さいものを
実現できる。また、酸化膜３にエッチングを施すための
レジスト４を用いてイオン注入を行うようにしているの
で、イオン注入のためのマスク等を特別に設ける必要が
ない。
【００１５】なお、上記実施例ではタングステンイオン
１００をイオン注入する場合について説明したが、エッ
チングレートが低くかつ低抵抗である層を形成すること
できれば使用するイオンはタングステンイオンに限定さ
れず、また形成方法もイオン注入法に限定されない。
１００をイオン注入する場合について説明したが、エッ
チングレートが低くかつ低抵抗である層を形成すること
できれば使用するイオンはタングステンイオンに限定さ
れず、また形成方法もイオン注入法に限定されない。
【００１６】
【発明の効果】以上のようにこの発明によれば、エッチ
ングレートが低くかつ低抵抗な低抵抗膜を設けているの
で、コンタクトホール形成時に高融点金属シリサイド膜
がエッチングされず、配線層と低抵抗層のコンタクト抵
抗も小さて済む。その結果、配線層と下地層のコンタク
ト抵抗が小さくなるという効果がある。
ングレートが低くかつ低抵抗な低抵抗膜を設けているの
で、コンタクトホール形成時に高融点金属シリサイド膜
がエッチングされず、配線層と低抵抗層のコンタクト抵
抗も小さて済む。その結果、配線層と下地層のコンタク
ト抵抗が小さくなるという効果がある。
【図１】この発明に係る半導体集積回路装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図２】この発明に係る半導体集積回路装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３】この発明に係る半導体集積回路装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図４】この発明に係る半導体集積回路装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図５】この発明に係る半導体集積回路装置の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図６】従来の半導体集積回路装置の製造方法を説明す
るための断面図である。
るための断面図である。
【図７】従来の半導体集積回路装置の製造方法を説明す
るための断面図である。
るための断面図である。
【図８】従来の半導体集積回路装置の製造方法を説明す
るための断面図である。
るための断面図である。
１ 下地層
２ 高融点金属シリサイド膜
３ 酸化膜
４ レジスト
５ タングステンシリサイド膜
６ コンタクトホール
１００ タングステンイオン
Claims (2)
- 【請求項１】 下地層と、前記下地層上に形成された
高融点金属シリサイド膜と、前記高融点金属シリサイド
膜上に形成され、コンタクトホールを有する絶縁膜と、
前記コンタクトホール直下の前記高融点金属シリサイド
膜上に形成され、エッチングレートが低くかつ低抵抗で
ある低抵抗膜と、前記絶縁膜上に、前記コンタクトホー
ル直下の前記抵抗膜と前記高融点金属シリサイド膜を介
して前記下地層と電気的に接続するように形成された配
線層とを備えた半導体集積回路装置。 - 【請求項２】 下地層を準備する工程と、前記下地層
上に高融点金属シリサイド膜を形成する工程と、前記高
融点金属シリサイド膜上に絶縁膜を形成する工程と、前
記高融点金属シリサイド膜と前記絶縁膜との境界の所定
領域にエッチングレートが低くかつ低抵抗である低抵抗
膜を形成する工程と、前記絶縁膜にエッチングを施し、
前記低抵抗膜に達するよう前記所定領域の前記絶縁膜に
コンタクトホールを形成する工程と、前記絶縁膜上に、
前記コンタクトホール直下の前記低抵抗層と前記高融点
金属シリサイド膜を介して前記下地層と電気的に接続す
るように配線層を形成する工程とを備えた半導体集積回
路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40304890A JPH04217346A (ja) | 1990-12-18 | 1990-12-18 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40304890A JPH04217346A (ja) | 1990-12-18 | 1990-12-18 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217346A true JPH04217346A (ja) | 1992-08-07 |
Family
ID=18512797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40304890A Pending JPH04217346A (ja) | 1990-12-18 | 1990-12-18 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217346A (ja) |
-
1990
- 1990-12-18 JP JP40304890A patent/JPH04217346A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPH04217346A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS60169169A (ja) | 半導体装置の製造方法 | |
| JP2004509465A (ja) | 残留物除去を助ける等方性抵抗保護エッチング | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JPH10125864A (ja) | 半導体装置の製造方法 | |
| JP2518100B2 (ja) | 半導体装置の製造方法 | |
| JP3292154B2 (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPH0442922A (ja) | 半導体装置の製造方法 | |
| JPH0236054B2 (ja) | ||
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPS6125217B2 (ja) | ||
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| JPS6016464A (ja) | 半導体装置の製造方法 | |
| JPS60115255A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH0878523A (ja) | 半導体装置およびその製造方法 | |
| JPH0420256B2 (ja) | ||
| JPS6262543A (ja) | 半導体装置の製造方法 | |
| JPH04326750A (ja) | 半導体装置の製造方法 |