JPH0442922A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0442922A JPH0442922A JP14778590A JP14778590A JPH0442922A JP H0442922 A JPH0442922 A JP H0442922A JP 14778590 A JP14778590 A JP 14778590A JP 14778590 A JP14778590 A JP 14778590A JP H0442922 A JPH0442922 A JP H0442922A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- high melting
- resist
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000002844 melting Methods 0.000 claims description 25
- 230000008018 melting Effects 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229910021645 metal ion Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 10
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 150000001455 metallic ions Chemical class 0.000 abstract 2
- 238000005530 etching Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に大規模集
積回路（ＶＬＳＩ）ｉ置における金属電極膜の形成方法
に関するものである。
積回路（ＶＬＳＩ）ｉ置における金属電極膜の形成方法
に関するものである。
第２図（ａ）、 （ｂ）、 （Ｃ）は従来の半導体装置
を示す断面図である。以下、これを用いて従来の半導体
装置の製造方法を工程順に説明する。
を示す断面図である。以下、これを用いて従来の半導体
装置の製造方法を工程順に説明する。
まず第２図（ａ）に示すように、コンタクｉ・ホール領
域となるべき、シリコン基板、配線用もしくは抵抗用多
結晶シリコンなどのシリコンを含む下池１上の所定の領
域に、コンタク【の低抵抗化のためにチタンシリサイド
あるいは白金シリサイド等の高融点金属シリサイド層２
を１５００−１６００人の厚みで形成し、その後スパッ
タリング法あるいはＣＶＤ法により酸化膜３を約１００
００人の厚みで形成し、その後、酸化膜３上全面にポジ
あるいはネガ型レジスト４を形成し、コンタクトホール
５を形成したい領域が窓になるようにレジスト４をバタ
ーニングする。
域となるべき、シリコン基板、配線用もしくは抵抗用多
結晶シリコンなどのシリコンを含む下池１上の所定の領
域に、コンタク【の低抵抗化のためにチタンシリサイド
あるいは白金シリサイド等の高融点金属シリサイド層２
を１５００−１６００人の厚みで形成し、その後スパッ
タリング法あるいはＣＶＤ法により酸化膜３を約１００
００人の厚みで形成し、その後、酸化膜３上全面にポジ
あるいはネガ型レジスト４を形成し、コンタクトホール
５を形成したい領域が窓になるようにレジスト４をバタ
ーニングする。
次に第２図（ｂ）に示すようにパターニングされたレジ
スト４をマスクとして酸化膜３にエツチングを施す、こ
のとき酸化膜３と高融点金属シリサイド膜２とは選択比
に大きな差がないため、高融点金属シリサイド膜２の一
部もエツチングされ、その膜厚が薄くなる。
スト４をマスクとして酸化膜３にエツチングを施す、こ
のとき酸化膜３と高融点金属シリサイド膜２とは選択比
に大きな差がないため、高融点金属シリサイド膜２の一
部もエツチングされ、その膜厚が薄くなる。
次に第２図（Ｃ）に示すように、レジスト４を除去しコ
ンタクト径が１ミクロン内外のコンタクトホール５及び
酸化膜３表面全面に、例えばアルミニウムシリコン（Ａ
ｆＳｉ）配線６を８０００〜１００００人の厚さで形成
する。
ンタクト径が１ミクロン内外のコンタクトホール５及び
酸化膜３表面全面に、例えばアルミニウムシリコン（Ａ
ｆＳｉ）配線６を８０００〜１００００人の厚さで形成
する。
従来の半導体装置の製造方法は以上のような工程からな
っており、コンタクトホール５を形成するため酸化膜３
をエツチングする際、コンタクトホール５中の中心部と
周辺部とではエツチングレートに差があるため、オーバ
ーエッチが必要となる。このため、酸化膜３と選択比に
大きな差のない高融点金属シリサイド層がエツチングさ
れて薄くなり、コンタクト抵抗が高くなるという問題点
があった。
っており、コンタクトホール５を形成するため酸化膜３
をエツチングする際、コンタクトホール５中の中心部と
周辺部とではエツチングレートに差があるため、オーバ
ーエッチが必要となる。このため、酸化膜３と選択比に
大きな差のない高融点金属シリサイド層がエツチングさ
れて薄くなり、コンタクト抵抗が高くなるという問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、コンタクト領域が低抵抗となるように製造で
きる半導体装置の製造方法を提供することにある。
たもので、コンタクト領域が低抵抗となるように製造で
きる半導体装置の製造方法を提供することにある。
この発明に係る半導体装置の製造方法は、酸化膜にエツ
チングを施した後、同一マスクにて高融点金属イオンを
斜め回転イオン注入法により注入する工程を設けたもの
である。
チングを施した後、同一マスクにて高融点金属イオンを
斜め回転イオン注入法により注入する工程を設けたもの
である。
この発明に係る半導体装置の製造方法によれば、斜め回
転イオン注入法によりコンタクトホール部に高融点金属
イオンを注入することにより、コンタクト領域が低抵抗
となるように高融点金属シリサイド層を形成できる。
転イオン注入法によりコンタクトホール部に高融点金属
イオンを注入することにより、コンタクト領域が低抵抗
となるように高融点金属シリサイド層を形成できる。
以下、この発明の実施例を図について説明する。
第１図（ａ）、（ロ）はこの発明の一実施例における半
導体装置の各製造段階における断面図を示す。
導体装置の各製造段階における断面図を示す。
まず第１図（ａ）に示すように、コンタクトホール領域
となるべき、シリコン基板、配線用もしくは抵抗用多結
晶シリコンなどのシリコンを含む下地１上の所定の領域
に、高融点金属シリコン層２を形成し、その後スパッタ
リング法あるいはＣＶＤ法により酸化膜３を形成し、そ
の後、酸化膜３上全面にレジスト４を形成し、コンタク
トホール５を形成したい領域が窓になるようにレジスト
４をパターニングする。
となるべき、シリコン基板、配線用もしくは抵抗用多結
晶シリコンなどのシリコンを含む下地１上の所定の領域
に、高融点金属シリコン層２を形成し、その後スパッタ
リング法あるいはＣＶＤ法により酸化膜３を形成し、そ
の後、酸化膜３上全面にレジスト４を形成し、コンタク
トホール５を形成したい領域が窓になるようにレジスト
４をパターニングする。
次に、第１図（ｂ）に示すようにパターニングされたレ
ジスト４をマスクとして酸化膜３にエツチングを施す、
このとき、酸化膜３と高融点金属シリサイド膜２の一部
もエツチングされるため、膜厚が薄くなる。
ジスト４をマスクとして酸化膜３にエツチングを施す、
このとき、酸化膜３と高融点金属シリサイド膜２の一部
もエツチングされるため、膜厚が薄くなる。
次に、第１図（Ｃ）に示すように、前記レジスト４をマ
スクとして高融点金属シリサイド層２と同種の高融点金
属イオン１００を１０”／ａａの濃度で斜め回転イオン
注入法により注入する。この斜め回転イオン注入法とは
イオンビームを基板に対し斜めに傾けて基板を回転しな
がらイオン注入を行なうもので、高融点金属イオン１０
０はこの斜め回転イオン注入法により、レジスト４の窓
を通じてコンタクトホール直下だけでなく周辺部にも注
入される。
スクとして高融点金属シリサイド層２と同種の高融点金
属イオン１００を１０”／ａａの濃度で斜め回転イオン
注入法により注入する。この斜め回転イオン注入法とは
イオンビームを基板に対し斜めに傾けて基板を回転しな
がらイオン注入を行なうもので、高融点金属イオン１０
０はこの斜め回転イオン注入法により、レジスト４の窓
を通じてコンタクトホール直下だけでなく周辺部にも注
入される。
次に、第１図（ｄ）に示すように、前記シリコンを含む
下地１は、高融点金属イオン１００が注入されることに
より、注入された部分に高融点金属シリサイド層２が形
成される。
下地１は、高融点金属イオン１００が注入されることに
より、注入された部分に高融点金属シリサイド層２が形
成される。
次に第１図（ｅ）に示すように、レジスト４を除去し、
コンタクトホール５及び酸化膜３表面全面に例えばアル
ミニウムシリコン（Ａｊ２Ｓｉ）配線６を形成する。
コンタクトホール５及び酸化膜３表面全面に例えばアル
ミニウムシリコン（Ａｊ２Ｓｉ）配線６を形成する。
この実施例によれば、−回しシスト４のパターニング及
びそれに続く一回の斜め回転イオン注入法により高融点
金属シリサイド層を形成できるので、処理工程の簡略化
が図れる。
びそれに続く一回の斜め回転イオン注入法により高融点
金属シリサイド層を形成できるので、処理工程の簡略化
が図れる。
さらに、従来方法においては、コンタクトホール形成時
の酸化膜エツチングにおいて、コンタクトホール部直下
の高融点金属シリサイド層がエツチングされ膜厚の減少
が生じたが、本実施例ではコンタクトボール形成時の酸
イ１′、膜エンチング直後に、同一マスクにて高融点金
属シリサイド層を形成できる。
の酸化膜エツチングにおいて、コンタクトホール部直下
の高融点金属シリサイド層がエツチングされ膜厚の減少
が生じたが、本実施例ではコンタクトボール形成時の酸
イ１′、膜エンチング直後に、同一マスクにて高融点金
属シリサイド層を形成できる。
さらに斜め回転イオン注入法を用いることＣ７こより、
コンタクトホール部直下だけでなく、周辺部にも高融点
金属シリサイド層を形成できるため、すでに形成されて
いる高融点金属シリサイド層との接合性にも優れている
。
コンタクトホール部直下だけでなく、周辺部にも高融点
金属シリサイド層を形成できるため、すでに形成されて
いる高融点金属シリサイド層との接合性にも優れている
。
なお、上記実施例におりる各パラメータは一例にすぎな
いことは言うまでもない。
いことは言うまでもない。
以上のように、この発明に係る半導体装置の製造方法に
よれば、コ〉・タクトホール形成領域に高融点金属イオ
ンを創め回転イオン注入法により注入する工程を設けた
ので、コンタクトホール部直下だけでなく周辺部にも高
融点金属シリサイド層を形成できる効果がある。
よれば、コ〉・タクトホール形成領域に高融点金属イオ
ンを創め回転イオン注入法により注入する工程を設けた
ので、コンタクトホール部直下だけでなく周辺部にも高
融点金属シリサイド層を形成できる効果がある。
第１図（ａ） ＝−（ｅ）は、この発明に係る半導体装
置の製造方法の一実施例を示す断面工程図１．第２図（
ａ）〜（Ｃ）は従来の半導体装置の製造方法を説明する
ための断面工程図である。 図において、１はシリコン基板、配線用もしくは批抗用
多結晶シリコンなどシリコンを含む下地、２は高融点金
属シリサイド層、３は酸化膜、４ばレジスト、５はコン
タクトホール領域、６は配線、１００は高融点金属イオ
ンである。 なお図中同一符号は同−又は相当部分を示す。
置の製造方法の一実施例を示す断面工程図１．第２図（
ａ）〜（Ｃ）は従来の半導体装置の製造方法を説明する
ための断面工程図である。 図において、１はシリコン基板、配線用もしくは批抗用
多結晶シリコンなどシリコンを含む下地、２は高融点金
属シリサイド層、３は酸化膜、４ばレジスト、５はコン
タクトホール領域、６は配線、１００は高融点金属イオ
ンである。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）シリコン基板、配線用もしくは抵抗用多結晶シリ
コンなどのシリコンを含む下地上に、高融点金属を形成
するステップと、 前記高融点金属層を熱処理してシリサイド化し高融点金
属シリサイド層を形成する工程と、前記高融点金属シリ
サイド層上に酸化膜を形成する工程と、 前記酸化膜に前記高融点金属シリサイド層の表面の一部
を露出されるためのコンタクトホールを開孔する工程と
を有する半導体装置の製造方法において、 前記コンタクトホールを開孔後、同一マスクにて開孔し
たコンタクトホールに高融点金属イオンを斜め回転イオ
ン注入する工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14778590A JPH0442922A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14778590A JPH0442922A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442922A true JPH0442922A (ja) | 1992-02-13 |
Family
ID=15438146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14778590A Pending JPH0442922A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4838800B2 (ja) * | 2004-06-14 | 2011-12-14 | フィッシャー コントロールズ インターナショナル リミテッド ライアビリティー カンパニー | プロセス制御デバイスに用いられるコレット |
-
1990
- 1990-06-06 JP JP14778590A patent/JPH0442922A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4838800B2 (ja) * | 2004-06-14 | 2011-12-14 | フィッシャー コントロールズ インターナショナル リミテッド ライアビリティー カンパニー | プロセス制御デバイスに用いられるコレット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| JPS5975659A (ja) | 半導体装置の製造方法 | |
| JPH0442922A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JPH10125864A (ja) | 半導体装置の製造方法 | |
| JP3292154B2 (ja) | 半導体装置の製造方法 | |
| JPH04217346A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5870567A (ja) | 半導体装置の製造方法 | |
| JPH06283483A (ja) | エッチング方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH0236054B2 (ja) | ||
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| JPS6016464A (ja) | 半導体装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JPH0290569A (ja) | 半導体装置の製造方法 | |
| JPS58191467A (ja) | 半導体装置の製造方法 | |
| JP2001257178A (ja) | 配線加工方法 | |
| JPH04280424A (ja) | 半導体配線構造およびその製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH045860A (ja) | ショットキーダイオード | |
| JPS6041243A (ja) | 半導体装置の製造方法 |