JPH04190435A - マルチプロセッサシステムのメモリアクセス順序保証方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、マルチプロセッサシステムにおけるメモリア
クセス順序保証方式に関し、特に主記憶装置を共有する
プロセッサ群において、各プロセッサ群に接続される複
数のメモリアクセス制御装置を介して主記憶装置をアク
セスする順序保証を制御するマルチプロセッサシステム
のメモリアクセス順序保証方式に適用して有効な技術に
関する。

［従来の技術］ 従来、プロセッサ群か主記憶装置を共有するマルチプロ
セッサシステムにおいては、各プロセッサ群から主記憶
装置をアクセスする場合に、たとえば特開平２−３２６
５８号公報などに記載されるようにメモリアクセス制御
装置を介してアクセス順序を制卸する方法かある。

その概要は、メモリアクセス制御装置に接続される各プ
ロセッサがメモリアクセスリクエストを発行する際、先
行リクエストの実行報告を受けてから次のリクエストを
発行するものである。従って、同一プロセッサからのメ
モリアクセスリクエストは、メモリアクセス制御装置に
おいて必ず発行順序通りに処理されており、この場合に
実行順序の逆転を防止する技術か不要となっている。

［発明が解決しようとする課題］ ところが、前記のような従来技術においては、先行リク
エストの実行報告を待ってから次のリクエストを発行す
るためにメモリアクセスの十分なスルーブツトか得られ
ず、処理能力の面における欠点かある。

また、近年のマルチプロセッサシステムにおいては、次
のメモリアクセスリクエストを先行リクエストの実行完
了報告を待たずに発行するマルチプロセッサ方式などが
採用されてきている。このために、従来方式のプロセッ
サに新しいマルチプロセッサ方式のプロセッサが混在す
るようなシステム構成においては、メモリアクセスの順
序保証をそれぞれに制御する必要が生じている。

そこで、本発明の目的は、新しいマルチプロセッサ方式
のプロセッサについてはメモリアクセスのリクエスト順
序を保証し、かつ従来方式のプロセッサについては順序
を保証することなくリクエスト処理を実行し、これによ
ってシステム全体における処理能力の向上か可能とされ
るマルチプロセッサシステムのメモリアクセス順序保証
方式を提供することにある。

また、特に新しいマルチプロセッサ方式のプロセッサに
ついては、同一プロセッサからのリクエスト間でメモリ
リクエストの順序保証が可能とされるマルチプロセッサ
システムのメモリアクセス順序保証方式を提供すること
にある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

［課題を解決するための手段］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、本発明のマルチプロセッサシステムのメモリ
アクセス順序保証方式は、少なくともリクエストの実行
順序の保証を要する保証要プロセッサ群と、実行順序の
保証を不要とする保証不要プロセッサ群と、これらの保
証要および保証不要プロセッサ群に接続される複数のメ
モリアクセス制御装置とを備え、メモリアクセス制御装
置へ送出された先発／後発リクエストの実行順序の逆転
が可能とされるマルチプロセッサシステムのメモリアク
セス順序保証方式てあって、リクエストに、保証要プロ
セッサ群と保証不要プロセッサ群とを識別する順序保証
要求識別情報、または保証要および保証不要プロセッサ
群の各々を識別するプロセッサ識別情報、あるいは順序
保証要求識別情報とプロセッサ識別情報との両識別情報
を付随させるものである。

この場合に、順序保証要求識別情報、またはプロセッサ
識別情報、あるいはこれらの両識別情報が付随されたリ
クエストを処理する時は、先行するそれぞれの識別情報
が付随されたリクエストか実行完了するまで次のリクエ
ストの発行を抑止するようにしたものである。

また、順序保証要求識別情報が付随されたリクエスト、
またはプロセッサ識別情報が付随されたリクエスト、あ
るいはこれらの両識別情報か付随されたリクエストを、
メモリアクセス制御装置内の同一リクエストバッファに
格納するようにしたものである。

［作用］ 前記したマルチプロセッサシステムのメモリアクセス順
序保証方式によれば、順序保証要求識別情報、プロセッ
サ識別情報、またはこれらの両識別情報をリクエストに
付随させることにより、リクエストの内容によって順序
保証が必要なリクエストと不要なリクエストとの切り分
けを行うことかできる。これにより、順序保証が必要な
リクエストの認識が可能とされ、順序保証か必要なリク
エストのみメモリアクセス順序を保証して実行させるこ
とができる。

また、この場合に先行する順序保証要求識別情報、プロ
セッサ識別情報、またはこれらの両識別情報が付随され
たリクエストが実行完了するまで次のリクエストの発行
を抑止することにより、順序保証が必要とされる２つの
リクエストの実行順序を制御することができる。これに
より、リクエスト相互間のメモリアクセス順序の保証が
可能となる。

さらに、メモリアクセス制御装置内の同一リクエストバ
ッファに、順序保証要求識別情報、プロセッサ識別情報
、またはこれらの両識別情報が付随されたリクエストを
格納することにより、同一プロセッサからのリクエスト
間での実行順序を制御することができる。これにより、
特に同一プロセッサにおけるメモリアクセス順序の保証
が可能となる。

［実施例１コ 第１図は本発明のマルチプロセッサシステムのメモリア
クセス順序保証方式の一実施例であるマルチプロセッサ
システムを示す全体構成図、第２図（ａ）および（ｂ）
は本実施例におけるプロセッサ群を詳細に示す構成図、
第３図は本実施例におけるメモリアクセス制御装置を詳
細に示す構成図である。

まず、第１図により本実施例のマルチプロセッサシステ
ムの構成を説明する。

本実施例のマルチプロセッサシステムは、Ａ系およびＢ
系の二つの系より構成されるマルチプロセッサシステム
とされ、たとえばＡ系が、入出カプロセッサのプロセッ
サ群（ＩＯＰ）ＩＡと、命令プロセッサのプロセッサ群
（ＩＰ）２Ａと、メモリアクセス制御装置（ＳＣＵ）３
Ａと、主記憶装ｆｌ（ＭＵ）４Ａとから構成されている
。この場合に、Ｂ系もＡ系と同様の構成となっており、
部品番号のＡをＢに代えて説明を省略する。

プロセッサ群ＩＡは、たとえば複数のプロセッサ、この
場合に第２図に示すように３台の入出カプロセッサＩＩ
Ａ−１３Ａと、これらの入出カプロセッサＩＩＡ−１３
Ａから発行されるリクエストを１本に絞るリクエスト送
出回路１４Ａとがら構成され、絞られたリクエストをメ
モリアクセス制御装置３Ａに発行するものである。

プロセッサ群２Ａは、プロセッサ群ＩＡと同様の構成と
され、たとえば図示しない複数の命令プロセッサおよび
リクエスト送出回路を備えている。

メモリアクセス制御装置３Ａは、第１図に示すようにプ
ロセッサ群ＩＡ、２Ａから発行されたリクエストを格納
するリクエストバッファ３１Ａ。

３２Ａと、他系のメモリアクセス制御装置３Ｂがら発行
されたリクエストを格納するリクエストバッファ３３Ａ
と、これらの格納されたリクエストを選択するリクエス
ト選択回路３４Ａと、選択されたリクエストのアクセス
先を判定するアクセス先判定回路３５Ａと、このアクセ
ス先により主記憶装置４Ａをアクセスしてリクエスト処
理を実行するリクエスト実行回路３６Ａと、他系の主記
憶装置４Ｂをアクセスする場合のアクセスリクエスト送
出回路３７Ａとから構成されている。

次に、本実施例の作用について説明する。

始めに、メモリアクセスリクエスト処理の概略について
説明する。

まず、プロセッサ群ＩＡから発行されたリクエストは、
メモリアクセス制御装置３Ａのリクエストバッファ３１
Ａで受は付けられ、リクエスト選択回路３４Ａによって
同一系の別プロセッサ群２Ａのリクエストバッファ３２
Ａ、他系からのリクエストバッファ３３Ａの各々の出力
リクエストの中から１つのリクエストを選択する。そし
て、この選択されたリクエストはアクセス先判定回路３
５Ａで判定され、自系接続の主記憶装置４Ａへのアクセ
スであればリクエスト実行回路３６Ａへ送出してリクエ
ストを実行する。

一方、他系接続の主記憶装置４Ｂへのアクセスであれば
、選択されたリクエストを他系のアクセスリクエスト送
出回路３７Ａへ転送してＢ系のリクエストバッファ３３
Ｂへ格納する。その後、上記と同様にＢ系のリクエスト
選択回路３４Ｂを通過し、アクセス先判定回路３５Ｂに
よって主記憶袋ｆ１４Ｂへのアクセスと判定され、リク
エスト実行回路３６Ｂで主記憶装置４Ｂへの実行かなさ
れる。以上の動作は、他のプロセッサ群２Ａ、ＩＢ。

２Ｂについても同様に処理される。

たとえば、リクエスト■、リクエスト■が同一のプロセ
ッサ群ＩＡから■−■の順に発行された時、リクエスト
の実行順序が他のプロセッサ群２Ａ、ＩＢ、２Ｂから見
ても同一である保証をしなければならないケースか存在
する。

すなわち、本システムのような構成で、リクエスト■か
主記憶装置４Ｂへのアクセス、リクエスト■か主記憶装
置４Ａへのアクセスの場合、必ずしも他のプロセッサ群
、たとえばプロセッサ群ＩＢから見て、リクエスト■−
リクエスト■の順に実行されたという保証はできない。

このような場合、リクエスト■の実行が完了した後にリ
クエスト■を実行すればよいか、常にこのように前のリ
クエスト■の実行完了を確認してから次のリクエスト■
を実行していたのでは処理性能か悪くなる。

従って、順序保証か必要なケース、または必要な可能性
のあるケースのみ、本発明においては後述のように順序
保証要求識別情報およびプロセッサ識別情報をリクエス
トに付随させることによって順序保証を可能とすること
ができる。

また、従来、プロセッサ群を構成しているたとえば入出
カプロセッサのリクエストの発行方法は、同一の入出カ
プロセッサから見ると、発行されたリクエストの実行報
告を受けてから次のリクエストを発行する方法であった
。つまり、同一の入出カプロセッサから発行のリクエス
トの実行順序性は常に保証されていた。従って、プロセ
ッサ群から発行されるリクエストの順序性も保証されて
いた。

ところが、近年、入出カプロセッサのスルーブツト向上
のために先行リクエストがリクエストバッファに受は付
けられると、次のリクエストを発行するたとえば新タイ
プの入出カプロセッサか採用されている。しかも、従来
の人出カプロセッサと、新タイプの入出カプロセッサか
一つのプロセッサ群の中に混在して使われてきている。

そこて、本発明では、前記のような構成のプロセッサ群
か発行するリクエストの順序を後述のような情報を付随
させることによって保証することかできる。

たとえば、−例としてリクエストに順序保証要求フラグ
（順序保証要求識別情報）のみを付随させたメモリアク
セスリクエストを、プロセッサ群ＬＡからメモリアクセ
ス制御装置３Ａに発行する場合について第２図により説
明する。

まず、入出カプロセッサＩＩＡからリクエスト２１０お
よび順序保証要求フラグ２１１を発行する。そして、リ
クエスト送出回路１４Ａは入出カプロセッサＩＩＡおよ
び他の入出カプロセッサ１２Ａ、１３Ａのリクエストか
ら一つを選択し、この選択されたリクエスト２００およ
び順序保証要求フラグ２０１をメモリアクセス制御装置
３Ａへ送出する。

この場合に、順序保証要求フラグ２０１は第２図（ｂｌ
のように１ビツトの情報で示され、従来の入出カプロセ
ッサ１２Ａでは“０”、新タイプの入出カプロセッサＩ
ＩＡでは“ｌ”を指定するようにする。

続いて、発行されたメモリアクセスリクエストをメモリ
アクセス制御装置３Ａにおいて処理する場合について第
３図により説明する。

本実施例のメモリアクセス制御装置３Ａは、リクエスト
バッファ３１Ａに対応してＡＮＤゲート３１１Ａ〜３１
３Ａ、ＯＲゲート３１４ＡおよびＦＦ（フリップフロッ
プ）３１５Ａを備えている。

まず、リクエストバッファ３１Ａから取り出されたリク
エスト３００および順序保証要求フラグ３０１をリクエ
スト選択回路３４Ａで選択し、信号３０２，３０３を出
力する。この場合、メモリアクセスリクエストがリクエ
スト選択回路３４Ａを通過した時に、順序保証要求フラ
グ３０１付きのリクエスト３００であれば、信号３０２
．３０３かともに“ｌ”となり、ＡＮＤゲート３１３Ａ
の出力は“１”となってＦＦ３１５Ａがセットされる。

この時に、ＦＦ３１５Ａは順序保証が必要なリクエスト
の処理中であることを示している。

さらに、ＦＦ３１５Ａは、ＦＦ３１５Ａをセットしたリ
クエストがリクエスト実行回路３６Ａで実行された時に
リセットされる。この場合に、リセット信号はリクエス
ト実行回路３６Ａ、３６Ｂの実行完了を示す信号３０４
．３０５の○Ｒゲー）３１４Ａの信号である。

一方、ＦＦ３１５Ａが点灯中は、リクエストバッファ３
１Ａから取り出されるリクエストが順序保証要求をしな
い限りリクエスト選択回路３４Ａで選択されて処理され
るが、順序保証要求フラグ３０１が“１”であると、Ａ
ＮＤゲー）３１２Ａか成立してＡＮＤゲート３１１Ａに
よってリクエスト選択回路３４Ａへの進行を抑止するこ
とができる。

従って、本実施例のマルチプロセッサシステムによれば
、たとえば順序保証を要求する入出カプロセッサＩＩＡ
と要求しない入出カプロセッサ１２Ａか混在するプロセ
ッサ群ＩＡからのリクエストの順序性保証に関し、メモ
リアクセスリクエストに順序保証要求フラグ２１１を付
随させることにより、順序保証か必要なリクエストを容
易に認識することができるので、必要なリクエストのみ
アクセス順序を保証して実行させることによって処理能
力の向上を図ることができる。

［実施例２コ 第４図ｆａｔおよび（ｂ）は本発明のマルチプロセッサ
システムのメモリアクセス順序保証方式の他の実施例で
あるマルチプロセッサシステムにおけるプロセッサ群を
詳細に示す構成図、第５図は本実施例におけるメモリア
クセス制御装置を詳細に示す構成図、第６図（ａ）およ
び（ｂｌは本実施例におけるメモリバッファを詳細に示
す構成図である。

本実施例のマルチプロセッサシステムは、実施例１と同
様に入出カプロセッサのプロセッサ群（１０Ｐ）ＩＡ、
ＩＢと、命令プロセッサのプロセッサ群（ＩＰ）２Ａ、
２Ｂと、メモリアクセス制御装置（ＳＣＵ）３Ａ、３Ｂ
と、主記憶装置（ＭＵ）４Ａ、４Ｂとを備えたＡ系およ
びＢ系から構成され、実施例１との相違点はメモリアク
セスリクエストに順序保証要求フラグ（順序保証要求識
別情報）とプロセッサ番号（プロセッサ識別情報）との
両識別情報を付随させる点である。

たとえば、本実施例の入出カプロセッサＩＩＡは、第４
図に示すようにリクエスト４１０．順序保証要求フラグ
４１１、プロセッサ番号４１２を発行し、プロセッサ番
号４１２を用いて順序保証リクエストの対象を実施例１
に比べてきめ細かくチエツクすることができる。この場
合に、プロセッサ番号４１２は第４図（ｂ）のようにｎ
ビットの情報で示され、入出カプロセッサＩＩＡの番号
に相当する。

また、メモリアクセス制御装置３Ａは、第５図に示すよ
うに順序保証要求リクエストを処理中であることを示す
２個のＦＦ３１５Ａ、３１６Ａを備え、ＦＦ３１５Ａに
対応するリクエスト発行のプロセッサ番号はＦＦ３１７
Ａに、またＦＦ３１６Ａに対応するプロセッサ番号はＦ
Ｆ３１８Ａに格納されている。

そして、プロセッサ番号５０２は、リクエストバッファ
３１Ａから取り出されたリクエスト５００に付随するこ
のアクセスリクエストを発行した入出カプロセッサＩＩ
Ａを示し、後続のアクセスリクエストにおいて、順序保
証要求フラグ５０１が“ｌ”で、かつＦＦ３１７Ａ、３
１８Ａに格納されているプロセッサ番号５０２とかコン
ベア回路３１９Ａ、３２ＯＡによって一致すれば、この
リクエストはリクエスト選択回路３４Ａへの進行をＡＮ
Ｄゲー）３１１Ａにより抑止することができる。

また、ＦＦ３１５Ａ、３１６Ａがともに点灯中であれば
、プロセッサ番号５０２か不一致でも順序保証要求フラ
グ５０１付きのリクエスト５００をリクエスト選択回路
３４Ａへの進行を抑止、すなわちＡＮＤゲート３１ＩＡ
の出力をＡＮＤゲート３２１Ａの条件成立で抑止するこ
とがてきる。

続いて、リクエストバッファ３１Ａ内に複数の格納領域
、この場合に２傭の格納領域が存在し、同一の格納領域
は先入れ先出し方式で処理され、異なる格納領域間では
リクエストの追越しか発生するか、同一の格納領域では
追越しが発生しない場合について第６図により説明する
。

すなわち、本実施例のリクエストバッファ３１Ａは、リ
クエスト分配回路３２２Ａおよび格納領域３２３Ａ、３
２４Ａを備えている。

まず、リクエスト分配回路３２２Ａは、格納領域３２３
Ａ、３２４Ａに対して順序保証要求フラグ４１１付きの
リクエスト４１０てあれば、このアクセスリクエストの
発行元が同一のプロセッサ番号４１２の時に同一の格納
領域３２３Ａ、３２４Ａに送出し、順序保証要求フラグ
４１１なしのリクエスト４１０については均等に再格納
領域３２３Ａ、３２４Ａに分配する。

たとえば、プロセッサ群ＩＡに入出カプロセッサＩＩＡ
、１２Ａ、１３Ａが３台存在し、入出カプロセッサＩＩ
Ａか順序保証を要求し、入出カプロセッサ１２Ａ、１３
Ａは順序保証を要求していないケースについては、第６
図（ｂｌのように格納領域３２３Ａ、３２４Ａの中にリ
クエストをリクエスト分配回路３２２Ａによって分配す
ることかできる。

これにより、異なる入出カプロセッサＩＩＡ。

１２Ａ、１３Ａの相互間ではリクエストの追越しが発生
するが、同一の入出カプロセッサＩＩＡ。

１２Ａ、１３Ａでは追越しが発生することかないので順
序保証が可能となる。

従って、本実施例のマルチプロセッサシステムによれば
、メモリアクセスリクエストに順序保証要求フラグ４１
１に加えてさらにプロセッサ番号４１２を付随させるこ
とにより、実施例１に比へて順序保証リクエストの対象
をきめ細かくチエツクすることができるので、必要なリ
クエストのみアクセス順序を保証して実行させることに
よって処理能力の向上が可能となる。

以上、本発明者によってなされた発明を実施例１および
２に基づき具体的に説明したか、本発明は前記各実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

たとえば、本実施例１および２のマルチプロセッサシス
テムについては、プロセッサ群ＩＡの中の複数の入出カ
プロセッサＩＩＡ−１３Ａから発行されるリクエストに
ついての順序保証について述へたか、たとえば複数の命
令プロセッサ、または入出カプロセッサおよび命令プロ
セッサが混在するプロセッサ群などにおいて、一つに絞
られたリクエストをメモリアクセス制御装置３Ａへ発行
するマルチプロセッサシステムについても広く適用可能
である。

また、実施例１については、メモリアクセスリクエスト
に順序保証要求フラグ２１１のみを付随させる場合につ
いて説明したが、順序保証要求フラグに代えてプロセッ
サ番号の識別情報のみを付随させる場合についても適用
可能とされ、この場合に順序保証が必要なプロセッサ番
号を予め認識させておくことによって同様に順序保証を
可能とすることができる。

［発明の効果］ 本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

（１）、リクエストに、保証要プロセッサ群と保証不要
プロセッサ群とを識別する順序保証要求識別情報、また
は保証要および保証不要プロセッサ群の各々を識別する
プロセッサ識別情報、あるいは順序保証要求識別情報と
プロセッサ識別情報との両識別情報を付随させることに
より、リクエストの内容によって順序保証が必要なリク
エストと不要なリクエストとの切り分けが可能となるの
で、順序保証が必要なリクエストのみメモリアクセス順
序を保証して実行させることができる。

（２）、順序保証要求識別情報、プロセッサ識別情報、
またはこれらの両識別情報が付随されたリクエストを処
理する場合に、先行する各々の識別情報か付随されたリ
クエストか実行完了するまで次のリクエストの発行を抑
止することにより、順序保証か必要とされる２つのリク
エストの実行順序を制御することかできるので、リクエ
スト相互間のメモリアクセス順序の保証か可能となる。

（３）、順序保証要求識別情報、プロセッサ識別情報、
またはこれらの両識別情報か付随されたリクエストを、
メモリアクセス制御装置内の同一リクエストバッファに
格納することにより、同一プロセッサからのリクエスト
間での実行順序を保証することかできるので、特に同一
プロセッサにおけるメモリアクセス順序の保証か可能と
なる。

（４）、前記（１）〜（３）により、順序保証か必要な
リクエストを容易に認識することかできるので、複数の
プロセッサ群が混在し、かつ実行順序の保証要および保
証不要リクエストか混在するシステムにおいても、リク
エストの順序性の保証か可能とされるマルチプロセッサ
システムのメモリアクセス順序保証方式を得ることかで
きる。

（５）、前記［１１〜（３）により、順序保証が必要な
リクエストのみ実行順序を保証することかできるので、
処理能力の向上か可能とされるマルチプロセッサシステ
ムのメモリアクセス順序保証方式を得ることかできる。

【図面の簡単な説明】

第１図は本発明のマルチプロセッサシステムのメモリア
クセス順序保証方式の実施例１であるマルチプロセッサ
システムを示す全体構成図、第２図（ａｌおよび（ｂｌ
は実施例１におけるプロセッサ群を詳細に示す構成図、 第３図は実施例１におけるメモリアクセス制御装置を詳
細に示す構成図、 第４図（ａｌおよび（ｂｌは本発明の実施例２であるマ
ルチプロセッサシステムにおけるプロセッサ群を詳細に
示す構成図、 第５図は実施例２におけるメモリアクセス制御装置を詳
細に示す構成図、 第６図（ａ）および（ｂ）は実施例２におけるメモリバ
ッファを詳細に示す構成図である。 ＩＡ、ＩＢ、２Ａ、２Ｂ・・・プロセッサ群、３Ａ、３
Ｂ・・・メモリアクセス制御装置、４Ａ。 ４Ｂ・・・主記憶装置、ＩＩＡ、１２Ａ、１３Ａ・・・
入出カプロセッサ、１４Ａ・・・リクエスト送出回路、
３１Ａ、３１Ｂ、３２Ａ、３２Ｂ。 ３３Ａ、３３Ｂ・・・リクエストバッファ、３４Ａ、３
４Ｂ・・・リクエスト選択回路、３５Ａ。 ３５Ｂ・・・アクセス先判定回路、３６Ａ、３６Ｂ・・
・リクエスト実行回路、３７Ａ、３７Ｂ・・・アクセス
リクエスト送出回路、３１１Ａ・。 ３１２Ａ、３１３Ａ・　・　・ＡＮＤゲート、３１４Ａ
・　・　・ＯＲゲート、３１５Ａ〜３１８Ａ・　・　・
ＦＦ、３１９Ａ、３２ｏＡ・・・コンベア回路、３２１
Ａ・・・ＡＮＤゲート、３２２Ａ・・・リクエスト分配
回路、３２３Ａ、３２４Ａ・・・格納領域。 代理人　弁理士　　笥　井　大　和 第２図（ａ） １Ａ （ｂ） 第４図（ａ） Ｌ−−−Ｊ リクエスト送出固路 （ｂ）

Claims (1)

1. 【特許請求の範囲】 １、少なくともリクエストの実行順序の保証を要する保
   証要プロセッサ群と、実行順序の保証を不要とする保証
   不要プロセッサ群と、該保証要および保証不要プロセッ
   サ群に接続される複数のメモリアクセス制御装置とを備
   え、前記メモリアクセス制御装置へ送出された先発／後
   発リクエストの実行順序の逆転が可能とされるマルチプ
   ロセッサシステムのメモリアクセス順序保証方式であっ
   て、前記リクエストに、前記保証要プロセッサ群と保証
   不要プロセッサ群とを識別する順序保証要求識別情報、
   または前記保証要および保証不要プロセッサ群の各々を
   識別するプロセッサ識別情報、あるいは前記順序保証要
   求識別情報とプロセッサ識別情報との両識別情報を付随
   させることを特徴とするマルチプロセッサシステムのメ
   モリアクセス順序保証方式。 ２、前記順序保証要求識別情報が付随されたリクエスト
   を処理する場合に、先行する該順序保証要求識別情報が
   付随されたリクエストが実行完了するまで次のリクエス
   トの発行を抑止することを特徴とする請求項１記載のマ
   ルチプロセッサシステムのメモリアクセス順序保証方式
   。 ３、前記プロセッサ識別情報が付随されたリクエストを
   処理する場合に、先行する該プロセッサ識別情報が付随
   されたリクエストが実行完了するまで次のリクエストの
   発行を抑止することを特徴とする請求項１記載のマルチ
   プロセッサシステムのメモリアクセス順序保証方式。 ４、前記順序保証要求識別情報とプロセッサ識別情報と
   の両識別情報が付随されたリクエストを処理する場合に
   、先行する該順序保証要求識別情報とプロセッサ識別情
   報との両識別情報が付随されたリクエストが実行完了す
   るまで次のリクエストの発行を抑止することを特徴とす
   る請求項１記載のマルチプロセッサシステムのメモリア
   クセス順序保証方式。 ５、前記順序保証要求識別情報が付随されたリクエスト
   、または前記プロセッサ識別情報が付随されたリクエス
   ト、あるいは前記順序保証要求識別情報とプロセッサ識
   別情報との両識別情報が付随されたリクエストを、前記
   メモリアクセス制御装置内の同一リクエストバッファに
   格納することを特徴とする請求項１記載のマルチプロセ
   ッサシステムのメモリアクセス順序保証方式。