JP2010118020A - リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム - Google Patents
リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム Download PDFInfo
- Publication number
- JP2010118020A JP2010118020A JP2008292721A JP2008292721A JP2010118020A JP 2010118020 A JP2010118020 A JP 2010118020A JP 2008292721 A JP2008292721 A JP 2008292721A JP 2008292721 A JP2008292721 A JP 2008292721A JP 2010118020 A JP2010118020 A JP 2010118020A
- Authority
- JP
- Japan
- Prior art keywords
- request
- order
- control
- subsequent
- order control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Hardware Redundancy (AREA)
Abstract
【解決手段】システムボード1では、IOC10が、先行リクエストの種別または後続リクエストの種別に応じて、リクエストの順序制御をIOC10が担当するかCPU20が担当するかを判定する。そして、IOC10が、リクエストの順序制御をCPU20が担当すると判定された場合には、先行リクエストに続いて、後続リクエストをCPU20に送信する。そして、CPU20が、先行リクエストをメモリ30に送信し、先行リクエストの処理が完了した後に、後続リクエストをメモリ30に送信するように順序を制御する。
【選択図】 図1
Description
まず最初に、図1を用いて、実施例1のシステムボード1の構成を説明する。図1は、実施例1に係るシステムボード1の構成を示すブロック図である。図1に示すように、実施例1によるシステムボード1は、IOC10、CPU20、メモリ30(図中「Memory」、以下同様)を有し、バス等を介してそれぞれの要素が接続されている。以下にこれらの各部の処理を説明する。
次に、図3〜図5を用いて、図1に示したIOC10の構成を説明する。図3は、実施例1に係るIOCの構成を示すブロック図である。図4は、制御担当テーブルの一例を説明するための図である。図5は、IOCからメモリまでのパケット経路を説明するための図である。
次に、図6〜図7を用いて、図1に示したCPU20の構成を説明する。図6は、実施例1に係るCPUの構成を示すブロック図である。図7は、レイテンシ短縮を説明するための図である。
次に、図8および図9を用いて、実施例1に係るシステムボードによる処理を説明する。図8は、実施例1に係るシステムボードによるリクエスト順序保証処理の流れを示すシーケンス図である。図9は、実施例1に係るシステムボードによるエラー発生時におけるリクエスト順序保証処理の流れを示すシーケンス図である。
上述してきたように、システムボード1では、IOC10が、先行リクエストの種別または後続リクエストの種別に応じて、リクエストの順序制御をIOC10が担当するかCPU20が担当するかを判定する。そして、リクエストの順序制御をCPU20が担当すると判定された場合には、IOC10が、先行リクエストに続いて、CPU20による先行リクエストの処理完了を待たずに、先行リクエスト送信後すぐに、後続リクエストをCPU20に送信する。そして、CPU20が、先行リクエストをメモリ30に送信し、先行リクエストの処理が完了した後に、後続リクエストをメモリ30に送信するように順序を制御する。このため、IOC10がCPU20による先行リクエストの処理完了を待つ時間を短縮して、後続リクエストをCPU20に発行することができる。この結果、リクエストを受け付けてから後続リクエストの処理が完了するまでの時間(レイテンシ)を短縮し、性能を向上させることが可能である。
上記の実施例1では、IOバス上での順序を保証するために、先行リクエストの発行から十分な間隔、例えば、625MHzで20サイクルを空けて後続リクエストを発行する場合を説明したが、本発明はこれに限定されるものではない。IOバスは複数本、例えば4本設けられるが、実施例2ではIOバス上での順序を保証するために、先行リクエストを送信したIOバスと同一のバスで後続リクエストを送信する。
また、図示した各装置の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、先行リクエスト発行部13bと後続リクエスト発行部13cを統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
なお、本実施例で説明したリクエスト順序制御方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク(FD)、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
前記外部入出力装置は、
前記先行リクエストの種別または前記後続リクエストの種別に応じて、リクエストの順序制御を前記外部入出力装置が担当するか前記演算装置が担当するかを判定する制御担当判定部と、
前記制御担当判定部によって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストに続いて、後続リクエストを前記演算装置に送信するリクエスト送信部と、
を備え、
前記演算装置は、
前記制御担当判定部によって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストを前記記憶装置に送信し、当該先行リクエストの処理が完了した後に、後続リクエストを前記記憶装置に送信するように順序を制御する順序制御部と、
を備えることを特徴とするリクエスト順序制御システム。
前記順序制御部は、前記追い越し禁止フラグが付加された後続リクエストを受信すると、前記先行リクエストの処理が完了した後に、当該追い越し禁止フラグが付加された後続リクエストを前記記憶装置に送信することを特徴とする付記1〜3のいずれか一つに記載のリクエスト順序制御システム。
前記順序制御部は、前記制御担当判定部によって前記リクエストの順序制御を前記演算装置が担当すると判定された先行リクエストおよび後続リクエストを破棄し、
前記リクエスト送信部は、前記エラー検出部によって通知された前記通信経路を使わずに、前記先行リクエストおよび前記後続リクエストを前記演算装置に送信することを特徴とする付記1〜5のいずれか一つに記載のリクエスト順序制御システム。
前記外部入出力装置が、前記先行リクエストの種別または前記後続リクエストの種別に応じて、リクエストの順序制御を前記外部入出力装置が担当するか前記演算装置が担当するかを判定する制御担当判定ステップと、
前記外部入出力装置が、前記制御担当判定ステップによって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストに続いて、後続リクエストを前記演算装置に送信するリクエスト送信ステップと、
前記演算装置が、前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストを前記記憶装置に送信し、当該先行リクエストの処理が完了した後に、後続リクエストを前記記憶装置に送信するように順序を制御する順序制御ステップと、
を含んだことを特徴とするリクエスト順序制御方法。
前記順序制御ステップは、前記追い越し禁止フラグが付加された後続リクエストを受信すると、前記先行リクエストの処理が完了した後に、当該追い越し禁止フラグが付加された後続リクエストを前記記憶装置に送信することを特徴とする付記7〜10のいずれか一つに記載のリクエスト順序制御方法。
前記順序制御ステップは、前記制御担当判定ステップによって前記リクエストの順序制御を前記演算装置が担当すると判定された先行リクエストおよび後続リクエストを破棄し、
前記リクエスト送信ステップは、前記エラー検出ステップによって通知された前記通信経路を使わずに、前記先行リクエストおよび前記後続リクエストを前記演算装置に送信することを特徴とする付記7〜11のいずれか一つに記載のリクエスト順序制御方法。
前記外部入出力装置としてのコンピュータに、
前記先行リクエストの種別または前記後続リクエストの種別に応じて、リクエストの順序制御を前記外部入出力装置が担当するか前記演算装置が担当するかを判定する制御担当判定手順と、
前記制御担当判定手順によって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストに続いて、後続リクエストを前記演算装置に送信するリクエスト送信手順と、
を実行させ、
前記演算装置としてのコンピュータに、
前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストを前記記憶装置に送信し、当該先行リクエストの処理が完了した後に、後続リクエストを前記記憶装置に送信するように順序を制御する順序制御手順と、
を実行させることを特徴とするリクエスト順序制御プログラム。
前記順序制御手順は、前記追い越し禁止フラグが付加された後続リクエストを受信すると、前記先行リクエストの処理が完了した後に、当該追い越し禁止フラグが付加された後続リクエストを前記記憶装置に送信することを特徴とする付記13に記載のリクエスト順序制御プログラム。
前記順序制御手順は、前記制御担当判定手順によって前記リクエストの順序制御を前記演算装置が担当すると判定された先行リクエストおよび後続リクエストを破棄し、
前記リクエスト送信手順は、前記エラー検出手順によって通知された前記通信経路を使わずに、前記先行リクエストおよび前記後続リクエストを前記演算装置に送信することを特徴とする付記13または14に記載のリクエスト順序制御プログラム。
前記入出力部は、
発行されたリクエストの種別を判別し、先行する先行リクエストと、前記先行リクエストの後に発行される後続リクエストとの種別に応じて、前記先行リクエストと前記後続リクエストとの順序制御を、前記入出力部が担当するか、あるいは前記処理部が担当するかを判定する判定部と、
前記判定部によって前記順序制御を前記処理部が担当すると判定された場合、前記処理部への先行リクエストの送信に続いて、前記処理部による前記先行リクエストに対する処理完了を待たずに、前記後続リクエストを前記処理部に送信する送信部と、
を備えたことを特徴とする情報処理装置。
前記判定部は更に、前記後続リクエストの順序制御が前記処理部で行われるか否かを示す情報を前記後続リクエストに付加し、
前記処理部は、前記入出力部から受信した後続リクエストに前記情報が付加されているか否かを判定し、前記後続リクエストに前記情報が付加されていた場合には、前記入出力部から受信した前記先行リクエスト及び前記後続リクエストの順序制御を行なう制御部を備えることを特徴とする付記16に記載の情報処理装置。
前記判定部は、前記リクエストの種別に基づいて前記記憶部を参照し、前記順序制御を前記処理部が実行するか否かを判別することを特徴とする付記16に記載の情報処理装置。
10 IOC
11 外部入出力制御I/F
12 CPU制御I/F
13 制御部
13a リクエスト種別判定部
13b 先行リクエスト発行部
13c 後続リクエスト発行部
14 記憶部
14a 制御担当テーブル
20 CPU
21 IOC制御I/F
22 メモリ制御I/F
23 制御部
23a 順序制御部
23b リクエスト処理部
23c 送信エラー検出部
24 記憶部
24a バッファ
30 メモリ
Claims (10)
- 順序保証が必要なリクエストについて、外部入出力装置によって発行された先行リクエストを演算装置を介して記憶装置に送信し、当該先行リクエストの後に発行される後続リクエストが前記記憶装置に送信される順序を制御するリクエスト順序制御システムであって、
前記外部入出力装置は、
前記先行リクエストの種別または前記後続リクエストの種別に応じて、リクエストの順序制御を前記外部入出力装置が担当するか前記演算装置が担当するかを判定する制御担当判定部と、
前記制御担当判定部によって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストに続いて、後続リクエストを前記演算装置に送信するリクエスト送信部と、
を備え、
前記演算装置は、
前記制御担当判定部によって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストを前記記憶装置に送信し、当該先行リクエストの処理が完了した後に、後続リクエストを前記記憶装置に送信するように順序を制御する順序制御部と、
を備えることを特徴とするリクエスト順序制御システム。 - 前記制御担当判定部は、前記後続リクエストが前記演算装置を通らないものである場合には、リクエストの順序制御を前記外部入出力装置が担当するように判定することを特徴とする請求項1に記載のリクエスト順序制御システム。
- 前記リクエスト送信部は、前記先行リクエストを送信してから、所定の間隔を空けた後、前記後続リクエストを前記演算装置に送信することを特徴とする請求項1または2に記載のリクエスト順序制御システム。
- 前記リクエスト送信部は、前記先行リクエストを送信した通信経路と同一の通信経路で、前記後続リクエストを送信することを特徴とする請求項1または2に記載のリクエスト順序制御システム。
- 前記リクエスト送信部は、前記制御担当判定部によって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記後続リクエストに追い越し禁止フラグを付加して送信し、
前記順序制御部は、前記追い越し禁止フラグが付加された後続リクエストを受信すると、前記先行リクエストの処理が完了した後に、当該追い越し禁止フラグが付加された後続リクエストを前記記憶装置に送信することを特徴とする請求項1〜3のいずれか一つに記載のリクエスト順序制御システム。 - 前記演算装置は、前記先行リクエストまたは前記後続リクエストの送信エラーを検出し、当該エラーが発生した通信経路を前記外部入出力装置に通知する送信エラー検出部をさらに備え、
前記順序制御部は、前記制御担当判定部によって前記リクエストの順序制御を前記演算装置が担当すると判定された先行リクエストおよび後続リクエストを破棄し、
前記リクエスト送信部は、前記エラー検出部によって通知された前記通信経路を使わずに、前記先行リクエストおよび前記後続リクエストを前記演算装置に送信することを特徴とする請求項1〜5のいずれか一つに記載のリクエスト順序制御システム。 - 順序保証が必要なリクエストについて、外部入出力装置によって発行された先行リクエストを演算装置を介して記憶装置に送信し、当該先行リクエストの後に発行される後続リクエストが前記記憶装置に送信される順序を制御するリクエスト順序制御方法であって、
前記外部入出力装置が、前記先行リクエストの種別または前記後続リクエストの種別に応じて、リクエストの順序制御を前記外部入出力装置が担当するか前記演算装置が担当するかを判定する制御担当判定ステップと、
前記外部入出力装置が、前記制御担当判定ステップによって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストに続いて、後続リクエストを前記演算装置に送信するリクエスト送信ステップと、
前記演算装置が、前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストを前記記憶装置に送信し、当該先行リクエストの処理が完了した後に、後続リクエストを前記記憶装置に送信するように順序を制御する順序制御ステップと、
を含んだことを特徴とするリクエスト順序制御方法。 - 前記リクエスト送信ステップは、前記先行リクエストを送信してから、所定の間隔を空けた後、前記後続リクエストを前記演算装置に送信することを特徴とする請求項7に記載のリクエスト順序制御方法。
- 前記リクエスト送信ステップは、前記先行リクエストを送信した通信経路と同一の通信経路で、前記後続リクエストを送信することを特徴とする請求項7に記載のリクエスト順序制御方法。
- 順序保証が必要なリクエストについて、外部入出力装置によって発行された先行リクエストを演算装置を介して記憶装置に送信し、当該先行リクエストの後に発行される後続リクエストが前記記憶装置に送信される順序を制御するリクエスト順序制御方法をコンピュータに実行させるリクエスト順序制御プログラムであって、
前記外部入出力装置としてのコンピュータに、
前記先行リクエストの種別または前記後続リクエストの種別に応じて、リクエストの順序制御を前記外部入出力装置が担当するか前記演算装置が担当するかを判定する制御担当判定手順と、
前記制御担当判定手順によって前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストに続いて、後続リクエストを前記演算装置に送信するリクエスト送信手順と、
を実行させ、
前記演算装置としてのコンピュータに、
前記リクエストの順序制御を前記演算装置が担当すると判定された場合には、前記先行リクエストを前記記憶装置に送信し、当該先行リクエストの処理が完了した後に、後続リクエストを前記記憶装置に送信するように順序を制御する順序制御手順と、
を実行させることを特徴とするリクエスト順序制御プログラム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292721A JP5239769B2 (ja) | 2008-11-14 | 2008-11-14 | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム |
AT09173661T ATE522869T1 (de) | 2008-11-14 | 2009-10-21 | System mit prozessor und eingabe-ausgabe- steuerung |
EP09173661A EP2189911B1 (en) | 2008-11-14 | 2009-10-21 | System having processor and I/O controller |
US12/608,231 US8185668B2 (en) | 2008-11-14 | 2009-10-29 | System having processor and I/O controller |
CN2009102121832A CN101739341B (zh) | 2008-11-14 | 2009-11-11 | 具有处理器及输入/输出控制器的系统 |
KR1020090108957A KR101087177B1 (ko) | 2008-11-14 | 2009-11-12 | 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292721A JP5239769B2 (ja) | 2008-11-14 | 2008-11-14 | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118020A true JP2010118020A (ja) | 2010-05-27 |
JP5239769B2 JP5239769B2 (ja) | 2013-07-17 |
Family
ID=42035576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008292721A Expired - Fee Related JP5239769B2 (ja) | 2008-11-14 | 2008-11-14 | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8185668B2 (ja) |
EP (1) | EP2189911B1 (ja) |
JP (1) | JP5239769B2 (ja) |
KR (1) | KR101087177B1 (ja) |
CN (1) | CN101739341B (ja) |
AT (1) | ATE522869T1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8392621B2 (en) * | 2010-06-22 | 2013-03-05 | International Business Machines Corporation | Managing dataflow in a temporary memory |
US9342393B2 (en) | 2011-12-30 | 2016-05-17 | Intel Corporation | Early fabric error forwarding |
US9134919B2 (en) | 2012-03-29 | 2015-09-15 | Samsung Electronics Co., Ltd. | Memory device including priority information and method of operating the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61250748A (ja) * | 1985-04-27 | 1986-11-07 | Nec Eng Ltd | 情報処理装置のメモリアクセス方式 |
JPH04190435A (ja) * | 1990-11-26 | 1992-07-08 | Hitachi Ltd | マルチプロセッサシステムのメモリアクセス順序保証方式 |
JPH06187231A (ja) * | 1992-12-22 | 1994-07-08 | Hitachi Ltd | 計算機システム |
JP2007148507A (ja) * | 2005-11-24 | 2007-06-14 | Nec Computertechno Ltd | マルチプロセッサシステム及び入出力制御装置並びにリクエスト発行方法 |
WO2007097017A1 (ja) * | 2006-02-27 | 2007-08-30 | Fujitsu Limited | バッファリング装置およびバッファリング方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6167492A (en) * | 1998-12-23 | 2000-12-26 | Advanced Micro Devices, Inc. | Circuit and method for maintaining order of memory access requests initiated by devices coupled to a multiprocessor system |
US6275913B1 (en) * | 1999-10-15 | 2001-08-14 | Micron Technology, Inc. | Method for preserving memory request ordering across multiple memory controllers |
US6681320B1 (en) * | 1999-12-29 | 2004-01-20 | Intel Corporation | Causality-based memory ordering in a multiprocessing environment |
TW515960B (en) * | 2000-08-11 | 2003-01-01 | Via Tech Inc | Architecture and method of extended bus and bridge thereof |
WO2006004196A1 (ja) | 2004-07-02 | 2006-01-12 | Nec Corporation | マルチプロセッサシステムおよびメモリアクセス処理方法 |
JP4305378B2 (ja) * | 2004-12-13 | 2009-07-29 | ソニー株式会社 | データ処理システム、アクセス制御方法、その装置およびそのプログラム |
JP2006260140A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | データ処理システム |
US7917676B2 (en) * | 2006-03-10 | 2011-03-29 | Qualcomm, Incorporated | Efficient execution of memory barrier bus commands with order constrained memory accesses |
-
2008
- 2008-11-14 JP JP2008292721A patent/JP5239769B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-21 EP EP09173661A patent/EP2189911B1/en not_active Not-in-force
- 2009-10-21 AT AT09173661T patent/ATE522869T1/de not_active IP Right Cessation
- 2009-10-29 US US12/608,231 patent/US8185668B2/en not_active Expired - Fee Related
- 2009-11-11 CN CN2009102121832A patent/CN101739341B/zh not_active Expired - Fee Related
- 2009-11-12 KR KR1020090108957A patent/KR101087177B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61250748A (ja) * | 1985-04-27 | 1986-11-07 | Nec Eng Ltd | 情報処理装置のメモリアクセス方式 |
JPH04190435A (ja) * | 1990-11-26 | 1992-07-08 | Hitachi Ltd | マルチプロセッサシステムのメモリアクセス順序保証方式 |
JPH06187231A (ja) * | 1992-12-22 | 1994-07-08 | Hitachi Ltd | 計算機システム |
JP2007148507A (ja) * | 2005-11-24 | 2007-06-14 | Nec Computertechno Ltd | マルチプロセッサシステム及び入出力制御装置並びにリクエスト発行方法 |
WO2007097017A1 (ja) * | 2006-02-27 | 2007-08-30 | Fujitsu Limited | バッファリング装置およびバッファリング方法 |
Also Published As
Publication number | Publication date |
---|---|
ATE522869T1 (de) | 2011-09-15 |
KR101087177B1 (ko) | 2011-11-25 |
KR20100054734A (ko) | 2010-05-25 |
EP2189911A1 (en) | 2010-05-26 |
EP2189911B1 (en) | 2011-08-31 |
CN101739341A (zh) | 2010-06-16 |
US8185668B2 (en) | 2012-05-22 |
CN101739341B (zh) | 2013-10-16 |
US20100125687A1 (en) | 2010-05-20 |
JP5239769B2 (ja) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8521930B1 (en) | Method and apparatus for scheduling transactions in a host-controlled packet-based bus environment | |
JP6129976B2 (ja) | 高効率アトミック演算を使用した方法および装置 | |
JP5239769B2 (ja) | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム | |
TWI750386B (zh) | 匯流排系統 | |
JP2008146541A (ja) | Dma転送システム、dmaコントローラ及びdma転送方法 | |
US8909836B2 (en) | Interrupt controller, apparatus including interrupt controller, and corresponding methods for processing interrupt request event(s) in system including processor(s) | |
US7987437B2 (en) | Structure for piggybacking multiple data tenures on a single data bus grant to achieve higher bus utilization | |
US7167939B2 (en) | Asynchronous system bus adapter for a computer system having a hierarchical bus structure | |
JP5348698B2 (ja) | 情報処理装置及び情報処理方法 | |
JP2015014962A (ja) | 演算装置、演算方法、及びプログラム | |
US7047284B1 (en) | Transfer request bus node for transfer controller with hub and ports | |
JP2004334840A (ja) | システムバスの制御方法及び関連装置 | |
EP2800003B1 (en) | Method and device for realizing end-to-end hardware message passing | |
JP3882791B2 (ja) | 計算機システムのノード閉塞装置及びそのトランザクション制御方法 | |
JP2000299716A (ja) | データ受信装置及びデータ受信方法 | |
JP6384359B2 (ja) | 分散共有メモリを有する情報処理装置、方法、および、プログラム | |
TWI492157B (zh) | 處理中斷要求事件的裝置與方法 | |
CN117891761A (zh) | 一种直接内存访问系统及数据搬运方法 | |
JP2000099455A (ja) | 先着優先バス競合制御方式 | |
JP2006178787A (ja) | 半導体装置とそのデータ転送方法 | |
Purantra et al. | A Novel Approach to Solve Deadlock Problem in On-Chip BUS Communication | |
JP2019020766A (ja) | 電子装置 | |
JP2007034459A (ja) | バスシステム | |
JP2008299654A (ja) | 情報処理装置及びアクセス制御方法 | |
JP2012208790A (ja) | データ転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |