JP2013137772A - 高性能ahciインターフェイス - Google Patents
高性能ahciインターフェイス Download PDFInfo
- Publication number
- JP2013137772A JP2013137772A JP2012289464A JP2012289464A JP2013137772A JP 2013137772 A JP2013137772 A JP 2013137772A JP 2012289464 A JP2012289464 A JP 2012289464A JP 2012289464 A JP2012289464 A JP 2012289464A JP 2013137772 A JP2013137772 A JP 2013137772A
- Authority
- JP
- Japan
- Prior art keywords
- command
- host
- time
- progress
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000012545 processing Methods 0.000 claims abstract description 32
- 230000006870 function Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 description 12
- 238000013500 data storage Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 2
- 230000006854 communication Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000013403 standard screening design Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
Abstract
【解決手段】この方法は、所与の時間に単一コマンドのみの処理をサポートする記憶プロトコルに基づきホストから実行のための複数のコマンドをメモリで受け取ることを含む。第1の時間に、第1のコマンドがメモリにおいて実行され、そして記憶プロトコルに基きその処理が現在サポートされる単一コマンドとして機能するために第1のコマンドとは異なる第2のコマンドが選択されても、第1のコマンドに関連したデータがホストと交換される。第1のコマンドの進行は、第1の時間より後である第2の時間に、処理が現在サポートされる単一コマンドとして機能するために第1のコマンドが選択されたことを検出した際、ホストに報告される。
【選択図】図2
Description
ある記憶プロトコルは、記憶装置が複数の記憶コマンドを同時に及びおそらく順序ずれして受け取り及び処理できるようにする。例えば、SATAプロトコルは、ホストが32個までの未処理コマンドを記憶装置へ発行するネーティブコマンドキュー(NCQ)モードをサポートする。この特徴は、適当な記憶装置がコマンドを高い効率で且つ小さなレイテンシで実行できるようにする。
図1は、本発明の一実施形態によるデータ記憶システム20を概略的に示すブロック図である。システム20は、記憶装置、ここに示す例では、ソリッドステートドライブ(SSD)28にデータを記憶するホスト24を備えている。ホスト24及びSSD28は、ペリフェラルコンポーネントインターコネクト(PCI)又はPCIエクスプレス(PCIe)バス30を経て互いに通信する。
SATAプロトコルは、複数の記憶コマンドの同時実行をサポートするが、AHCI仕様のプロトコル及びデータ構造は、一度に1つのコマンドのみについて実行及び進行報告をサポートする。AHCIによれば、ホストは、複数の未処理コマンドを記憶装置へ発行する。しかしながら、記憶装置は、実行のためのコマンドを順序ずれして選択できるが、複数のコマンドのデータをインターリーブしたり又は特定コマンドのデータを順序ずれして返送したりすべきではない。
24:ホスト
28:ソリッドステートドライブ(SSD)
30:バス
32:中央処理ユニット
36:AHCIドライバ
44:ホストメモリ
48:NANDフラッシュメモリ装置
52:SSDコントローラ
60:フロントエンドCPU
64:直接メモリアクセス(DMA)モジュール64
68:内部メモリ
Claims (20)
- 所与の時間に単一コマンドのみの処理をサポートする記憶プロトコルに基づき、ホストから実行のための複数のコマンドをメモリにおいて受信する手順と、
第1の時間に、第1のコマンドを前記メモリにおいて実行し、そして前記記憶プロトコルに基づき前記処理が現在サポートされる単一コマンドとして機能するために、前記第1のコマンドとは異なる第2のコマンドが選択されても、前記第1のコマンドに関連したデータを前記ホストと交換する手順と、
前記処理が現在サポートされる前記単一コマンドとして機能するために、前記第1のコマンドが選択されたことを検出した際、前記第1の時間より後である第2の時間に、前記第1のコマンドの進行を前記ホストに報告する手順と、
を実行する方法。 - 前記記憶プロトコルは、アドバンストホストコントローラインターフェイス(AHCI)プロトコルを含む、請求項1に記載の方法。
- 第1のコマンドを実行する前記手順は、前記第1の時間に前記第1のコマンドの進行を報告するのを控えることを含む、請求項1に記載の方法。
- 第1のコマンドを実行する前記手順は、前記第1の時間に前記第1のコマンドの進行をキャッシュ記憶することを含み、そして当該進行を報告する前記手順は、前記キャッシュ記憶された進行を前記第2の時間に前記ホストに報告することを含む、請求項1に記載の方法。
- 前記ホストは、前記処理がサポートされる単一コマンドの進行を報告するために1つ以上のレジスタを備え、そして当該進行を報告する前記手順は、前記キャッシュ記憶された進行で前記レジスタを更新することを含む、請求項4に記載の方法。
- データを交換する前記手順は、前記第1のコマンドに関連したデータの2つ以上の部分を、少なくとも1つの他のコマンドに関連した付加的なデータとインターリーブして交換することを含む、請求項1に記載の方法。
- データを交換する前記手順は、前記第1のコマンドが、前記記憶プロトコルに基づき処理が現在サポートされている単一コマンドでなくても、前記第1のコマンドに関連したデータをホストと交換することを含む、請求項1に記載の方法。
- 第1のコマンドを実行する前記手順は、前記第1のコマンドが、前記記憶プロトコルに基づき処理が現在サポートされている単一コマンドでなくても、前記第1のコマンドを実行することを含む、請求項1に記載の方法。
- コマンドを受信する前記手順は、前記ホストからコマンドを第1の順序で受信し、そして前記第1の順序とは異なる第2の順序でコマンドを実行することを含む、請求項1に記載の方法。
- データを交換する前記手順は、前記ホストのプロセッサを伴うことなく、前記ホストのホストメモリへ又は前記ホストのホストメモリからデータを転送することを含む、請求項1に記載の方法。
- メモリと、メモリコントローラとを備えた装置であって、
前記メモリコントローラは、
所与の時間に単一のコマンドのみの処理をサポートする記憶プロトコルに基づき、ホストから実行のための複数のコマンドを前記メモリにおいて受信し、第1の時間に、第1のコマンドを前記メモリにおいて実行し、そして前記記憶プロトコルに基づき前記処理が現在サポートされる単一コマンドとして機能するために前記第1のコマンドとは異なる第2のコマンドが選択されても、前記第1のコマンドに関連したデータを前記ホストと交換し、そして前記第1のコマンドの進行を、前記第1の時間より後である第2の時間に、前記処理が現在サポートされる前記単一コマンドとして機能するために前記第1のコマンドが選択されたことを検出した際、前記ホストに報告するように構成された装置。 - 前記記憶プロトコルは、アドバンストホストコントローラインターフェイス(AHCI)プロトコルを含む、請求項11に記載の装置。
- 前記メモリコントローラは、前記第1の時間に前記第1のコマンドの進行を報告するのを控えるように構成される、請求項11に記載の装置。
- 前記メモリコントローラは、前記第1の時間に前記第1のコマンドの進行をキャッシュ記憶し、そして前記キャッシュ記憶された進行を前記第2の時間に前記ホストに報告するように構成された、請求項11に記載の装置。
- 前記ホストは、前記処理がサポートされる単一コマンドの進行を報告するために1つ以上のレジスタを備え、そして前記メモリコントローラは、前記キャッシュ記憶された進行でそれらレジスタを更新することにより進行を報告するように構成された、請求項14に記載の装置。
- 前記メモリコントローラは、前記第1のコマンドに関連したデータの2つ以上の部分を、少なくとも1つの他のコマンドに関連した付加的なデータとインターリーブして交換するように構成された、請求項11に記載の装置。
- 前記メモリコントローラは、前記第1のコマンドが、前記記憶プロトコルに基づき前記処理が現在サポートされている単一コマンドでなくても、前記第1のコマンドに関連したデータを前記ホストと交換するように構成された、請求項11に記載の装置。
- 前記メモリコントローラは、前記第1のコマンドが、前記記憶プロトコルに基づき前記処理が現在サポートされている単一コマンドでなくても、前記第1のコマンドを実行するように構成された、請求項11に記載の装置。
- 前記メモリコントローラは、前記ホストからコマンドを第1の順序で受信し、そして前記第1の順序とは異なる第2の順序でコマンドを実行するように構成された、請求項11に記載の装置。
- ホストと、記憶装置とを備えたシステムであって、
前記記憶装置は、所与の時間に単一のコマンドのみの処理をサポートする記憶プロトコルに基づき前記ホストから実行のための複数のコマンドを前記記憶装置のメモリにおいて受信し、第1の時間に、第1のコマンドを前記メモリにおいて実行し、そして前記記憶プロトコルに基づき前記処理が現在サポートされる単一コマンドとして機能するために前記第1のコマンドとは異なる第2のコマンドが選択されても、前記第1のコマンドに関連したデータを前記ホストと交換し、そして前記第1のコマンドの進行を、前記第1の時間より後である第2の時間に、前記処理がサポートされる単一コマンドとして機能するために前記第1のコマンドが選択されたことを検出した際、前記ホストに報告するように構成された、システム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161580324P | 2011-12-27 | 2011-12-27 | |
US61/580,324 | 2011-12-27 | ||
US13/560,152 | 2012-07-27 | ||
US13/560,152 US8713204B2 (en) | 2011-12-27 | 2012-07-27 | High-performance AHCI interface |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013137772A true JP2013137772A (ja) | 2013-07-11 |
JP5896328B2 JP5896328B2 (ja) | 2016-03-30 |
Family
ID=47522271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012289464A Active JP5896328B2 (ja) | 2011-12-27 | 2012-12-26 | 高性能ahciインターフェイス |
Country Status (9)
Country | Link |
---|---|
US (1) | US8713204B2 (ja) |
EP (1) | EP2610731A3 (ja) |
JP (1) | JP5896328B2 (ja) |
KR (1) | KR101428317B1 (ja) |
CN (1) | CN103186351B (ja) |
BR (1) | BR102012033264A2 (ja) |
DE (1) | DE202012013729U1 (ja) |
TW (1) | TWI474254B (ja) |
WO (1) | WO2013101357A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015060587A (ja) * | 2013-09-18 | 2015-03-30 | 瑞▲いー▼半導體股▲ふん▼有限公司 | メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステム |
JP2016207195A (ja) * | 2015-01-19 | 2016-12-08 | 株式会社東芝 | メモリ装置及び制御プログラム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101988287B1 (ko) * | 2012-11-26 | 2019-06-12 | 삼성전자주식회사 | 저장 장치 및 그것을 포함하는 컴퓨팅 시스템, 및 그것의 데이터 전송 방법 |
KR102564165B1 (ko) | 2016-04-25 | 2023-08-04 | 삼성전자주식회사 | 비휘발성 메모리 익스프레스 컨트롤러에 의한 입출력 큐 관리 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04190435A (ja) * | 1990-11-26 | 1992-07-08 | Hitachi Ltd | マルチプロセッサシステムのメモリアクセス順序保証方式 |
JPH05189154A (ja) * | 1992-01-14 | 1993-07-30 | Nec Corp | シーケンシャル動作ディスクファイル装置 |
JPH11167557A (ja) * | 1997-12-02 | 1999-06-22 | Hitachi Ltd | 共有メモリアクセス順序保証方法及びマルチプロセッサシステム |
JP2005215729A (ja) * | 2004-01-27 | 2005-08-11 | Hitachi Global Storage Technologies Netherlands Bv | データ伝送制御方法及び記憶装置 |
US20090006670A1 (en) * | 2007-06-26 | 2009-01-01 | Ngek Leong Guok | Cache for a host controller |
US20100067133A1 (en) * | 2008-09-17 | 2010-03-18 | Eng Hun Ooi | Command suspension in response, at least in part, to detected acceleration and/or orientation change |
WO2010074944A2 (en) * | 2008-12-22 | 2010-07-01 | Intel Corporation | Method and system for queuing transfers of multiple non-contiguous address ranges with a single command |
JP2011048691A (ja) * | 2009-08-27 | 2011-03-10 | Kyocera Mita Corp | 情報処理装置および制御装置 |
US20110131360A1 (en) * | 2009-11-30 | 2011-06-02 | Noeldner David R | Context Execution in a Media Controller Architecture |
WO2012044609A2 (en) * | 2010-09-30 | 2012-04-05 | Intel Corporation | Storage drive management |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6141707A (en) * | 1998-05-28 | 2000-10-31 | Emc Corporation | Input/output request allocation by establishing master command queue among plurality of command queues to receive and store commands, determine logical volume, and forwarding command to determined logical volume |
US20070174504A1 (en) * | 2006-01-05 | 2007-07-26 | Pao-Ching Tseng | Method and Apparatus for Advanced Technology Attachment Packet Interface Native Command Queuing |
US7464228B2 (en) | 2006-05-31 | 2008-12-09 | Dell Products L.P. | System and method to conserve conventional memory required to implement serial ATA advanced host controller interface |
US8751755B2 (en) | 2007-12-27 | 2014-06-10 | Sandisk Enterprise Ip Llc | Mass storage controller volatile memory containing metadata related to flash memory storage |
US8219776B2 (en) | 2009-09-23 | 2012-07-10 | Lsi Corporation | Logical-to-physical address translation for solid state disks |
TWI405085B (zh) * | 2010-01-29 | 2013-08-11 | Innostor Technology Corp | 應用於儲存裝置之多重傳輸介面的切換方法 |
GB2481384B (en) * | 2010-06-21 | 2018-10-10 | Advanced Risc Mach Ltd | Key allocation when tracing data processing systems |
US8281043B2 (en) * | 2010-07-14 | 2012-10-02 | Intel Corporation | Out-of-band access to storage devices through port-sharing hardware |
-
2012
- 2012-07-27 US US13/560,152 patent/US8713204B2/en active Active
- 2012-11-16 WO PCT/US2012/065428 patent/WO2013101357A1/en active Application Filing
- 2012-11-22 EP EP12193776.7A patent/EP2610731A3/en not_active Ceased
- 2012-11-22 DE DE202012013729.8U patent/DE202012013729U1/de not_active Expired - Lifetime
- 2012-12-26 JP JP2012289464A patent/JP5896328B2/ja active Active
- 2012-12-26 BR BR102012033264-7A patent/BR102012033264A2/pt not_active Application Discontinuation
- 2012-12-26 TW TW101150179A patent/TWI474254B/zh active
- 2012-12-26 KR KR1020120153134A patent/KR101428317B1/ko active IP Right Grant
- 2012-12-27 CN CN201210578775.8A patent/CN103186351B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04190435A (ja) * | 1990-11-26 | 1992-07-08 | Hitachi Ltd | マルチプロセッサシステムのメモリアクセス順序保証方式 |
JPH05189154A (ja) * | 1992-01-14 | 1993-07-30 | Nec Corp | シーケンシャル動作ディスクファイル装置 |
JPH11167557A (ja) * | 1997-12-02 | 1999-06-22 | Hitachi Ltd | 共有メモリアクセス順序保証方法及びマルチプロセッサシステム |
JP2005215729A (ja) * | 2004-01-27 | 2005-08-11 | Hitachi Global Storage Technologies Netherlands Bv | データ伝送制御方法及び記憶装置 |
US20090006670A1 (en) * | 2007-06-26 | 2009-01-01 | Ngek Leong Guok | Cache for a host controller |
US20100067133A1 (en) * | 2008-09-17 | 2010-03-18 | Eng Hun Ooi | Command suspension in response, at least in part, to detected acceleration and/or orientation change |
WO2010074944A2 (en) * | 2008-12-22 | 2010-07-01 | Intel Corporation | Method and system for queuing transfers of multiple non-contiguous address ranges with a single command |
JP2011048691A (ja) * | 2009-08-27 | 2011-03-10 | Kyocera Mita Corp | 情報処理装置および制御装置 |
US20110131360A1 (en) * | 2009-11-30 | 2011-06-02 | Noeldner David R | Context Execution in a Media Controller Architecture |
WO2012044609A2 (en) * | 2010-09-30 | 2012-04-05 | Intel Corporation | Storage drive management |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015060587A (ja) * | 2013-09-18 | 2015-03-30 | 瑞▲いー▼半導體股▲ふん▼有限公司 | メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステム |
JP2016207195A (ja) * | 2015-01-19 | 2016-12-08 | 株式会社東芝 | メモリ装置及び制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
CN103186351A (zh) | 2013-07-03 |
US8713204B2 (en) | 2014-04-29 |
KR20130075694A (ko) | 2013-07-05 |
WO2013101357A1 (en) | 2013-07-04 |
US20130166781A1 (en) | 2013-06-27 |
JP5896328B2 (ja) | 2016-03-30 |
TW201342193A (zh) | 2013-10-16 |
BR102012033264A2 (pt) | 2013-10-08 |
CN103186351B (zh) | 2016-05-25 |
DE202012013729U1 (de) | 2020-07-07 |
EP2610731A3 (en) | 2016-10-12 |
TWI474254B (zh) | 2015-02-21 |
EP2610731A2 (en) | 2013-07-03 |
KR101428317B1 (ko) | 2014-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100909119B1 (ko) | 집적 dma 엔진을 사용하는 고성능 휘발성 디스크드라이브 메모리 액세스 장치 및 방법 | |
US9256384B2 (en) | Method and system for reducing write latency in a data storage system by using a command-push model | |
US8762789B2 (en) | Processing diagnostic requests for direct block access storage devices | |
US8683126B2 (en) | Optimal use of buffer space by a storage controller which writes retrieved data directly to a memory | |
CN108121672A (zh) | 一种基于NandFlash存储器多通道的存储阵列控制方法与装置 | |
US8954644B2 (en) | Apparatus and method for controlling memory | |
TWI639921B (zh) | 指令處理方法及使用所述方法的儲存控制器 | |
KR101857911B1 (ko) | 가상채널을 이용한 다중 채널 메모리 제어기 | |
CN115495389B (zh) | 存储控制器、计算存储装置以及计算存储装置的操作方法 | |
JP5896328B2 (ja) | 高性能ahciインターフェイス | |
TWI685744B (zh) | 指令處理方法及使用所述方法的儲存控制器 | |
TW201112131A (en) | Controllers, apparatuses, and methods for transferring data | |
EP4105771A1 (en) | Storage controller, computational storage device, and operational method of computational storage device | |
JP6537510B2 (ja) | ハードウェア自動デバイス・オペレーション・イニシエータの実装するための方法およびコントローラ | |
WO2009115058A1 (zh) | 提供闪存存储功能的主板及其存储方法 | |
US20050273530A1 (en) | Combined optical storage and flash card reader apparatus using sata port and accessing method thereof | |
CN110968537A (zh) | 一种基于pcie ssd的fpga搜索匹配方法 | |
CN106775663A (zh) | 一种sys/bios系统下基于sil3132控制器的sata硬盘驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5896328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |