JP2015060587A - メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステム - Google Patents

Abstract

【課題】メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステムを提供する。【解決手段】メモリカードインタフェース回路２１０はメモリカードからメモリカード読み取り信号を受けメモリカード読み取りデータを生成し、あるいはメモリカードへメモリカード書き込み信号を出力しメモリカード書き込みデータを生成する。ホストインタフェース回路２２０はホストからホスト読み取り信号を受けホスト読み取りデータを生成し、あるいはホストへホスト書き込み信号を出力しホスト書き込みデータを生成する。制御回路２３０はメモリカードインタフェース回路及びホストインタフェース回路に接続され、メモリカードをキャッシュ装置の１つとし、既定のプロトコル処理に従ってホスト書き込みデータを生成するためにメモリカード読み取りデータを処理し、あるいはメモリカード書き込みデータを生成するためにホスト読み取りデータを処理する。【選択図】図２ａ

Description

本発明はデータアクセス装置、その制御方法及びデータアクセスシステムに関し、特にメモリカードアクセス装置、その制御方法及びメモリカードアクセスシステムに関する。

一般、電子機器は、ウォームスタート、コールドスタート又は正常操作の際、システムの立ち上げ又は動作関連データを記憶装置に読み取り、このデータの記憶装置に記憶されるアドレスが分散されたり、不連続であるので、電子機器の立ち上げやその読み取り速度は当記憶装置がサポートする不連続データの読み取り速度によって決まる。

上記による、一般に用いられる記憶装置は、従来の機械的なシャフト型ハードディスクドライブ（ＨＤＤ）やフラッシュメモリを媒体とするソリッドステートドライブ（ＳＳＤ）などが挙げられる。従来のハードディスクドライブ（ＨＤＤ）は大容量と低コストの利点を持つが、その不連続データのアクセス速度が低く、長い時間をかけて起動や不連続データのアクセスを完了する。これに対して、ソリッドステートドライブ（ＳＳＤ）は小型や低消費電力や高速データアクセスレートなど利点を持つが、単位容量コストはが相対的に高くなり、いまでも広く採用されることができない。上述した記憶装置の条件で、スタートプロセスまたは不連続データのアクセスレートを高くするために、ある先行技術は大容量のＨＤＤを主な記憶装置とし、小容量のＳＤＤをキャッシュデバイスとすることを提案している。この手段はよく知られるアドバンスドホストコントローラインタフェース（Ａｄｖａｎｃｅｄ Ｈｏｓｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ、ＡＨＣＩ）プロトコルのネイティブ・コマンド・キューイング（Ｎａｔｉｖｅ Ｃｏｍｍａｎｄ Ｑｕｅｕｉｎｇ、ＮＣＱ）機能を利用することにより、アクセスレートを高くするが、ＡＨＣＩプロトコルをサポートするのは主にＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）装置であり、従ってこの手段はＳＡＴＡインタフェースを介してＳＡＴＡインタフェースをサポートするＨＤＤ及びＳＤＤからデータをアクセスする必要があり、またＳＤＤの高コストの問題を解決できない。一方、ある先行技術は従来のＨＤＤにフラッシュメモリを内蔵して、データキャッシュをサポートすることを提案しているが、このハイブリッド型ＨＤＤのコストは同容量のＨＤＤよりやはり高く、利潤が薄い電子機器にとって、改良の余地がまだある。

本発明は上記の先行技術にある欠点に鑑みてなされたものであり、産業上の要求を満たすため、メモリカードアクセス装置、その制御方法及びメモリカードアクセスシステムを提供することを目的の一つとする。

本発明の他の一つの目的は、既定のプロトコルをサポートすることにより、データのアクセスレートを速くするメモリカードアクセス装置、その制御方法及びメモリカードアクセスシステムを提供する。

また、本発明のもう一つの目的は、既定のプロトコルに準拠するアクセス操作と該既定のプロトコルに無関係である別のアクセス操作とをサポートするメモリカードアクセス装置、その制御方法及びメモリカードアクセスシステムを提供する。

本発明は、メモリカードアクセス装置を開示している。該メモリカードアクセス装置はメモリカードインタフェース回路と、ホストインタフェース回路と、制御回路とを備える。該メモリカードインタフェース回路はメモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力し、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成し、且つメモリカードインタフェース信号処理部を有する。該ホストインタフェース回路はホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力し、該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成するホストインタフェース信号処理部を有する。該制御回路は、該メモリカードインタフェース回路及び該ホストインタフェース回路に接続され、該メモリカードを該ホストのキャッシュ装置の１つとし、既定のプロトコル処理に従って該ホスト書き込みデータを生成するためにメモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するためにホスト読み取りデータを処理するプロトコル処理操作を実行する。

また、本発明は、メモリカードアクセス装置の制御方法を開示している。本発明の一つの実施例によると、メモリカードアクセス装置の制御方法はメモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力する工程と、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成する工程と、ホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力する工程と、該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成する工程と、既定のプロトコル処理に従って、該ホスト書き込みデータを生成するためにメモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するためにホスト読み取りデータを処理し、これによりメモリカードをホストのキャッシュ装置の１つとするプロトコル処理操作を実行する工程とを備える。

また、本発明はメモリカードアクセスシステムを開示している。本発明の一つの実施例によると、メモリカードアクセスシステムはメモリカードをホストのキャッシュ装置の１つとするメモリカードアクセスシステムであって、中央プロセッサと、バスと、ハードディスクインターフェイスと、ハードディスクと、マルチデバイス・サポート・インタフェースと、メモリカードアクセス装置とを含む。該中央プロセッサは頻繁に使用されるデータ及び頻繁に使用されていないデータを読み取れあるいは処理でき、該頻繁に使用されるデータのアクセス頻度は頻繁に使用されていないデータのアクセス頻度より大きい。該バスは該中央プロセッサと電気的に接続され、該頻繁に使用されるデータ及び該頻繁に使用されていないデータを該中央プロセッサに出力する。該ハードディスクインターフェイスは該バスと電気的に接続され、該頻繁に使用されていないデータを該バスに出力する。該ハードディスクは該ハードディスクインターフェイスと接続され、該頻繁に使用されていないデータを該ハードディスクインターフェイスに提供する。該マルチデバイス・サポート・インタフェースは該バスと電気的に接続され、複数の記憶装置を支援し、該頻繁に使用されるデータを該バスに出力する。該メモリカードアクセス装置は該マルチデバイス・サポート・インタフェースと電気的に接続され、該頻繁に使用されるデータを提供し、且つ、メモリカードからメモリカード読み取り信号を受け、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成するメモリカードインタフェース回路と、ホスト書き込みデータに基き該頻繁に使用されるデータを生成し、該頻繁に使用されるデータを該マルチデバイス・サポート・インターフェイスに出力するホストインタフェース回路と、該メモリカードインタフェース回路及び該ホストインタフェース回路に接続され、既定のプロトコル処理に従って該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理するプロトコル処理操作を少なくとも実行する制御回路とを備える。

本発明の特徴、実施と効果について、図面と共に好ましい実施例により、更に詳細に説明する。

本発明の一つの実施例におけるメモリカードアクセスシステムを概略的に示す図である。 図１のメモリカードアクセス装置の一つの実施例を概略的に示す図である。 図２ａの制御回路の一つの実施例を概略的に示す図である。 図２ａの制御回路のもう一つの実施例を概略的に示す図である。 本発明の一つの実施例におけるメモリカードアクセス装置の制御方法を概略的に示す図である。 本発明のもう一つの実施例におけるメモリカードアクセス装置の制御方法を概略的に示す図である。

以下、説明内容で用いる用語は、本技術分野の習慣を参照した用語であるが、一部の用語について、特に本明細書に説明または定義された場合は、この部分の用語の意味は本明細書の説明または定義に基づく。

本発明の開示はメモリカードアクセスシステムと、メモリカードアクセス装置と、メモリカードアクセス装置の制御方法とを含み、メモリカードをホストのキャッシュ装置の１つとすることができる。前記メモリカードアクセスシステムは、例えば、固定型電子機器（デスクトップパソコンや組み込みホストなど）または携帯型電子機器（ノートパソコンやタブレットパソコンやデジタルアシスタントやスマートフォンなど）が挙げられる。前記メモリカードアクセス装置は前記システムまたはそれと同等のシステムに適用できる装置である。前記メモリカードアクセス装置の制御方法は前記アクセス装置またはそれと同等の装置の操作方法である。実施できる前提で、本技術分野において通常の知識を持つ人は本明細書に開示された内容に基づき、同等の部品または工程を選び、本発明を実施できる。本発明のシステム及び装置が含む部品の一部は単独では既知の部品であるかもしれないが、当システム及び装置の十分な開示、また実施可能に影響しないという前提で、以下の説明においてその既知の部品の詳細を省略する。また、本発明の方法は本発明の装置またはそれと同等の装置を利用することにより実施できる。本発明の方法を十分に開示すること、また実施可能性に影響しない前提で、以下の説明の重点はハードウェアではなく、方法の工程内容である。

図１を参照すると、図１は本発明の一つの実施例におけるメモリカードアクセスシステムを概略的に示す図である。該メモリカードアクセスシステム１００は中央プロセッサ１１０と、バス１２０と、ハードディスクインターフェイス１３０と、ハードディスク１４０と、マルチデバイス・サポート・インタフェース１５０と、メモリカードアクセス装置１６０とを含む。中央プロセッサ１１０はダイナミックＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）１１２に接続され、オペレーディングシステムに準拠して動作し、頻繁に使用されるデータ（ホットデータ、ｈｏｔ ｄａｔａ）及び頻繁に使用されていないデータ（コールドデータ、ｃｏｌｄ ｄａｔａ）を読み取り、処理する。ここで、ホットデータのアクセス頻度はコールドデータのアクセス頻度より大きく、且つ両者の認定は上記オペレーションシステム及び関連するソフトウエア及び／又はハードウエアパラメータで決まる。バス１２０は中央プロセッサ１１０と電気的に接続され、頻繁に使用されるデータ及び頻繁に使用されていないデータを中央プロセッサ１１０に出力する。実際に、バス１２０は直接中央プロセッサ１１０と接続され、あるいは一つまたは多数の入力／出力回路（例えば、ノースブリッジ回路、サウスブリッジ回路またはプラットフォーム・コントローラー・ハブ（Ｐｌａｔｆｏｒｍ Ｃｏｎｔｒｏｌｌｅｒ Ｈｕｂ， ＰＣＨ））を介して中央プロセッサ１１０と接続される。上述の接続技術は既知ものであり、関連する説明を省略する。ハードディスクインターフェイス１３０はバス１２０と電気的に接続され、ハードディスクに格納されるデータをバス１２０に出力する。本実施例において、ハードディスクインターフェイス１３０は例えば、ＳＡＴＡインターフェイスであるが、別のハードディスクインターフェイス（例えば、ＩＤＥ、ｅ−ＳＡＴＡ、ＰＣＩ−Ｅｘｐｒｅｓｓインターフェイスなど）が実施できる前提で、本発明に採用することができる。ハードディスク１４０はハードディスクインターフェイス１３０と接続され、前記ハードディスクに格納されるデータをハードディスクインターフェイス１３０に提供する。該ハードディスクに格納されるデータは頻繁に使用されるデータ（ホットデータ、ｈｏｔ ｄａｔａ）及び頻繁に使用されていないデータ（コールドデータ、ｃｏｌｄ ｄａｔａ）を含む。しかし、本実施例では、ハードディスク１４０は主に頻繁に使用されていないデータをアクセスする装置である。ハードディスク１４０は、例えば、ＳＡＴＡインターフェイスをサポートする機械的なハードディスクドライブ（ＨＤＤ）またはソリッドステートドライブ（ＳＳＤ）があげられるが、前記ハードディスクインターフェイスの種類に応じて、ハードディスク１４０は別のインターフェイスをサポートするハードディスクであってもよい。マルチデバイス・サポート・インタフェース１５０はバス１２０と電気的に接続され、複数の記憶装置を支援し、該頻繁に使用されるデータをバス１２０に出力する。本実施例では、マルチデバイス・サポート・インタフェース１５０は、例えば、ＰＣＩ−Ｅｘｐｒｅｓｓインターフェイスがあげられるが、別の複数の記憶装置を支援するインターフェイス（例えばＵＳＢインターフェイス）が実施できる前提で、本発明に採用することができる。メモリカードアクセス装置１６０はマルチデバイス・サポート・インタフェース１５０と電気的に接続され、頻繁に使用されるデータを提供するためにメモリカードにアクセスし、例えばホスト起動に関する前記頻繁に使用されるデータが該メモリカードに予め記憶され、ホスト起動の際に前記頻繁に使用されるデータを速く読み取ることができ、あるいは前記オペレーディングシステムの関連ソフトウェアの制御のもとで、ハードディスク１４０から前記頻繁に使用されるデータをメモリカードにコピーする。一方、本実施例には、メモリカードアクセス装置１６０は多種類のメモリカードアクセス装置としてデザインされ、ＳＤカードを含む多種類のメモリカードまたはメモリモジュールにアクセスできる。他の実施例には、メモリカードアクセス装置１６０は単種類のメモリカードをアクセスできる装置であり、単に一つの種類のメモリカード（例えば、ＳＤカード、ｅＭＭＣモジュール、ｘｄカード、ＭＳ ＰＲＯカード、ＭＭＣカードなど）をサポートする。

図２ａはメモリカードアクセス装置１６０の一つの実施例を概略的に示す図である。メモリカードアクセス装置１６０はメモリカードインタフェース回路２１０と、ホストインタフェース回路２２０と、制御回路２３０とを備える。メモリカードインタフェース回路２１０は前記メモリカード（例えば、ＵＨＳ−ＩまたはＵＨＳ−ＩＩなどレベルのＳＤカード）と電気的に接続され、メモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力する。メモリカードインタフェース回路２１０はメモリカードインタフェース信号処理部２１２を有し、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成する。本実施例には、メモリカードインタフェース信号処理部２１２がＳＤカードインタフェース信号処理部であるが、他の種類の処理部（例えばｅＭＭＣモジュール処理部、ｘＤカード処理部、ＭＳ ＰＲＯカード処理部など）が実施できる前提で、本発明に採用することができる。注意すべき点は、メモリカードインタフェース回路２１０が前記方法に基づき、別の種類のメモリカードを処理するために別のメモリカードインタフェース信号処理部を備えてもよい。ホストインタフェース回路２２０は前記マルチデバイス・サポート・インタフェース１５０と電気的に接続され、マルチデバイス・サポート・インタフェース１５０からホスト読み取り信号を受け、あるいはマルチデバイス・サポート・インタフェース１５０へホスト書き込み信号（該頻繁に使用されるデータ）を出力する。ホストインタフェース回路２２０はホストインタフェース信号処理部２２２を有し、該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成する。本実施例においては、ホストインタフェース処理部２２２はＰＣＩ−Ｅｘｐｒｅｓｓ信号処理部であるが、他の種類の処理部（例えばＵＳＢ信号処理部）も本発明に採用することができる。制御回路２３０（マイクロプロセッサ（ＭＣＵ）、ランダム・アクセス・メモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、レジスタ（Ｒｅｇｉｓｔｅｒ）で構成する）はメモリカードインタフェース信号処理部２１２及びホストインタフェース信号処理部２２２に接続され、一つまたは多数の操作を実行でき、この一つまたは多数の操作はプロトコル処理操作を含み、既定のプロトコル処理に従って該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理する。そして、メモリカードをキャッシュ装置とする。本実施例には、本技術分野において通常の知識を持つ人であれば、本明細書に開示された内容に基づき、制御回路２３０と同等の部品（例えばＭＣＵとＲＡＭとＲＯＭとレジスタで構成する）を選び、本発明に採用できる。前記既定のプロトコルはＡＨＣＩ（Ａｄｖａｎｃｅ Ｈｏｓｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ）プロトコルであるが、別のプロトコル（例えば、ＮＶＭ−Ｅｘｐｒｅｓｓ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）プロトコル又は自己定義するプロトコル）も採用できる。注意すべき点は、自己定義するプロトコルを採用するとき、前記中央プロセッサ１１０またはその下位のソフトウェアがこの自己定義するプロトコルを認識するように設定する必要がある。また、もう一つの注意すべき点は、ＡＨＣＩ及びＮＶＭ−Ｅｘｐｒｅｓｓプロトコルがデータのアクセスを加速できることは既知の技術であるから、その詳細を省略する。

図１及び図２ａを参照すると、メモリカードアクセス操作の適用性を増加するため、前記制御回路２３０はプロトコル処理操作を実行することに加えて、以下の操作を実行できる：橋渡し処理操作。橋渡し処理操作は別のホスト書き込みデータ（別の頻繁に使用されていないデータ）を生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する。該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は別のメモリカードに関連付けされる。例えば、図２ｂに示すように、メモリカードインタフェース回路２１０は第一のスロット手段１７０と第二のスロット手段１８０とを介して該メモリカード又は別のメモリカードにアクセスし（この際に、該別のメモリカード読み取りデータ及び書き込みデータは該別のメモリカードに関連付けされる）、且つ制御回路２３０は該プロトコル処理操作２３２と該橋渡し処理操作２３４とを同時に実行できる。本例には、操作２３２及び２３４が前記ホストインタフェース回路２２０の要求に対しお互いに競争させることを規定している。制御回路２３０は、更に仲裁操作２３６を実行し、該仲裁操作２３６は、既定の規則に従って、ホスト書き込みデータと、ホスト読み取りデータと、メモリカード書き込みデータと、メモリカード読み取りデータと、別のホスト書き込みデータと、別のホスト読み取りデータと、別のメモリカード書き込みデータと、別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定する。一つの実施例において、仲裁操作２３６はプロトコル処理操作２３２の要求の優先順位を橋渡し処理操作２３４より高くすることを予め設定する。また、他の例においては、図２ｃに示すように、メモリカードインタフェース回路２１０は同じスロット手段１９０を介して該メモリカード及び該別のメモリカードにアクセスする。言い換えると、該メモリカード及び該別のメモリカードは該スロット手段１９０に同時にプラグインされなくともよい。この際に、該二つのメモリカードは同種類であり、あるいは同じ電気的接続の手段を持つ。例えば、該二つのメモリカードともにＳＤカードであるか、あるいはそれぞれＳＤカード及びＭＭＣカードである。また、制御回路２３０はレジスタ２３８に記憶されるホスト設定値に従って、該プロトコル処理操作２３２と該橋渡し処理操作２３４のうちいずれか一つを実行し、且つ該ホスト設定値がメモリカードアクセスシステム１００のオペレーディングシステムまたはその関連ソフトウェアまたはハードウェアのパラメータから決定される。注意すべき点は、図２ｂ及び図２ｃに示すプロトコル処理操作２３２、橋渡し処理操作２３４及び仲裁操作２３６は統合した、または独立したハードウェア回路により実施される。また、前記スロット手段１７０、１８０、１９０といずれの手段もメモリカードアクセスシステム１００内、但し、メモリカードアクセス装置１６０以外の位置に設置される。

上記に従って、ユーザーが知らない間に、又は不注意でキャッシュ装置としてメモリカードを取り外すことを避けるため、本発明のメモリカードアクセスシステム１００は、図２ｂに示す第一のスロット手段１７０または図２ｃに示すスロット手段１９０を、露出しないように密封型収容空間に格納させる。これにより、ユーザーの誤操作を防ぐことができる。例えば、本発明を携帯型電子機器（例えば、ノードパソコンやタブレットパソコンやデジタルアシスタントやスマートフォンなど）に応用する場合は、第一のスロット手段１７０またはスロット手段１９０をバッテリー収容空間に設置することができ、バッテリー収容空間はカバーまたは同種類もので封止できるので、ユーザーがキャッシュ装置とするメモリカードを通常のメモリカードと間違えることを防止し、そして、ユーザーの誤操作を防ぐことができる。

一方、機械的なハードディスクドライブ（ＨＤＤ）より優れる不連続データのアクセスレートを実現するため、メモリカードをキャッシュ装置とする利点を与える目的で、本発明は適当なホストと、メモリカードインタフェース回路２１０と、ホストインタフェース回路２２０とを選び、プロトコル処理操作を制御回路２３０にインプリメントすることにより、メモリカードのデータのアクセスレートを速くする。例えば、ホストインタフェース回路２２０はＰＣＩ−Ｅｘｐｒｅｓｓインタフェース回路であり、メモリカードインタフェース回路２１０はＳＤカードインタフェース回路であり、プロトコル処理操作はＡＨＣＩプロトコル処理操作である。これにより、メモリカード読み取りデータが多数の小さいデータで構成されるとき、該制御回路２３０が該ホスト書き込みデータを生成する速度は毎秒１０Ｍｂｙｔｅ以上であり、一つの該多数の小さいデータのサイズは４Ｋｂｙｔｅを超えず、且つ該多数の小さいデータが記憶されるアドレスは不連続である。また、一つの該多数の小さいデータのサイズは５１２Ｋｂｙｔｅを超えない場合、該制御回路２３０が該ホスト書き込みデータを生成する速度は毎秒１０Ｍｂｙｔｅ以上９０Ｍｂｙｔｅ以下である。注意すべき点は、ＨＤＤより不連続データのアクセスレート（例えば、７２００ｒｐｍＨＤＤの不連続データのアクセスレートは１．５Ｍｂｙｔｅ／ｓｅｃ以下であり、一つのデータのサイズは４Ｋｂｙｔｅを超えない）を実現できる限り、他の種類のホストとメモリカードインタフェース回路と既定のプロトコルも採用できる。

図１に示すメモリカードアクセスシステム１００及び図２に示すメモリカードアクセス装置１６０に加えて、本発明もメモリカードアクセス方法を開示し、メモリカードをキャッシュ装置とする。図３に示すように、この方法の一つの実施例は、
工程Ｓ３１０：メモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力する工程と、（本工程は上述したメモリカードインタフェース回路２１０またはそれと同等の回路により実施できる。）
工程Ｓ３２０：該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成する工程と、（本工程は上述したメモリカードインタフェース信号処理部２１２またはそれと同等の処理部により実施できる。）
工程Ｓ３３０：ホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力する工程と、（該ホストは図１に示す中央プロセッサ１１０とバス１２０とマルチデバイス・サポート・インタフェース１５０とを含む装置である。本工程は上述したホストインタフェース回路２２０またはそれと同等の回路により実施できる。）
工程Ｓ３４０：該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成する工程と、（本工程は上述したホストインタフェース信号処理部２２２またはそれと同等の処理部により実施できる。）
工程Ｓ３５０：既定のプロトコル処理に従って、該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理し、これによりメモリカードをホストのキャッシュ装置の１つとするプロトコル処理操作を実行する工程と（本工程は上述した制御回路２３０またはそれと同等の回路により実施できる。）を備える。

図４を参照し、キャッシュ操作をサポートすることに加えて、一般的メモリカードアクセス操作もサポートするために、本発明の方法は図３に示す工程に加えて、更に
工程Ｓ３６０：別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行する工程を備え、このうち、該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは工程Ｓ３１０で記載されたメモリカード又は別のメモリカードに関連付けされる。本工程は上述した制御回路２３０またはそれと同等の回路により実施できる。

上記に従って、工程Ｓ３５０及び工程Ｓ３６０は同期又は非同期に実行することができる。該二つの工程を同期に実施する場合、該別のメモリカード読み取りデータ及び該別のメモリカード書き込みデータは、該二つの工程で受けるデータまたは生成するデータの入力／出力が衝突しないように、該メモリカードではない該別のメモリカードに関連付けされる。図４に示す実施例は既定の規則に従って、ホスト書き込みデータと、ホスト読み取りデータと、メモリカード書き込みデータと、メモリカード読み取りデータと、別のホスト書き込みデータと、別のホスト読み取りデータと、別のメモリカード書き込みデータと、別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定する工程をさらに備える。上述した工程は前記制御回路２３０が仲裁操作を実行することにより実現できる。また、前記ホスト読み取り信号及びホスト書き込み信号はＰＣＩ−Ｅｘｐｒｅｓｓ信号またはＵＳＢ信号であり、該既定のプロトコルはＡＨＣＩ、ＮＶＭ−Ｅｘｐｒｅｓｓ又は自己定義するプロトコルであり、メモリカード読み取りデータは多数の記憶アドレスが不連続なデータで構成されるとき、該ホスト書き込みデータを生成する速度が毎秒１０Ｍｂｙｔｅ以上であり、このうち、一つの該多数の小さいデータのサイズは４Ｋｂｙｔｅを超えない。また、一つの該多数の小さいデータのサイズは５１２Ｋｂｙｔｅを超えない場合、該ホスト書き込みデータを生成する速度は毎秒１０Ｍｂｙｔｅ以上９０Ｍｂｙｔｅ以下である。

本技術分野において通常の知識を持つ人であれば、図１に示すシステム及び図２に示す装置が開示された内容に基づき、本発明の実施の詳細及び変化をよく理解できるので、本発明の方法を十分な開示、また実施に影響しない前提で、繰り返しの部分と詳細の説明を省略する。注意すべき点は、上記図面において、部品の形状、サイズ、比率、工程の順序などは概略的に示され、図面は本技術分野において通常の知識を持つものがに本発明を理解するために表示されるのであって、本発明の範囲を制限するものではない。また、本技術分野において通常の知識を持つものは、本発明の開示内容及び自分の要求に応じて、いずれかの実施例の一部又は全部の技術特徴を選択的に実施したり、あるいは多数の実施例の一部又は全部の技術特徴の組み合わせを選択的に実施することで、本発明の実施の柔軟性を向上できる。また、前記実施例に提供される具体的数値は一つの例であり、その数値は実施の変化に応じて変わる。

結論として、本発明のメモリカードアクセスシステム、装置及び方法は以下の利点を有する。その一つは、経済利益を達成するため、メモリカードをキャッシュされたデータの記憶媒体とする。その二は、既定のプロトコル（ＡＨＣＩプロトコルまたはＮＶＭ−Ｅｘｐｒｅｓｓプロトコル）操作により、メモリカードデータを読み取るレートを加速させる。その三は、応用の適応性を増加するため、メモリカードを選択的にキャッシュ装置又は一般的記憶装置とし、あるいは二つのメモリカードそれぞれを同時にキャッシュ装置及び一般的記憶装置とする。

以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、この実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても、本発明に含まれる。

１００ メモリカードアクセスシステム
１１０ 中央プロセッサ
１１２ ダイナミックＲＡＭ
１２０ バス
１３０ ハードディスクインターフェイス
１４０ ハードディスク
１５０ マルチデバイス・サポート・インタフェース
１６０ メモリカードアクセス装置
１７０ 第一のスロット手段
１８０ 第二のスロット手段
１９０ スロット手段
２１０ メモリカードインタフェース回路
２１２ メモリカードインタフェース信号処理部
２２０ ホストインタフェース回路
２２２ ホストインタフェース信号処理部
２３０ 制御回路
２３２ プロトコル処理操作
２３４ 橋渡し処理操作
２３６ 仲裁操作
２３８ レジスタ
Ｓ３１０ メモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力する工程
Ｓ３２０ 該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成する工程
Ｓ３３０ ホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力する工程
Ｓ３４０ 該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成する工程
Ｓ３５０ 既定のプロトコル処理に従って、該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理するプロトコル処理操作を実行する工程
Ｓ３６０ 別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行する工程

Claims (25)

1. メモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力し、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成するメモリカードインタフェース信号処理部を有するメモリカードインタフェース回路と、
   ホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力し、該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成するホストインタフェース信号処理部を有するホストインタフェース回路と、
   該メモリカードインタフェース回路及び該ホストインタフェース回路に接続され、該メモリカードを該ホストのキャッシュ装置の１つとし、既定のプロトコル処理に従って該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理するプロトコル処理操作を少なくとも実行する制御回路とを備えることを特徴とするメモリカードアクセス装置。
2. 該制御回路は該メモリカードインタフェース回路を介して、さらに別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行し、
   このうち、該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は別のメモリカードに関連付けされることを特徴とする請求項１に記載のメモリカードアクセス装置。
3. 該メモリカードインタフェース回路は第一のスロット手段と第二のスロット手段とを介して該メモリカード又は別のメモリカードにアクセスし、且つ該制御回路は該プロトコル処理操作と該橋渡し処理操作とを同時に実行できることを特徴とする請求項２記載のメモリカードアクセス装置。
4. 該制御回路は、仲裁操作を実行し、
   該仲裁操作は、既定の規則に従って、該ホスト書き込みデータと、該ホスト読み取りデータと、該メモリカード書き込みデータと、該メモリカード読み取りデータと、別のホスト書き込みデータと、別のホスト読み取りデータと、別のメモリカード書き込みデータと、別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定することを特徴とする請求項３記載のメモリカードアクセス装置。
5. 該制御回路はレジスタに記憶されるホスト設定値に従って、該プロトコル処理操作と該橋渡し処理操作のうちいずれか一つを実行し、該レジスタは該制御回路に含まれ、且つ該ホスト設定値がホストから提供されることを特徴とする請求項２記載のメモリカードアクセス装置。
6. 該ホストインタフェース回路はＰＣＩ−Ｅｘｐｒｅｓｓインタフェース回路又はＵＳＢインタフェース回路であることを特徴とする請求項１記載のメモリカードアクセス装置。
7. 該既定のプロトコルはＡＨＣＩ（Ａｄｖａｎｃｅ Ｈｏｓｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ）プロトコル、ＮＶＭ−Ｅｘｐｒｅｓｓ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）プロトコル又は自己定義するプロトコルであることを特徴とする請求項１記載のメモリカードアクセス装置。
8. 該メモリカードインタフェース信号処理部はＳＤカードインタフェース信号処理部又はｅＭＭＣモジュールインタフェース信号処理部であることを特徴とする請求項１記載のメモリカードアクセス装置。
9. 該メモリカード読み取りデータは多数の記憶アドレスが不連続なデータで構成されるとき、該制御回路が該ホスト書き込みデータを生成する速度が毎秒１０Ｍｂｙｔｅ以上であることを特徴とする請求項１記載のメモリカードアクセス装置。
10. 該メモリカード読み取りデータは多数の小さいデータで構成されると、該制御回路が該ホスト書き込みデータを生成する速度は毎秒１０Ｍｂｙｔｅ以上であり、一つの該多数の小さいデータのサイズは４Ｋｂｙｔｅを超えないことを特徴とする請求項１記載のメモリカードアクセス装置。
11. メモリカードからメモリカード読み取り信号を受け、あるいはメモリカードへメモリカード書き込み信号を出力する工程と、
    該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成し、あるいはメモリカード書き込み信号に従ってメモリカード書き込みデータを生成する工程と、
    ホストからホスト読み取り信号を受け、あるいはホストへホスト書き込み信号を出力する工程と、
    該ホスト読み取り信号に従ってホスト読み取りデータを生成し、あるいはホスト書き込み信号に従ってホスト書き込みデータを生成する工程と、
    既定のプロトコル処理に従って、該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理し、あるいは該既定のプロトコル処理に従って該メモリカード書き込みデータを生成するために該ホスト読み取りデータを処理し、これによりメモリカードをホストのキャッシュ装置の１つとするプロトコル処理操作を実行する工程とを備えることを特徴とするメモリカードアクセス装置の制御方法。
12. 別のホスト書き込みデータを生成するために別のメモリカード読み取りデータを処理し、あるいは別のメモリカード書き込みデータを生成するために別のホスト読み取りデータを処理する橋渡し処理操作を実行する工程をさらに備え、
    そのうち、該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は別のメモリカードに関連付けされることを特徴とする請求項１１記載のメモリカードアクセス装置の制御方法。
13. 該制御回路は該プロトコル処理操作と該橋渡し処理操作とを同時に実行でき、そのとき、該別の該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は別のメモリカードに関連付けされることを特徴とする請求項１２記載のメモリカードアクセス装置の制御方法。
14. 既定の規則に従って、該ホスト書き込みデータと、該ホスト読み取りデータと、該メモリカード書き込みデータと、該メモリカード読み取りデータと、別のホスト書き込みデータと、別のホスト読み取りデータと、別のメモリカード書き込みデータと、別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定する工程をさらに備えることを特徴とする請求項１１記載のメモリカードアクセス方法。
15. 該プロトコル処理操作と該橋渡し処理操作とは非同期に実行することを特徴とする請求項１２記載のメモリカードアクセス装置の制御方法。
16. 該ホスト読み取り信号と前記ホスト書き込み信号がＰＣＩ−Ｅｘｐｒｅｓｓ信号又はＵＳＢ信号であることを特徴とする請求項１１記載のメモリカードアクセス装置の制御方法。
17. 該既定のプロトコルはＡＨＣＩ（Ａｄｖａｎｃｅ Ｈｏｓｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ）プロトコル、ＮＶＭ−Ｅｘｐｒｅｓｓ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）プロトコル又は自己定義するプロトコルであることを特徴とする請求項１１記載のメモリカードアクセス装置の制御方法。
18. 該メモリカード読み取りデータは多数の記憶アドレスが不連続なデータで構成されると、該制御回路が該ホスト書き込みデータを生成する速度は毎秒１０Ｍｂｙｔｅ以上であり、一つの該多数のデータのサイズは４Ｋｂｙｔｅを超えないのであることを特徴とする請求項１１記載のメモリカードアクセス装置の制御方法。
19. メモリカードをホストのキャッシュ装置の１つとするメモリカードアクセスシステムであって、
    中央プロセッサと、バスと、ハードディスクインターフェイスと、ハードディスクと、マルチデバイス・サポート・インタフェースと、メモリカードアクセス装置とを含み、
    該中央プロセッサは頻繁に使用されるデータ及び頻繁に使用されていないデータを読み取れあるいは処理でき、該頻繁に使用されるデータのアクセス頻度は頻繁に使用されていないデータのアクセス頻度より大きく、
    該バスは該中央プロセッサと電気的に接続され、該頻繁に使用されるデータ及び該頻繁に使用されていないデータを該中央プロセッサに出力し、
    該ハードディスクインターフェイスは該バスと電気的に接続され、該頻繁に使用されていないデータを該バスに出力し、
    該ハードディスクは該ハードディスクインターフェイスと接続され、該頻繁に使用されていないデータを該ハードディスクインターフェイスに提供し、
    該マルチデバイス・サポート・インタフェースは該バスと電気的に接続され、複数の記憶装置を支援し、該頻繁に使用されるデータを該バスに出力し、
    該メモリカードアクセス装置は該マルチデバイス・サポート・インタフェースと電気的に接続され、該頻繁に使用されるデータを提供し、且つ、
    メモリカードからメモリカード読み取り信号を受け、該メモリカード読み取り信号に従ってメモリカード読み取りデータを生成するメモリカードインタフェース回路と、
    ホスト書き込みデータに基づき該頻繁に使用されるデータを生成し、該頻繁に使用されるデータを該マルチデバイス・サポート・インターフェイスに出力するホストインタフェース回路と、
    該メモリカードインタフェース回路及び該ホストインタフェース回路に接続され、既定のプロトコル処理に従って該ホスト書き込みデータを生成するために該メモリカード読み取りデータを処理するプロトコル処理操作を少なくとも実行する制御回路とを備えることを特徴とするメモリカードアクセスシステム。
20. 該制御回路は該メモリカードインタフェース回路を介して、さらに別の頻繁に使用しないデータを生成するために別のメモリカード読み取りデータを処理し、該中央プロセッサに提供する橋渡し処理操作を実行し、
    このうち、該橋渡し操作は該既定のプロトコル処理と関係せず、且つ該メモリカード読み取りデータ及び該別のメモリカード書き込みデータは該メモリカード又は別のメモリカードに関連付けされることを特徴とする請求項１９記載のメモリカードアクセスシステム。
21. 該別のメモリカード読み取りデータは別のメモリカードに関連付けされ、且つ該制御回路は該プロトコル処理操作と該橋渡し処理操作とを同時に実行でき、仲裁操作を実行し、
    該仲裁操作は、既定の規則に従って、該ホスト書き込みデータと、該メモリカード読み取りデータと、別のホスト書き込みデータと、別のメモリカード読み取りデータとの任意の組み合わせの書き込みまたは読み取りの順序を予め設定することを特徴とする請求項２０記載のメモリカードアクセスシステム。
22. 該ホストインタフェース回路はＰＣＩ−Ｅｘｐｒｅｓｓインタフェース回路又はＵＳＢインタフェース回路であり、該既定のプロトコルはＡＨＣＩ（Ａｄｖａｎｃｅ Ｈｏｓｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ）プロトコル、ＮＶＭ−Ｅｘｐｒｅｓｓ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）プロトコル又は自己定義するプロトコルであることを特徴とする請求項１９記載のメモリカードアクセスシステム。
23. 該メモリカード読み取りデータは多数の小さいデータで構成されるとき、該制御回路が該ホスト書き込みデータを生成する速度が毎秒１０Ｍｂｙｔｅ以上であり、一つの該多数の小さいデータのサイズは４Ｋｂｙｔｅを超えないことを特徴とする請求項１９記載のメモリカードアクセスシステム。
24. 該ハードディスクインターフェイスはＳＡＴＡインターフェイスであり、且つ、該マルチデバイス・サポート・インタフェースはＰＣＩ−Ｅｘｐｒｅｓｓインタフェース又はＵＳＢインタフェースであることを特徴とする請求項１９記載のメモリカードアクセスシステム。
25. 該メモリカードインタフェース回路はスロット手段を介して該メモリカードにアクセスし、且つ、該スロット手段は露出しないように密封型収容空間に格納されることを特徴とする請求項１９記載のメモリカードアクセスシステム。