JPH041840A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH041840A JPH041840A JP2103536A JP10353690A JPH041840A JP H041840 A JPH041840 A JP H041840A JP 2103536 A JP2103536 A JP 2103536A JP 10353690 A JP10353690 A JP 10353690A JP H041840 A JPH041840 A JP H041840A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- status
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 abstract description 14
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明はモジュール間のコマンド転送、データ転送、
およびステータス転送を同一バス上で実行するデータ転
送制御方式に関し、特に入出力制御装置内部におけるデ
ータ転送制御方式に関する。
およびステータス転送を同一バス上で実行するデータ転
送制御方式に関し、特に入出力制御装置内部におけるデ
ータ転送制御方式に関する。
(従来の技術)
一般に、ディスク装置等の入出力装置とホストコンピュ
ータとの間には、その間のデータ転送を制御するための
入出力制御装置が設けられている。この入出力制御装置
は、コマンド、データ、およびステータス等の転送情報
を入出力装置との間で授受する。この場合、これらコマ
ンド、データ、およびステータス等の転送情報は、どれ
も同一バス上を介して入出力制御装置と入出力装置間で
転送される。
ータとの間には、その間のデータ転送を制御するための
入出力制御装置が設けられている。この入出力制御装置
は、コマンド、データ、およびステータス等の転送情報
を入出力装置との間で授受する。この場合、これらコマ
ンド、データ、およびステータス等の転送情報は、どれ
も同一バス上を介して入出力制御装置と入出力装置間で
転送される。
このため、従来は、コマンド転送、データ転送、および
ステータス転送を区別するために、人出力制御装置内部
のCPUが、転送内容の認識および制御を各情報の転送
毎に逐−行う必要があ;た。
ステータス転送を区別するために、人出力制御装置内部
のCPUが、転送内容の認識および制御を各情報の転送
毎に逐−行う必要があ;た。
1個の入出力制御装置で1個の入出力装置を制御する場
合には前述のような従来方式で特に問題はないが、1個
の入出力制御装置に複数のチャネルを設けて複数の入出
力装置を制御する場合には、入出力制御装置内部のCP
Uにかかる負荷が増大されてしまう。なぜなら、複数の
入出力装置を制御する場合には、入出力制御装置内部の
CPUは、前述のようなコマンド転送、データ転送、お
よびステータス転送を区別するために各入出力装置との
データ転送全てに介入しなければならず、さらに各入出
力装置の能力に合わせたデータ転送制御を実行する必要
があるためである。
合には前述のような従来方式で特に問題はないが、1個
の入出力制御装置に複数のチャネルを設けて複数の入出
力装置を制御する場合には、入出力制御装置内部のCP
Uにかかる負荷が増大されてしまう。なぜなら、複数の
入出力装置を制御する場合には、入出力制御装置内部の
CPUは、前述のようなコマンド転送、データ転送、お
よびステータス転送を区別するために各入出力装置との
データ転送全てに介入しなければならず、さらに各入出
力装置の能力に合わせたデータ転送制御を実行する必要
があるためである。
したがって、従来のデータ転送制御方式では、入出力制
御装置のチャ・ネル性能が低下されてしまい、全ての入
出力装置を効率良く働かせる事が困難であった。
御装置のチャ・ネル性能が低下されてしまい、全ての入
出力装置を効率良く働かせる事が困難であった。
(発明が解決しようとする課題)
従来では、コマンド転送、データ転送、およびステータ
ス転送を区別するために各入出力装置とのデータ転送全
てにCPUが介入しなければならず、これによってチャ
ネル性能が低下さてしまう欠点があった。
ス転送を区別するために各入出力装置とのデータ転送全
てにCPUが介入しなければならず、これによってチャ
ネル性能が低下さてしまう欠点があった。
この発明はこのような点に鑑みてなされたもので、CP
tJが逐一介入すること無しにコマンド転送、データ転
送、およびステータス転送を区別した状態でデータ転送
できるようにし、充分なチャネル性能を実現することが
できるデータ転送制御方式を提供することを目的とする
。
tJが逐一介入すること無しにコマンド転送、データ転
送、およびステータス転送を区別した状態でデータ転送
できるようにし、充分なチャネル性能を実現することが
できるデータ転送制御方式を提供することを目的とする
。
[発明の構成]
(課題を解決するための手段)
この発明によるデータ転送制御方式は、モジュール間の
コマンド転送、データ転送、およびステータス転送を同
一バス上で実行するデータ処理システムにおいて、前記
モジュール間で授受されるコマンド、データ、およびス
テータスの各転送情報を一時的に格納するFIFOバッ
ファと、前記各転送情報の種類を示す識別フラグを生成
しその識別フラグを前記各転送情報に対応させて前記F
IFOバッファに設定する識別フラグ設定手段とを具備
し、各転送情報が前記識別フラグによって区別された状
態で転送されることを特徴とする。
コマンド転送、データ転送、およびステータス転送を同
一バス上で実行するデータ処理システムにおいて、前記
モジュール間で授受されるコマンド、データ、およびス
テータスの各転送情報を一時的に格納するFIFOバッ
ファと、前記各転送情報の種類を示す識別フラグを生成
しその識別フラグを前記各転送情報に対応させて前記F
IFOバッファに設定する識別フラグ設定手段とを具備
し、各転送情報が前記識別フラグによって区別された状
態で転送されることを特徴とする。
(作用)
このデータ転送制御方式においては、転送情報と識別フ
ラグの両方が一緒にFIFOバッファに設定されるので
、FIFOバッファから出力される識別フラグによって
転送情報がコマンド、データ、およびステータスのいず
れであるかを受信側モジュールが認識することができる
。このため、識別フラグを一旦設定した後は、CPUが
逐一介入すること無しに、コマンド転送、データ転送、
およびステータス転送を区別した状態でデータ転送がで
きるようになり、充分なチャネル性能を実現することが
可能となる。
ラグの両方が一緒にFIFOバッファに設定されるので
、FIFOバッファから出力される識別フラグによって
転送情報がコマンド、データ、およびステータスのいず
れであるかを受信側モジュールが認識することができる
。このため、識別フラグを一旦設定した後は、CPUが
逐一介入すること無しに、コマンド転送、データ転送、
およびステータス転送を区別した状態でデータ転送がで
きるようになり、充分なチャネル性能を実現することが
可能となる。
(実施例)
以下、図面を参照して、この発明の詳細な説明する。
第1図にはこの発明の一実施例に係わるデータ転送制御
方式を実現するための入出力制御装置のシステム構成が
示されている。
方式を実現するための入出力制御装置のシステム構成が
示されている。
入出力制御装置11はハードディスク装置18とフロッ
ピーディスク装置19の2個の入出力装置をホストコン
ピュータ(図示せず)の指示にしたがって制御するもの
であり、この入出力制御装置11は、バス20を介して
ハードディスク装置18に接続されていると共に、バス
21を介してフロッピーディスク装置19に接続されて
いる。この入出力制御装置11には、CPU13、RA
M14、直接メモリアクセスコントローラ(DMAC)
15、および人出力バッファ16.17か設けられてい
る。これらCPU13、RAM14、直接メモリアクセ
スコントローラ(DMAC)15、および人出力バッフ
ァ16.17は、システムバス12を介して相互接続さ
れている。
ピーディスク装置19の2個の入出力装置をホストコン
ピュータ(図示せず)の指示にしたがって制御するもの
であり、この入出力制御装置11は、バス20を介して
ハードディスク装置18に接続されていると共に、バス
21を介してフロッピーディスク装置19に接続されて
いる。この入出力制御装置11には、CPU13、RA
M14、直接メモリアクセスコントローラ(DMAC)
15、および人出力バッファ16.17か設けられてい
る。これらCPU13、RAM14、直接メモリアクセ
スコントローラ(DMAC)15、および人出力バッフ
ァ16.17は、システムバス12を介して相互接続さ
れている。
CPU13は、ハードディスク装置18とフロッピーデ
ィスク装置19のそれぞれと各種のデータ転送を実行す
るために、入出力制御装置11全体の動作を制御する。
ィスク装置19のそれぞれと各種のデータ転送を実行す
るために、入出力制御装置11全体の動作を制御する。
RA〜!14には、入出力制御装置IIとハードディス
ク装置18間、又は入出力制御装置11とフロッピーデ
ィスク装置19間で授受されるデータが格納される。
ク装置18間、又は入出力制御装置11とフロッピーデ
ィスク装置19間で授受されるデータが格納される。
直接メモリアクセスコントローラ(DMAC)15は、
CPU13の介入無しでRA M 13とハードディス
ク装置18間、又はRAM13とフロッピーディスク装
置19間のデータ転送を実行制御する。
CPU13の介入無しでRA M 13とハードディス
ク装置18間、又はRAM13とフロッピーディスク装
置19間のデータ転送を実行制御する。
人出力バッファ部16.17はそれぞれ送信用と受信用
の2個のFIFOバッファを利用して構成されるもので
あり、人出力バッファ部16は入出力制御装置IIとハ
ードディスク装置101間のデータ転送に使用され、人
出力バッファ部17は入出力制御装置11とフロッピー
ディスク装置19間のデータ転送に使用される。
の2個のFIFOバッファを利用して構成されるもので
あり、人出力バッファ部16は入出力制御装置IIとハ
ードディスク装置101間のデータ転送に使用され、人
出力バッファ部17は入出力制御装置11とフロッピー
ディスク装置19間のデータ転送に使用される。
この人出力制御装置11において、RAM14の内容を
ハードディスク装置18に書き込む場合には、ハードデ
ィスク装置18側の書き込みアドレスがコマンドとして
入出力制御装置11からハードディスク装置18へ転送
される。そして、このコマンドにに引き続き−、ライト
データが入出力制御装置11からハードディスク装ff
11gへ転送される。
ハードディスク装置18に書き込む場合には、ハードデ
ィスク装置18側の書き込みアドレスがコマンドとして
入出力制御装置11からハードディスク装置18へ転送
される。そして、このコマンドにに引き続き−、ライト
データが入出力制御装置11からハードディスク装ff
11gへ転送される。
この転送処理において、CPU13は、まず、転送情報
がコマンドであることを示す識別フラグとコマンドとを
1組として人出力バッファ部I6の送信用FIFOバッ
ファに格納し、その後で直接メモリアクセスコントロー
ラ15を起動させる。
がコマンドであることを示す識別フラグとコマンドとを
1組として人出力バッファ部I6の送信用FIFOバッ
ファに格納し、その後で直接メモリアクセスコントロー
ラ15を起動させる。
これにより、既に人出力バッファ部16の送信用FIF
Oバッファに格納されているコマンドと識別フラグとの
組みの後ろに連続して、転送情報がデータであることを
示す識別フラグとデータとの組が格納される。人出力バ
ッフ7部16の送信用FIFOバッファから出力される
コマンド識別フラグおよびデータ識別フラグによって、
コマンド転送およびデータ転送の区別がなされた状態で
、情報がハードディスク装置18に転送される。
Oバッファに格納されているコマンドと識別フラグとの
組みの後ろに連続して、転送情報がデータであることを
示す識別フラグとデータとの組が格納される。人出力バ
ッフ7部16の送信用FIFOバッファから出力される
コマンド識別フラグおよびデータ識別フラグによって、
コマンド転送およびデータ転送の区別がなされた状態で
、情報がハードディスク装置18に転送される。
CPU13は、直接メモリアクセスコントローラ15を
起動しているので、ハードディスク装fifNlの都合
に関係なくそのハードディスク装置18へのデータ転送
制御から一時解放される。このため、必要かあれば、C
PU13は、フロッピーディスク装置19に対するデー
タ転送制御に移ることができる。
起動しているので、ハードディスク装fifNlの都合
に関係なくそのハードディスク装置18へのデータ転送
制御から一時解放される。このため、必要かあれば、C
PU13は、フロッピーディスク装置19に対するデー
タ転送制御に移ることができる。
ハードディスク装置18へのデータ転送が終了すると、
ハードディスク装置1Bから入出力制御装置11にステ
ータスが転送されるが、この場合、転送情報がステータ
スであることを示すステータス識別フラグがそのステー
タスと一緒に人出力バッファ部16の受信用FIFOバ
ッファに格納される。
ハードディスク装置1Bから入出力制御装置11にステ
ータスが転送されるが、この場合、転送情報がステータ
スであることを示すステータス識別フラグがそのステー
タスと一緒に人出力バッファ部16の受信用FIFOバ
ッファに格納される。
受信用FIFOバッファから出力されるステータス讃別
フラグはCPU13によって読み取られ、これによって
CPU13に割り込みをかけられて一連のデータ転送処
理か終了される。
フラグはCPU13によって読み取られ、これによって
CPU13に割り込みをかけられて一連のデータ転送処
理か終了される。
人出力バッフ7部16.17の具体的な構成の一例を第
2図に示す。ここでは、人出力バッファ部16に対応し
た構成だけが代表して示されている。
2図に示す。ここでは、人出力バッファ部16に対応し
た構成だけが代表して示されている。
第2図に示されているように、人出力バッファ部】6は
、送信用FIFOバッファ30、受信用FIFOバッフ
ァ31.コマンド識別フラグジェネレータ32、コマン
ド識別信号ジェネレータ33、ステータス識別フラグジ
ェネレータ33、および割り込み信号ジェネレータ34
を備えている。
、送信用FIFOバッファ30、受信用FIFOバッフ
ァ31.コマンド識別フラグジェネレータ32、コマン
ド識別信号ジェネレータ33、ステータス識別フラグジ
ェネレータ33、および割り込み信号ジェネレータ34
を備えている。
送信用FIFOバッファ30は、システムバス12を介
して転送されてくる転送情報を入力して、それをバス2
0を介してハードディスク装置18へ順次出力するため
のものであり、1ビツトの識別情報フラグ領域30aと
8ビツトの転送情報領域30bとを1ワードの入出力単
位とする複数ワード構成である。また、受信用FIFO
バッファ31は、バス20を介してハードディスク装W
18から転送されてくる転送情報を入力して、それをバ
ス12を介してCPU13又はRA M 14に順次出
力するためのものであり、送信用FIFOバッファ30
と同様に、1ビツトの識別情報フラグ領域31aと8ビ
ツトの転送情報領域31bとを1ワードの入出力単位と
する複数ワード構成である。
して転送されてくる転送情報を入力して、それをバス2
0を介してハードディスク装置18へ順次出力するため
のものであり、1ビツトの識別情報フラグ領域30aと
8ビツトの転送情報領域30bとを1ワードの入出力単
位とする複数ワード構成である。また、受信用FIFO
バッファ31は、バス20を介してハードディスク装W
18から転送されてくる転送情報を入力して、それをバ
ス12を介してCPU13又はRA M 14に順次出
力するためのものであり、送信用FIFOバッファ30
と同様に、1ビツトの識別情報フラグ領域31aと8ビ
ツトの転送情報領域31bとを1ワードの入出力単位と
する複数ワード構成である。
コマンド識別フラグジェネレータ32は、CPU13に
よって設定されるコマンド識別フラグを送信用FIFO
バッファ30に入力するものであり、コマンド転送時に
は“1”を入力し、データ転送時には“0“を入力する
。コマンド識別信号ジェネレータ33は、送信用FIF
Oバッファ30から出力されるコマンド識別フラグに応
じた信号を発生して、コマンド転送かデータ転送かをハ
ードディスク装置18に通知する。
よって設定されるコマンド識別フラグを送信用FIFO
バッファ30に入力するものであり、コマンド転送時に
は“1”を入力し、データ転送時には“0“を入力する
。コマンド識別信号ジェネレータ33は、送信用FIF
Oバッファ30から出力されるコマンド識別フラグに応
じた信号を発生して、コマンド転送かデータ転送かをハ
ードディスク装置18に通知する。
ステータス識別フラグジェネレータ34は、ハードディ
スク装置18により設定されるステータス識別フラグを
受信用FIFOバッファ31に入力するものであり、ス
テータス転送時には“1”を入力し、データ転送時には
“0”を入力する。割り込み信号ジェネレータ35は、
受信用FIFOバッファ31から出力されるステータス
識別フラグが“1″の時に、CPU13に対する割り込
み信号を発生する。
スク装置18により設定されるステータス識別フラグを
受信用FIFOバッファ31に入力するものであり、ス
テータス転送時には“1”を入力し、データ転送時には
“0”を入力する。割り込み信号ジェネレータ35は、
受信用FIFOバッファ31から出力されるステータス
識別フラグが“1″の時に、CPU13に対する割り込
み信号を発生する。
次に、第1図においてCP IJ 13がハードディス
ク装置18とフロッピーディスク装置19の2個の入出
力装置をより効率良く動作させるためのデータ転送制御
動作の詳細を第2図を参照して説明する。
ク装置18とフロッピーディスク装置19の2個の入出
力装置をより効率良く動作させるためのデータ転送制御
動作の詳細を第2図を参照して説明する。
ハードディスク装置18にデータを書き込む場合には、
ハードディスク装置18の書き込みアドレスおよびリー
ド/ライトの区別を示すコマンドを入出力装置11から
ハードディスク装置18に転送する必要があるが、この
コマンド転送に先立ち、CPU13はコマンド識別フラ
グジェネレータ32に“1″を設定する。この後、CP
U13は、書き込みアドレスと書き込み動作を指示する
ために2バイト分のコマンドを送信用FIFOバッファ
30に入力する。この時、コマンド識別フラグジェネレ
ータ32の内容つまりフラグ1″も、コマンドと一緒に
送信用FIFOバッファ30に入力される。
ハードディスク装置18の書き込みアドレスおよびリー
ド/ライトの区別を示すコマンドを入出力装置11から
ハードディスク装置18に転送する必要があるが、この
コマンド転送に先立ち、CPU13はコマンド識別フラ
グジェネレータ32に“1″を設定する。この後、CP
U13は、書き込みアドレスと書き込み動作を指示する
ために2バイト分のコマンドを送信用FIFOバッファ
30に入力する。この時、コマンド識別フラグジェネレ
ータ32の内容つまりフラグ1″も、コマンドと一緒に
送信用FIFOバッファ30に入力される。
そして、CPU13は、コマンド識別フラグジェネレー
タ32に“O”を設定した後、直接メモリアクセスコン
トローラ15を起動する。この時点て、CPU13は、
ハードディスク装置18に対する制御動作から解放され
る。
タ32に“O”を設定した後、直接メモリアクセスコン
トローラ15を起動する。この時点て、CPU13は、
ハードディスク装置18に対する制御動作から解放され
る。
直接メモリアクセスコントローラ15は、CPU13の
介入無して、RA M 14に格納されているライトデ
ータを読み比し、それを送信用FIFOバッファ30に
入力する。この時、コマンド識別フラグジェネレータ3
2の内容つまり“0”もライトデータと一緒に送信用F
IFOバッファ30に入力される。これによって、送信
用FIFOバッファ30には、図示のように、最初の2
バイトにそれぞれコマンドと“1″の識別フラグとの組
みが格納され、それに続く所定バイトにそれぞれライト
データと“0”の識別フラグとの組みが格納される。
介入無して、RA M 14に格納されているライトデ
ータを読み比し、それを送信用FIFOバッファ30に
入力する。この時、コマンド識別フラグジェネレータ3
2の内容つまり“0”もライトデータと一緒に送信用F
IFOバッファ30に入力される。これによって、送信
用FIFOバッファ30には、図示のように、最初の2
バイトにそれぞれコマンドと“1″の識別フラグとの組
みが格納され、それに続く所定バイトにそれぞれライト
データと“0”の識別フラグとの組みが格納される。
この後、直接メモリアクセスコントローラ15によって
送信用FIFOバッファ30の内容がハードディスク装
置18に転送され、ハードディスク装置18はフラグが
“1”か“0”かによってコマンド転送とデータ転送を
区別する。
送信用FIFOバッファ30の内容がハードディスク装
置18に転送され、ハードディスク装置18はフラグが
“1”か“0”かによってコマンド転送とデータ転送を
区別する。
ハードディスク装置18からのリードデータを入出力制
御装置11に転送する場合には、受信用FIFOバッフ
ァ31が使用される。この時、ステータス識別フラグ−
ジェネレータ34は、ハードディスク装置18からの情
報を元にリードデータの転送時には“0”を発生し、ス
テータスデータの転送時には“1′を発生する。これら
フラグはそれぞれリードデータおよびステータスと同期
して受信用FIFOバッファ31に入力される。
御装置11に転送する場合には、受信用FIFOバッフ
ァ31が使用される。この時、ステータス識別フラグ−
ジェネレータ34は、ハードディスク装置18からの情
報を元にリードデータの転送時には“0”を発生し、ス
テータスデータの転送時には“1′を発生する。これら
フラグはそれぞれリードデータおよびステータスと同期
して受信用FIFOバッファ31に入力される。
受信用FIFOバッファ31のフラグ出力か“0”の場
合には、直接メモリアクセスコントローラ15によって
受信用FIFOバッファ31の内容つまりリードデータ
がRA M 14に読み込まれる。また、受信用FIF
Oバッファ31のフラグ出力が“1″の場合には、割り
込み信号ジェネレータ35によって割り込み信号が発生
され、CP U 1Bに割り込みかかけられる。これに
より、CPU13は転送結果を知るためにFIFOバッ
ファ31からステータスを読取り、一連の作業を終了す
る。
合には、直接メモリアクセスコントローラ15によって
受信用FIFOバッファ31の内容つまりリードデータ
がRA M 14に読み込まれる。また、受信用FIF
Oバッファ31のフラグ出力が“1″の場合には、割り
込み信号ジェネレータ35によって割り込み信号が発生
され、CP U 1Bに割り込みかかけられる。これに
より、CPU13は転送結果を知るためにFIFOバッ
ファ31からステータスを読取り、一連の作業を終了す
る。
この様に、この実施例においては、転送情報と1別フラ
グの両方が一緒にFIFOバッファに設定されるので、
FIFOバッファから出力される識別フラグによって転
送情報はコマンド、データ、およびステータスのいずれ
かに区別される。このため、識別フラグを一旦設定した
後は、CPUか逐一介入すること無しに、コマンド転送
、データ転送、およびステータス転送を区別した状態で
データ転送ができるようになり、CPU13の負荷を軽
減することか可能になる。したがって、充分なチャネル
性能を実現することが可能となる。
グの両方が一緒にFIFOバッファに設定されるので、
FIFOバッファから出力される識別フラグによって転
送情報はコマンド、データ、およびステータスのいずれ
かに区別される。このため、識別フラグを一旦設定した
後は、CPUか逐一介入すること無しに、コマンド転送
、データ転送、およびステータス転送を区別した状態で
データ転送ができるようになり、CPU13の負荷を軽
減することか可能になる。したがって、充分なチャネル
性能を実現することが可能となる。
尚、ここでは、ディスク装置を制御する人出力制御装置
について説明したが、この発明のデータ転送制御方式は
、このような入出力制御装置に限らず、モジュール間の
コマンド転送、データ転送、およびステータス転送が同
一バス上で実行される全てのシステムに適用することが
できる。
について説明したが、この発明のデータ転送制御方式は
、このような入出力制御装置に限らず、モジュール間の
コマンド転送、データ転送、およびステータス転送が同
一バス上で実行される全てのシステムに適用することが
できる。
[発明の効果]
以上のように、この発明によれば、CPUが逐一介入す
ること無しにコマンド転送、データ転送、およびステー
タス転送を区別した状態でデータ転送ができるようにな
り、充分なチャネル性能を実現することができる。
ること無しにコマンド転送、データ転送、およびステー
タス転送を区別した状態でデータ転送ができるようにな
り、充分なチャネル性能を実現することができる。
第1図はこの発明の一実施例に係わるシステム構成を示
すブロック図、第2図は第1図に示したシステムに設け
られている人出力バッファの具体的な構成の一例を示す
ブロック図である。 11・・・入出力制御装置、13・・・CPU514・
・・RAM。 15・・・直接メモリアクセスコントローラ、16.1
7・・・人出力バッフ7部、18・・・ハードディスク
装置、19・・・フロッピーディスク装置、30・・・
送信用FIFOバッファ、31・・・受信用FIFOバ
ッファ。 出願人代理人 弁理士 鈴江武彦
すブロック図、第2図は第1図に示したシステムに設け
られている人出力バッファの具体的な構成の一例を示す
ブロック図である。 11・・・入出力制御装置、13・・・CPU514・
・・RAM。 15・・・直接メモリアクセスコントローラ、16.1
7・・・人出力バッフ7部、18・・・ハードディスク
装置、19・・・フロッピーディスク装置、30・・・
送信用FIFOバッファ、31・・・受信用FIFOバ
ッファ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 モジュール間のコマンド転送、データ転送、およびステ
ータス転送を同一バス上で実行するデータ処理システム
において、 前記モジュール間で授受されるコマンド、データ、およ
びステータスの各転送情報を一時的に格納するFIFO
バッファと、前記各転送情報の種類を示す識別フラグを
生成しその識別フラグを前記各転送情報に対応させて前
記FIFOバッファに設定する識別フラグ設定手段とを
具備し、各転送情報が前記識別フラグによって区別され
た状態で転送されることを特徴とするデータ転送制御方
式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2103536A JP2829091B2 (ja) | 1990-04-19 | 1990-04-19 | データ処理システム |
US07/687,024 US5404548A (en) | 1990-04-19 | 1991-04-18 | Data transfer control system transferring command data and status with identifying code for the type of information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2103536A JP2829091B2 (ja) | 1990-04-19 | 1990-04-19 | データ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH041840A true JPH041840A (ja) | 1992-01-07 |
JP2829091B2 JP2829091B2 (ja) | 1998-11-25 |
Family
ID=14356579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2103536A Expired - Fee Related JP2829091B2 (ja) | 1990-04-19 | 1990-04-19 | データ処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5404548A (ja) |
JP (1) | JP2829091B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237864A (ja) * | 2000-02-25 | 2001-08-31 | Toyo Commun Equip Co Ltd | データ伝送装置及び方法 |
CN1078595C (zh) * | 1992-03-23 | 2002-01-30 | 不二制油株式会社 | 水溶性多糖及其制备方法和应用 |
JP2010250813A (ja) * | 2002-10-31 | 2010-11-04 | Ring Technology Enterprises Llc | ストレージシステムのための方法及びシステム |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5850573A (en) * | 1990-08-16 | 1998-12-15 | Canon Kabushiki Kaisha | Control method for peripheral device in host computer connectable to a plurality of peripheral devices |
US5655147A (en) * | 1991-02-28 | 1997-08-05 | Adaptec, Inc. | SCSI host adapter integrated circuit utilizing a sequencer circuit to control at least one non-data SCSI phase without use of any processor |
IL100127A0 (en) * | 1991-03-11 | 1992-08-18 | Future Domain Corp | Scsi controller |
US5867727A (en) * | 1992-06-24 | 1999-02-02 | Fujitsu Limited | System for judging read out transfer word is correct by comparing flag of transfer word and lower bit portion of read destination selection address |
US5491812A (en) * | 1992-09-28 | 1996-02-13 | Conner Peripherals, Inc. | System and method for ethernet to SCSI conversion |
US5659690A (en) * | 1992-10-15 | 1997-08-19 | Adaptec, Inc. | Programmably configurable host adapter integrated circuit including a RISC processor |
DE69428748T2 (de) * | 1993-07-30 | 2002-08-08 | Honeywell, Inc. | Speicherschnittstellesystem mit Marker |
JPH07262154A (ja) * | 1994-03-25 | 1995-10-13 | Fujitsu Ltd | プロセッサ間通信制御方式 |
US6437869B1 (en) * | 1994-03-31 | 2002-08-20 | Canon Kabushiki Kaisha | Printer apparatus, printer system and control method therefor |
US5729719A (en) * | 1994-09-07 | 1998-03-17 | Adaptec, Inc. | Synchronization circuit for clocked signals of similar frequencies |
US5696990A (en) * | 1995-05-15 | 1997-12-09 | Nvidia Corporation | Method and apparatus for providing improved flow control for input/output operations in a computer system having a FIFO circuit and an overflow storage area |
US5940866A (en) * | 1995-12-13 | 1999-08-17 | International Business Machines Corporation | Information handling system having a local address queue for local storage of command blocks transferred from a host processing side |
JP2792501B2 (ja) * | 1996-02-28 | 1998-09-03 | 日本電気株式会社 | データ転送方式およびデータ転送方法 |
US5797043A (en) * | 1996-03-13 | 1998-08-18 | Diamond Multimedia Systems, Inc. | System for managing the transfer of data between FIFOs within pool memory and peripherals being programmable with identifications of the FIFOs |
KR100243271B1 (ko) * | 1996-12-20 | 2000-02-01 | 윤종용 | 광 디스크 데이타 재생 시스템의 명령 대기 장치 및 방법 |
DE69837356T2 (de) * | 1997-02-14 | 2007-11-29 | Canon K.K. | Vorrichtung, System und Verfahren zur Datenübertragung und Vorrichtung zur Bildverarbeitung |
KR100810218B1 (ko) | 1999-03-18 | 2008-03-06 | 삼성전자주식회사 | 디지털 휴대용 단말기에서 사용자에 의해 터치 스크린 패널을 통해 입력된 터치스크린 패널 데이터 처리 장치 및 방법 |
JP3606133B2 (ja) * | 1999-10-15 | 2005-01-05 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US7085788B2 (en) * | 2003-12-03 | 2006-08-01 | Hitachi, Ltd. | Remote copy system configured to receive both a write request including a write time and a write request not including a write time. |
US7437389B2 (en) * | 2004-03-10 | 2008-10-14 | Hitachi, Ltd. | Remote copy system |
US7724599B2 (en) * | 2003-12-03 | 2010-05-25 | Hitachi, Ltd. | Remote copy system |
US8032726B2 (en) * | 2003-12-03 | 2011-10-04 | Hitachi, Ltd | Remote copy system |
JP4477950B2 (ja) * | 2004-07-07 | 2010-06-09 | 株式会社日立製作所 | リモートコピーシステム及び記憶装置システム |
US7330861B2 (en) | 2004-09-10 | 2008-02-12 | Hitachi, Ltd. | Remote copying system and method of controlling remote copying |
JP4915775B2 (ja) * | 2006-03-28 | 2012-04-11 | 株式会社日立製作所 | ストレージシステム及びストレージシステムのリモートコピー制御方法 |
JP4740766B2 (ja) * | 2006-02-27 | 2011-08-03 | 富士通株式会社 | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム |
WO2011065354A1 (ja) * | 2009-11-26 | 2011-06-03 | 日本電気株式会社 | バスモニタ回路及びバスモニタ方法 |
CN113868159A (zh) * | 2020-06-30 | 2021-12-31 | 中车株洲电力机车研究所有限公司 | Io模块、模块内主控装置和模块内接口装置的识别方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3972023A (en) * | 1974-12-30 | 1976-07-27 | International Business Machines Corporation | I/O data transfer control system |
JPS5255446A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Information transfer control system |
US4112490A (en) * | 1976-11-24 | 1978-09-05 | Intel Corporation | Data transfer control apparatus and method |
JPS5857770B2 (ja) * | 1979-06-22 | 1983-12-21 | パナファコム株式会社 | 情報転送制御方式 |
US4453211A (en) * | 1981-04-28 | 1984-06-05 | Formation, Inc. | System bus for an emulated multichannel system |
JPS58225422A (ja) * | 1982-06-25 | 1983-12-27 | Toshiba Corp | デ−タ制御装置 |
US4763249A (en) * | 1983-09-22 | 1988-08-09 | Digital Equipment Corporation | Bus device for use in a computer system having a synchronous bus |
US4622630A (en) * | 1983-10-28 | 1986-11-11 | Data General Corporation | Data processing system having unique bus control protocol |
US4754399A (en) * | 1983-12-28 | 1988-06-28 | Hitachi, Ltd. | Data transfer control system for controlling data transfer between a buffer memory and input/output devices |
US4942515A (en) * | 1986-03-31 | 1990-07-17 | Wang Laboratories, Inc. | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame |
EP0245765B1 (en) * | 1986-05-14 | 1993-09-22 | Mitsubishi Denki Kabushiki Kaisha | Data transfer control system |
US4800491A (en) * | 1986-11-17 | 1989-01-24 | General Electric Company | Register-stack apparatus |
US4805137A (en) * | 1987-01-08 | 1989-02-14 | United Technologies Corporation | Bus controller command block processing system |
US4965801A (en) * | 1987-09-28 | 1990-10-23 | Ncr Corporation | Architectural arrangement for a SCSI disk controller integrated circuit |
US5233692A (en) * | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
-
1990
- 1990-04-19 JP JP2103536A patent/JP2829091B2/ja not_active Expired - Fee Related
-
1991
- 1991-04-18 US US07/687,024 patent/US5404548A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1078595C (zh) * | 1992-03-23 | 2002-01-30 | 不二制油株式会社 | 水溶性多糖及其制备方法和应用 |
JP2001237864A (ja) * | 2000-02-25 | 2001-08-31 | Toyo Commun Equip Co Ltd | データ伝送装置及び方法 |
JP2010250813A (ja) * | 2002-10-31 | 2010-11-04 | Ring Technology Enterprises Llc | ストレージシステムのための方法及びシステム |
Also Published As
Publication number | Publication date |
---|---|
JP2829091B2 (ja) | 1998-11-25 |
US5404548A (en) | 1995-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH041840A (ja) | データ処理システム | |
US4837487A (en) | System for coupling a visual sensor processor and a robot controller | |
US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
JP2529978B2 (ja) | 本体−通信制御アダプタ間インタフェ―ス制御方式 | |
JPS61251252A (ja) | デ−タ転送処理方法 | |
JPH0421149A (ja) | Dmaデータ伝送装置 | |
JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速pio伝送方法 | |
JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
JPH06149734A (ja) | データ転送制御装置 | |
JPH05233525A (ja) | I/o処理装置 | |
JPH06259379A (ja) | データ転送制御装置 | |
JPH08161253A (ja) | Dma制御方法およびdma制御装置 | |
JPS58101322A (ja) | デ−タ転送制御回路 | |
JPH0136138B2 (ja) | ||
JPH0290839A (ja) | 回線制御装置のコマンド処理方式 | |
JPH01106252A (ja) | 周辺制御装置 | |
JPH0626363B2 (ja) | バイシンクプロトコルによるパデイング制御方式 | |
JPS6245575B2 (ja) | ||
JPH03263154A (ja) | データ処理方法 | |
JPH05233164A (ja) | パラレルデータ処理装置 | |
JPH03158924A (ja) | プリンタ制御装置 | |
JPS5918733B2 (ja) | デ−タ送受信制御装置 | |
JPS58105321A (ja) | 周辺制御装置 | |
JPS61183766A (ja) | Dmaデ−タ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |