JPH01106252A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPH01106252A JPH01106252A JP26427387A JP26427387A JPH01106252A JP H01106252 A JPH01106252 A JP H01106252A JP 26427387 A JP26427387 A JP 26427387A JP 26427387 A JP26427387 A JP 26427387A JP H01106252 A JPH01106252 A JP H01106252A
- Authority
- JP
- Japan
- Prior art keywords
- command
- peripheral control
- control device
- command string
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000004891 communication Methods 0.000 claims description 5
- 230000004043 responsiveness Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の周辺装置を制御する周辺制御装置に関
し、特に、中央処理袋［（ＣＰＵ ）よりのコマンドの
処理に関するものである。
し、特に、中央処理袋［（ＣＰＵ ）よりのコマンドの
処理に関するものである。
従来の技術
従来、複数のチャネルを持ち複数の周辺装置を制御すゐ
この種の装置は第７図に示されるように通信パスに接続
された周辺制御装置により周辺装置が接続された複数個
のチャネルが制御されている。いまチャネルφ／に接続
されている周辺装置すｌが主記憶装置とデータ転送を行
なっているときに６周辺制御装置の共通制御部はチャネ
ルφｌに専有されているのでＣＰＵよりチャネルナノ〜
＋ｑに対して実行されるデータ転送開始コマンド、パラ
メータ設定コマンドおよびステータス要求コマンド等は
チャネルナノの専有が解除された後に受付可能となるよ
うになっている。
この種の装置は第７図に示されるように通信パスに接続
された周辺制御装置により周辺装置が接続された複数個
のチャネルが制御されている。いまチャネルφ／に接続
されている周辺装置すｌが主記憶装置とデータ転送を行
なっているときに６周辺制御装置の共通制御部はチャネ
ルφｌに専有されているのでＣＰＵよりチャネルナノ〜
＋ｑに対して実行されるデータ転送開始コマンド、パラ
メータ設定コマンドおよびステータス要求コマンド等は
チャネルナノの専有が解除された後に受付可能となるよ
うになっている。
発明が解決しようとする問題点
上述した従来の周辺制御装置では、槙１図に示されるよ
うにチャネルナｌに接続されている周辺装置すｌが主記
憶装置とデータ転送を行っているときに、共通制御部は
チャネル＋／に専有されているのでＣＰＵよりチャネル
ゆコ〜＋４に対して実行されるデータ転送開始コマンド
、パラメータ設定コマンドおよびステータス要求コマン
ド等はチャネルナｌの専有が解除された後に受付可能と
なる。このために、上記コマンド等の実行速度が著しく
遅くなり、 ＣＰＵの処理効率を低下させる原因となっ
ている。
うにチャネルナｌに接続されている周辺装置すｌが主記
憶装置とデータ転送を行っているときに、共通制御部は
チャネル＋／に専有されているのでＣＰＵよりチャネル
ゆコ〜＋４に対して実行されるデータ転送開始コマンド
、パラメータ設定コマンドおよびステータス要求コマン
ド等はチャネルナｌの専有が解除された後に受付可能と
なる。このために、上記コマンド等の実行速度が著しく
遅くなり、 ＣＰＵの処理効率を低下させる原因となっ
ている。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な周辺制御１１装ａｆ
提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な周辺制御１１装ａｆ
提供することにある。
発明が解決しようとする問題点
上記目的を達成する為に１本発明に係る周辺制御装・纜
は、チャネル＋ｌに接続されている周辺装置すｌが主記
憶装置とデータ転送を行なっているときに、他のチャネ
ルに対するデータ転送開始コマンド、パラメータ設定コ
マンドおよびステータス要求コマンド等が発生した場合
にこれを従来装置のようにチャネルナｌを使った処理が
終るのを待って中央処理装置が新しいコマンドを周辺制
御装置に送るのでは々く、中央処理装置はデータ転送の
コマンドを受は付けるとまず主記憶装置に現在周辺装置
で実行中のコマンドに続いて周辺制御装置で実行される
べきコマンドであることを示すコマンドをメモリに格納
しその後、データ転送あるいはステータス転送を指示す
るコマンドをメモリに格納するように構成される。周辺
制御装置ｔＦｉ。
は、チャネル＋ｌに接続されている周辺装置すｌが主記
憶装置とデータ転送を行なっているときに、他のチャネ
ルに対するデータ転送開始コマンド、パラメータ設定コ
マンドおよびステータス要求コマンド等が発生した場合
にこれを従来装置のようにチャネルナｌを使った処理が
終るのを待って中央処理装置が新しいコマンドを周辺制
御装置に送るのでは々く、中央処理装置はデータ転送の
コマンドを受は付けるとまず主記憶装置に現在周辺装置
で実行中のコマンドに続いて周辺制御装置で実行される
べきコマンドであることを示すコマンドをメモリに格納
しその後、データ転送あるいはステータス転送を指示す
るコマンドをメモリに格納するように構成される。周辺
制御装置ｔＦｉ。
また現在実行中のコマンドを終了すると次のコマンドを
取り込み１次に実行すべきコマンドがあるか判断し、あ
れば七のコマンドを実行し、なけれは中央処理装置にコ
マンドの終了を報告する。このようにすることによりハ
ードウェア量を増やすことなく、中央処理装置にかかる
負荷を減少さすことができる。
取り込み１次に実行すべきコマンドがあるか判断し、あ
れば七のコマンドを実行し、なけれは中央処理装置にコ
マンドの終了を報告する。このようにすることによりハ
ードウェア量を増やすことなく、中央処理装置にかかる
負荷を減少さすことができる。
実施例
次に本発明を七の好虜しい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明に係る周辺制御装置のシステム内での位
置を示している。
置を示している。
第１図において１周辺制御装置ダは主記憶装置（ｍ）
、７ 、 ＣＰＵ ／と共に通信パスコに接続されてい
る。また周辺制御装＃、ダには周辺装＠２が接続されて
いる。
、７ 、 ＣＰＵ ／と共に通信パスコに接続されてい
る。また周辺制御装＃、ダには周辺装＠２が接続されて
いる。
第一図は本発明に係る周辺制御装置ダの一実施例を示す
ブロック構成図である。
ブロック構成図である。
第一図を参照するに、パスコントローラ６は通信パスコ
に接続され、 ＣＰＵ ／ 、 Ｍｍｊあるいは他の周
辺制御装＠ （Ｐ（ＥＵ ） ｔコとコマンドまたはデ
ータのやりとりを行う。処理装置Ｓは１通信パスコ。
に接続され、 ＣＰＵ ／ 、 Ｍｍｊあるいは他の周
辺制御装＠ （Ｐ（ＥＵ ） ｔコとコマンドまたはデ
ータのやりとりを行う。処理装置Ｓは１通信パスコ。
パスコントローラ６を通して受信したコマンドを処理し
、必要があればその結果をローカルメモリ９に格納する
。ローカルメモリ９は処理装置ｉ１１が処理した結果を
格納する。アダプタクは周辺装置／／へのデータの変換
を行う。
、必要があればその結果をローカルメモリ９に格納する
。ローカルメモリ９は処理装置ｉ１１が処理した結果を
格納する。アダプタクは周辺装置／／へのデータの変換
を行う。
次にこの実施例の動作および効果を述べる。
複数の周辺装置を制御する周辺制御装置はソフトウェア
からはすべての周辺装置が独立して制御されるように認
識される。しかしながら、 ＣＰＵからのコマンドを解
読して周辺装置を制御するハードウェアはコスト実装制
限等の理由により１周辺装置ごとに設けるのは難しい。
からはすべての周辺装置が独立して制御されるように認
識される。しかしながら、 ＣＰＵからのコマンドを解
読して周辺装置を制御するハードウェアはコスト実装制
限等の理由により１周辺装置ごとに設けるのは難しい。
そこでこのような周辺制御装置では上記ノ・−ドウエア
が一つの周辺装置に関する処理を行なっている間は別の
周辺装置に対するＣＰＵからのコマンドの処理は待たさ
れることになる。
が一つの周辺装置に関する処理を行なっている間は別の
周辺装置に対するＣＰＵからのコマンドの処理は待たさ
れることになる。
この実施例では周辺装置に対応した論理的なチャネルに
対するＣＰＵ ｔからのコマンド列はメインメモリ（Ｍ
Ｍ ） 、７に格納され、周辺制御装置ｉ１ｉ （ＰＣ
Ｕ）ＩＩがメインメモリ３よりコマンドを取りだしてき
てこれ゛を処理する。そして９周辺制御装置ケが処理中
の時にＣＰＵ ／から周辺制御Ｖｅ置ダに処理要求が起
った場合には、現在実行中のコマンド列に続いてコマン
ドがあり、それがどのチャネルでの処理なのかを示すコ
マンドをメインメモリ３に格納し。
対するＣＰＵ ｔからのコマンド列はメインメモリ（Ｍ
Ｍ ） 、７に格納され、周辺制御装置ｉ１ｉ （ＰＣ
Ｕ）ＩＩがメインメモリ３よりコマンドを取りだしてき
てこれ゛を処理する。そして９周辺制御装置ケが処理中
の時にＣＰＵ ／から周辺制御Ｖｅ置ダに処理要求が起
った場合には、現在実行中のコマンド列に続いてコマン
ドがあり、それがどのチャネルでの処理なのかを示すコ
マンドをメインメモリ３に格納し。
続いて処理すべきコマンド列を格納する。周辺制御装置
ｔ４Ｉはメインメモリ３に格納されているコマンド列を
順次処理していくことにより、 ＣＰＵ ｔからのコマ
ンドは待たされることなく、コ、マントに対する応答性
が改善される。
ｔ４Ｉはメインメモリ３に格納されているコマンド列を
順次処理していくことにより、 ＣＰＵ ｔからのコマ
ンドは待たされることなく、コ、マントに対する応答性
が改善される。
発明の詳細
な説明したように１本発明によれば、チャネルの処理の
終了を待つことなくメインメモリにデータ転送等を指示
するコマンド列とそのコマンド列に続いて処理すべきコ
マンド列があるか、そしてそれはどのチャネルに対して
なのかを示すコマンドを格納することにより、 ｃｐｕ
からのコマンドに対する応答性の改善、：＆−よび周辺
装置の制御動作を高速化できるという効果が得られる。
終了を待つことなくメインメモリにデータ転送等を指示
するコマンド列とそのコマンド列に続いて処理すべきコ
マンド列があるか、そしてそれはどのチャネルに対して
なのかを示すコマンドを格納することにより、 ｃｐｕ
からのコマンドに対する応答性の改善、：＆−よび周辺
装置の制御動作を高速化できるという効果が得られる。
＠１図は本発明の一実施例のシステム内での位置を示す
ブロック図、第一図は第１図で示した周辺制御装置の一
実施例を示すブロック構成図である。 ハ・・中央処理装置（ＣＰＵ ） 、コ・・・通信パス
、Ｊ・・・メインメモリ（ＭＭ） 、 ｅ −・・周辺
制御袋＠ （ＰＣＵ）。 ！・・・周辺装置、６・・・パスコントローラ、り・・
・アダプタ、ｔ・・・処理装置、９・・・ローカルメモ
リ、／／・・・周辺装置、ｌコ・・・周辺制御装置
ブロック図、第一図は第１図で示した周辺制御装置の一
実施例を示すブロック構成図である。 ハ・・中央処理装置（ＣＰＵ ） 、コ・・・通信パス
、Ｊ・・・メインメモリ（ＭＭ） 、 ｅ −・・周辺
制御袋＠ （ＰＣＵ）。 ！・・・周辺装置、６・・・パスコントローラ、り・・
・アダプタ、ｔ・・・処理装置、９・・・ローカルメモ
リ、／／・・・周辺装置、ｌコ・・・周辺制御装置
Claims (1)
- 中央処理装置と、複数個の周辺装置を制御するための周
辺制御装置と、主記憶装置と、前記各装置間の情報を転
送するための通信バスとを有するデータ処理システムに
おける入出力動作の指令を行うための信号またはコマン
ドの処理と周辺装置の動作およびデータ転送の処理を行
う論理的に複数のチャネルを有する周辺制御装置におい
て、周辺制御装置が処理中に該周辺制御装置に対する処
理要求が発生すると現在実行中のコマンド列の次に処理
すべきコマンド列があることを示すコマンドと次に処理
すべきコマンド列を現在実行中のコマンド列に続けてメ
モリに格納することにより該周辺制御装置は順次そのコ
マンド列を処理していきその結果を中央処理装置に報告
することを特徴とする周辺制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26427387A JPH01106252A (ja) | 1987-10-20 | 1987-10-20 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26427387A JPH01106252A (ja) | 1987-10-20 | 1987-10-20 | 周辺制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106252A true JPH01106252A (ja) | 1989-04-24 |
Family
ID=17400877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26427387A Pending JPH01106252A (ja) | 1987-10-20 | 1987-10-20 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106252A (ja) |
-
1987
- 1987-10-20 JP JP26427387A patent/JPH01106252A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPS58134324A (ja) | インタ−フエイス・アダプタ | |
| JPS6054063A (ja) | デ−タ転送システム | |
| JPH03189843A (ja) | データ処理システムおよび方法 | |
| JPS586177B2 (ja) | インタ−フエ−ス回路の選択システム | |
| EP0578749B1 (en) | Apparatus and method for fast i/o transfer | |
| JPH01106252A (ja) | 周辺制御装置 | |
| JPH0431945A (ja) | 計算機システムにおける入出力制御方式 | |
| JPS61251252A (ja) | デ−タ転送処理方法 | |
| JPS63296155A (ja) | 周辺制御装置 | |
| JPS60118966A (ja) | ジヨブ分散処理方式 | |
| JPH01318140A (ja) | マルチプロセッサシステム | |
| JPS61131154A (ja) | デ−タ転送制御方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH0719209B2 (ja) | パイプライン制御装置 | |
| JPH0474266A (ja) | 識別子付きアクセス命令の逐次化制御方式 | |
| JPS6217776B2 (ja) | ||
| JPH01219942A (ja) | Ｄｍａコントローラ装置 | |
| JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH0290839A (ja) | 回線制御装置のコマンド処理方式 | |
| JPH0228747A (ja) | バス管理方法 | |
| JPH04346150A (ja) | データ転送処理システム |