JPH0335331A - 周辺制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、周辺制御装置の保守、診断機能に関し、特に
、プログラム動作時にレジスタに指定したデータがセッ
トされた時点での一装置の制御情報を任意に収集可能と
する保守、診断機能に関する。

従来の技術 従来、この種の周辺制御装置は、プログラム中に目的と
するレジスタのデータを比較をして動作情報を記録する
かどうかの判断とその処理を固定的に設定していた。も
しくは読み書き可能な記憶素子上のプログラムに対しサ
ービスプロセッサ等を用いて外部からプログラムを一部
書き替えることによってレジスタの内容をチエツクする
判断ルーチンを追加し、目的とするデータ値となったと
きに装置の動作情報を記憶部に記録する処理を行ってい
た。

発明が解決しようとする課題 上述した従来の周辺制御装置は、レジスタに目的とする
データが格納された時点での動作情報を収集する手段と
して、レジスタの内容をチエツクする処理を加える為に
プログラムの一部を書き替えて動作情報を収集し、記憶
素子上に記録する処理を行うプログラムを呼び出１．て
いた。

しかるに、読み書き可能な記憶素子上で書き替えを行っ
た場合には、周辺制御装置が初期設定を行うたびごとに
書き替えが無効化され、再度書き替えを行わねばならな
い欠点がある。

また、周辺制御装置のプログラムが磁気記憶媒体で存在
し、初期設定のたびにブートロードされる形式となって
いれば磁気記憶媒体中のプログラムを書き替える方法も
あるが、目的とするデータ値での情報収集をやめる場合
や、情報を収集したいときのデータ値を変更する場合な
ど、プログラムの書き替えや修正を重ねているとプログ
ラムを破壊する虞がありその扱いはきわめて慎重さを要
求され、一般に扱いにくいという欠点がある。

また、プログラムが書き込み不可な不揮発性素子上に存
在する場合にはプログラムの書き替えによって任意のデ
ータ値でプログラム動作時の情報を得るという手段は不
可能であるという欠点がある。また、判断処理をマイク
ロプログラムで実行すると実行速度の低下を招くという
欠点がある。

本発明は従来の上記実情に鑑みてなされたちのであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な周辺制御装置を提
供することにある。

課題を解決するための手段 上記目的を達成する為に、本発明に係る周辺制御装置は
、データイメージを指定するスイッチと、データイメー
ジとレジスタデータの値とを比較し一致したときに割込
み信号を発生する第１の比較器と、１マイクロ命令実行
前のデータイメージが一致していたら割込み信号を抑え
る信号を発生する第２の比較器と、装置の動作情報を収
集し記憶素子上に記録する割込み処理手段とを備えて構
成される。

実施例 次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図であり
、周辺制御装置の割込み制御、処理部を示している。

第１図を参照するに、データ被比較レジスタ１はプログ
ラム実行時にデータが格納され、比較器（Ｂ）１２に接
続され割込み制御線１３に接続されている。またデータ
被比較レジスタ１はデイツプスイッチイメージ格納レジ
スタ２と共に比較器（Ａ）３に接線されている。比較器
３の出力は割込み信号線４を介して割込み制御線１３と
ＡＮＤをとられた後にＣＰＵの制御回路５と接続されて
いる０割込みベクトル６は、割込みが発生したときに実
行が開始されるアドレスが格納されており、内部バス７
を介してプログラムカウンタ１１と接続されている。ま
た、レジスタ等の装置の動作情報を格納する記憶回路８
及びプログラム格納領域９は共に内部バス７に接続され
ている。更にＣＰＵの制御回路５とプログラム動作によ
って随時更新されるレジスタ類１０も内部バス７に接続
されている。

次に上記構成に基いて本発明の詳細な説明する。

先ず、割込み処理を行わせるデータイメージをデイツプ
スイッチで選択し、デイツプスイッチイメージ格納アド
レス２に比較用のデータ値をセットする。比較器（Ａ）
３でデータ被比較レジスタ１の値とデイツプスイッチイ
メージ格納レジスタ２の値を常に比較し、一致した時点
で割込み信号線４上に割込み信号を出力する。また、デ
ータ被比較レジスタ１の値は比較器（ＢＮ２にセットさ
れ、１マイクロ命令実行前のデータ被比較レジスタ１の
値と保存、比較され一致していなければ割込み制御線１
３を“°旧ｇｈｌ＋の状態にし、一致していれば“’、
Ｌｏｗ”の状態にする。従って、データ被比較レジスタ
１の値とデイツプスイッチイメージ格納アドレス２の値
が一致した時点では割込み制御！！１３は゛旧ｇｈｌ＋
の状態になっている為に、割込み信号線４を通してＣＰ
Ｕの制御回路５に割込み要求を出力する。

割込み要求によってＣＰＵの制御回路５は割込みベクト
ル６の内容を内部バス７を介してプログラムカウンタ１
１にセットすることによりプログラム格納領域９に格納
されているプログラムの実行アドレスを割込みベクトル
６で指定した割込み処理プログラムの先頭アドレスに変
更する。被割込みプログラムへの戻りアドレスは記憶回
路８に一時的に退避しておく６割込み処理プログラムに
従ってＣＰＵの制御回路５が動作することによって、記
憶回路８にレジスタ類１０の内容等、装置の動作に関す
る情報を格納する。割込み処理プログラムの終了時に記
憶回路８に退避していた被割込みプログラムへの戻りア
ドレスをプログラムカウンタ１１にセットすることによ
り元の処理を継続する。ここで、元の処理に戻った時点
ではデータ被比較レジスタ１の値とデイツプスイッチイ
メージ格納レジスタ２の値が一致しているが、比較器（
Ｂ）１２によって割込み制御線１３が“Ｌｏｗ　”にな
っているので割込みは発生しない、データ被比較レジス
タ１に他の値がセットされた後、再びデイツプスイッチ
イメージ格納レジスタ２の値と同じ値がセットされれば
再び割込みが発生する。

発明の詳細 な説明したように、本発明によれば、プログラム実行時
の動作情報を得る為にレジスタに目的とするデータがセ
ットされた時点で割込み処理をする為に、プログラムを
書き替える必要がなく、誤ってプログラムを破壊するこ
とを防ぐことができる効果が得られる。

また、レジスタ値のチエツクを行うポイントを全範囲で
行う必要がなくなる為に、ロジックの複雑化を避けるこ
とが可能となる。

また、本発明によれば、データの比較をハードウェアで
行う為に、プログラムの実行速度の低下を防ぐことがで
きる効果が得られる。

また、比較用のデータ指定をスイッチ（デイツプスイッ
チ等）で行う為に、サービスプロセッサ等を介する必要
がなく小さなシステムで実現可能である。

更にまた、スイッチによって指定する為に、指定したデ
ータ値の変更はきわめて容易に行うことができる効果が
得られる。

【図面の簡単な説明】

第１図は本発明に係る周辺制御装置の割込み制御及び割
込み処理を行う部分の一実施例を示すブロック構成図で
ある。 １・・・データ被比較レジスタ、２・・・デイツプスイ
ッチイメージ格納レジスタ、３・・・比較器Ａ、４・・
・割込み信号線、５・・・ＣＰＵの制御回路、６・・・
割込みベクトル、７・・内部バス、８・・・記憶回路、
９・・・プログラム格納領域、１０・・・レジスタ類、
１１・・・プログラムカウンタ、１２・・・比較器Ｂ、
１３・・・割込み制御線

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサを有しメモリ上に格納されたマイク
   ロプログラムにより制御を行う周辺制御装置において、
   レジスタの期待値を指定するスイッチと、前記期待値と
   レジスタの値を比較し一致したときにマイクロプロセッ
   サに割込み信号を発生する第１の比較器と、前記レジス
   タの値と現在のレジスタの値が少なくとも２マイクロ命
   令以上連続して一致していたら割込み信号を抑える信号
   を発生する第２の比較器と、割込み発生時に装置の動作
   情報を収集し記憶部に格納する手段とを有することを特
   徴とする周辺制御装置。