JPH03268144A - ディジタル処理装置の障害検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プロセッサユニットによって複数の被制御ユニットを制
御するようにしたディジタル処理装置の障害検出回路に
関し、 小さな回路構成で、多数の被制御ユニットにおける障害
を検出することを目的とし、 プロセッサユニットから被制御ユニットへのアクセス信
号の出力と、そのアクセス信号に対する被制御ユニット
からプロセッサユニットへの応答信号の出力とを検知し
て、上記アクセス信号検知の後一定時間以内に上記応答
信号が検知されないときには、上記プロセッサユニット
に対して障害検出信号を出力するカウンタ回路と、上記
カウンタ回路から障害検出信号か出力された後その障害
から復旧するまでは、上記カウンタ回路から障害検出信
号か出力されない状態を保持する保持回路とを設けて構
成する。

ようにしたものなどがある（特開昭６＝５ｏ＋３３号公
報）。

〔産業上の利用分野〕

この発明は、プロセッサユニットによって複数の被制御
ユニットを制御するようにしたディジタル処理装置の障
害検出回路に関する。

ディジタル処理装置において障害が発生したとき、複数
の被制御ユニットの中のどの被制御ユニットで障害が発
生したのかを検出する必要かある。

１７かし、被制御ユニット毎に障害検出回路を設けたの
では回路構成が著しく大きくなり、経済性も悪いので、
複数の被制御ユニットにお（プる障害を集中的に検出す
る必要がある。

〔発明が解ｔＬようとする課題〕

ｊ、かじ、複数の被制御ユニットから夫々出力される同
期信号を比較するためには、同期信号を監視するための
回路を被制御ユニットと同数設ける必要があるので、被
制御ユニットの数が多い場合には、ウォッチドッグタイ
マ自体の回路構成かはなはだ大きなものとなってしまう
欠点がある。

この発明は、そのような従来の欠点を解消し：、小さな
回路構成で、多数の被制御ユニットにおける障害を検出
することができるディジタル処理装置の障害検出回路を
桿供することを目的とする。

〔従来の技術〕

そこで、一つのウォッチドッグタイマによって複数の被
制御ユニットの障害を検出できるように、複数の被制御
ユニットから夫々出力される同期信号の不一致を検出す
ることにより障害検出を行う〔課題を解決するための手
段〕 上記の目的を達成するため、本発明のディジタル処理装
置の障害検出回路は、第１図に示されるように、プロセ
ッサユニット】によって複数の被制御ユニット２を制御
するようにしたディジタル処理装置において、プロセッ
サユニット１から被制御ユニッ）・２へのアクセス信号
の出力と、そのアクセス信号に対する被制御ユニット２
からプロセッサユニット１への応答信号の出力とを検知
【７て、」−記アクセス信号検知の後一定時間以１旧こ
上記応答信号が検知されないときには、上記プロセッザ
ユニッＩ−１に対して障害検出信号を出力するカウンタ
回路３と、上記カウンタ回路３から障害検出信号が出力
された後その障害から復旧するまでは、」二記カウンタ
回路３から障害検出信号が出力されない状態を保持する
保持回路４とを設けたことを特徴とする。

〔作用〕

プロセッサユニット１から被制御ユニット２へのアクセ
ス信号出力の後、一定時間後に被制御ユニット２からプ
ロセッサユニット１に対して応答信号が出力されないと
、カウンタ回路３からプロセッサユニットＩに対して障
害検出信号が出力される。そして、その後その障害から
復旧するまでは、カウンタ回路３から障害検出信号か出
力されない状態が保持回路４によって保持され、その間
に障害を復旧させることができる。

〔実施例〕

図面を参照して実施例を説明する。

第２図は本発明の障害検出回路１０によって障害検出か
行われるディジタル処理装置の一例を示している。ここ
では、本発明を画像処理装置の送信部に適用しており、
多数の被制御ユニット２を一つの汎用プロセッサユニッ
ト（ＣＩ−）Ｕ）］によって制御している。被制御ユニ
ット２としては、アナログディジタル変換器（Ａ／Ｄ）
　、フレームメモリ、符号化処理部、フィルタ及び入出
力インタフェイスなどかあり、障害検出回路１０は、そ
れら被制御ユニット２を接続するバス７及びＣＰＵ１に
接続されている。８はテレビカメラ、９はディジタル信
号伝送路である。

第３図は障害検出回路１０の構成を示している。

カウンタ３のクロック入力端（ＣＫ）に接続されたクロ
ック用アンド回路１１の入力端には、プロセッサユニッ
ト１のＡｓ（アサ−）・）信号出力端とクロックＩ３と
が接続されている。ここで言うＡｓ信号とは、有効なフ
ァンクションコード、アドレス、サイズ又は読み／書き
等のステート情報がバス７上にあることを示す信号であ
り、プロセッサユニット１から被制御ユニット２に対し
てＡｓ信号が出ノＪされると、それと同時に、第１のア
ンド回路１１にもＡｓ信号が入力される。

そして、アンド回路１１へのＡｓ信号の入力によって、
クロック信号（ＣＬＫ）がカウンタ３のクロック入力端
に入力され、カウンタ３が起動される。

被制御ユニット２からプロセッサユニット１に対し、て
応答信号が出されると、応答信号（／Ａ　ＣＫ）は、同
時に、応答信号用アンド回路２１に入力する。この入力
端は通常はハイレベル、即ち信号として「１」であり、
応答信号（／ＡＣＫ）の入力時だけローレベル、即ち「
０」になってアンド回路２１の出力■か「０」になる。

このアンド回路２１には、すべての被制御ユニッＩ−２
の応答信号（／ＡＣＫ）出力端が接続されている。

カウンタ３のカウントクリア入力端（／ＣＬＲ）に接続
されたクリア用アンド回路１２の入力端には、上記の応
答信号用アンド回路２ｊからの出ツクと、保持回路４か
らの出力とが入力する。カウントクリア入力端（／ＣＬ
Ｒ）は、「０」の信号入力があったときにカウントをク
リアするものである。したかって、保持回路４の出ノｊ
信号か「１」のときには、被制御ユニット２から応答信
号（／ＡＣＫ）ｒＯ」が出されて、カウンタ用アンド回
路１２の出力信号が「０」になった時に、カウンタ３が
クリアされる。

カウンタ３は、このようにしてプロセッザユニッＩ−］
からのＡＳ信号を検知することによって起動し、それか
ら所定カウント後までに被制御ユニット２からの応答信
号（／ＡＣＫ）を検出すればクリアされる。そして、起
動後所定カウント後までに応答信号（／Ａ　ＣＫ）が検
出されずカウントアウトしたときは、出力端（Ｒ，Ｃ）
から「１」の信号を出力する。なお、上記の所定カウン
ト数は、カウンタ３に予めセントしておく。

カウンタ３の出力端（ＲＣ）には、ノット回路３１か接
続されている。したがって、カウンタ３がカウントアウ
トシたときには、ノット回路３１から「０」のリセット
信号（障害検出信号）かプロセッサユニット１に対して
出力される。

プロセッサユニッｌ＝　］では、リセット信号を受ける
と、まず各部をリセットして障害の内容をチエツクし、
障害かマイナーなものであって復旧可能な状態ならば再
起動する。

４は、２つのナンド回路４１．４２の入出力端をクロス
接続させて形成された保持回路であり、通常は応答信号
用アンド回路２１とノット回路３１から共に町」の信号
が入力されて「ｌ」の信号を出力している。被制御ユニ
ット２から応答信号（／ＡＣＫ）が出されて応答信号用
アンド回路２１の出力が「０」になったときも保持回路
４の出力は「１」で変わらない。

しかし、カウンタ３かタイムアラｌ−して、フッ１−回
路から「０」が入力されると、保持回路４の出力が「Ｏ
」に変わり、これによってカウンタ３のカウントクリア
入力端（／ＣＬＲ）への入力信号か「０」になり、カウ
ンタ３がクリアされた状態が保持される。

したがって、プロセッサユニッｌ−１及び被制御ユニッ
ト２側で復１日が行われるまでは、プロセッサユニット
１に対して次のリセット信号の出力は行われない。もし
、次から次にリセット信号が出力されると、プロセッサ
ユニット１側での復旧動作がリセットされて復旧不能に
なってしまうので、このようにリセット信号が出力され
ない状態を保持して、復旧を待つ。

第４図は、上記実施例の■〜■の場所における信号の変
化を示している。

ＣＰ’ＵＩからＡｓ信号が入力すると、カウンタ３のク
ロック入力端（ＣＫ）からの入力信号■がクロック信号
となって、カウンタ３かカウントアツプをする。そして
、被制御ユニット２からの応答信号（／ＡＣＫ）か入力
しないうちは■は「１」であり、保持回路４の出力信号
■も「１」である。したがってカウンタ３のクリア入力
信号■は「１」であって、カウンタ３はクリアされるこ
となくカウントを続ける。

この状態ではカウンタ３の出力信号■は「０」であるか
ら、ＣＰＵＩへの出力信号■及び保持回路４への入力信
号■は「１」であり、■は「０」である。

被制御ユニット２から応答信号（／ＡＣＫ）が入力する
と、■か「０」になるので■が「０」になり、カウンタ
３のカウントかクリアされる。カウンタ３の出力信号■
は変化しない。したがって保持回路４の状態も変化しな
い。また、応答信号（／Ａ　ＣＫ）が入力した後は、■
は「１」に戻るので、■は「１」に戻る。

カウンタ３がカウントアウトすると、カウンタ３からの
出力信号■が「１」になり、ＣＰＵＩへの出力信号■が
「０」のリセット信号（障害検出信号）になる。また、
保持回路４への入力信号■か「０」になって■か「１」
になることから、保持回路４の出力信号■が「０」にな
る。その結果、カウンタ３のクリア入力信号■か「０」
になって、カウンタ３かクリアされない状態が保持され
る。

〔発明の効果〕

本発明のディジタル処理装置の障害検出回路によれば、
カウンタ回路と保持回路からなる非常に簡単な小規模な
回路構成によって、多数の被制御ユニットにおける障害
を検出することができ、対象とする被制御ユニットの数
が増えても回路規模を大きくする必要がない優れた効果
を有する。

【図面の簡単な説明】

第１図は本発明の構成図、 第２図は実施例の配置図、 第３図は実施例の構成図、 第４図は実施例の動作を示す図表である。 １ 図中、■・・・プロセッサユニット、 ２・−被制御ユニット、 ３−・・カウンタ回路、 ４−・・保持回路。 ２ 本発明の構成図 第１図 障害検出信号

Claims (1)

1. 【特許請求の範囲】 プロセッサユニット（１）によって複数の被制御ユニッ
   ト（２）を制御するようにしたディジタル処理装置にお
   いて、 プロセッサユニット（１）から被制御ユニット（２）へ
   のアクセス信号の出力と、そのアクセス信号に対する被
   制御ユニット（２）からプロセッサユニット（１）への
   応答信号の出力とを検知して、上記アクセス信号検知の
   後一定時間以内に上記応答信号が検知されないときには
   、上記プロセッサユニット（１）に対して障害検出信号
   を出力するカウンタ回路（３）と、 上記カウンタ回路（３）から障害検出信号が出力された
   後その障害から復旧するまでは、上記カウンタ回路（３
   ）から障害検出信号が出力されない状態を保持する保持
   回路（４）とを設けたことを 特徴とするディジタル処理装置の障害検出回路。