JPH04370857A - エラー検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明はエラー検出回路に関し、特に情報
処理装置の主記憶装置におけるエラー情報の処理方式に
関するものである。

【０００２】

【従来技術】ブロック単位でデータの転送を行う主記憶
装置においては、ブロック毎に各種のエラーを検出する
ものである。エラーが発生した場合に、そのエラー発生
情報として、従来はブロック毎に各種エラー情報を保持
するか、ブロック毎ではなく各種エラー内容を保持する
だけの構成となっている。

【０００３】この様なエラー情報の保持の方法では、以
下のような欠点がある。ブロック毎に各種エラーを全て
保持する構成では、｛エラー検出種類の数×ブロック数
｝だけエラー保持数が必要であり、回路が複雑化すると
いう欠点がある。

【０００４】また、ブロック毎ではなく、各種エラー内
容を保持するだけの構成では、どのブロックがエラーを
生じたかの特定が出来ず、よってエラーブロックにより
エラーの被疑箇所が異なるような場合には、交換すべき
回路ユニット（ＦＲＵ）が多くなるという欠点がある。

【０００５】

【発明の目的】本発明の目的は、簡単な構成でエラー発
生ブロックの特定とエラー種類の特定とを可能としたエ
ラー検出回路を提供することである。

【０００６】

【発明の構成】本発明によるエラー検出回路は、データ
の転送単位であるブロック毎に対応して設けられ、対応
ブロックの複数種類のエラーを夫々検出するエラー検出
手段と、前記検出手段の出力であって同一ブロックで検
出された各種エラー検出出力同士を夫々論理和する第１
の論理和手段と、前記第１の論理和手段の各出力を保持
する第１の保持手段と、前記検出手段の出力であって同
一種類のエラー検出出力同士を夫々論理和する第２の論
理和手段と、前記第２の論理和手段の各出力を保持する
第２の保持手段とを含むことを特徴とする。

【０００７】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【０００８】図１は本発明の一実施例の回路図である。 本実施例は４ブロックデータの転送毎に各ブロックの３
種類のエラーをチェックする主記憶装置に適用した場合
である。

【０００９】０〜３ブロックＡエラー検出回路１０〜１
３は、Ａエラー被チェック信号１００とＡエラーチェッ
クタイミング信号１０１　〜１０４　とをブロック毎に
各々受信し、０〜３ブロックＡエラーチェックタイミン
グ信号１０１　〜１０４　に示されるタイミングでＡエ
ラー被チェック信号１００　をブロック毎に各々チェッ
クして０〜３ブロックＡエラー検出信号１０５　〜１０
８　を夫々出力する。

【００１０】０〜３ブロックＢエラー検出回路２０〜２
３は、Ｂエラー被チェック信号２００とＢエラーチェッ
クタイミング信号２０１　〜２０４　とをブロック毎に
各々受信し、０〜３ブロックＢエラーチェックタイミン
グ信号２０１　〜２０４　に示されるタイミングでＢエ
ラー被チェック信号２００　をブロック毎に各々チェッ
クして０〜３ブロックＢエラー検出信号２０５　〜２０
８　を夫々出力する。

【００１１】０〜３ブロックＣエラー検出回路３０〜３
３は、０〜３ブロックＣエラー被チェック信号３００　
とＣエラーチェックタイミング信号３０１〜３０４　と
をブロック毎に各々受信し、Ｃエラーチェックタイミン
グ信号３０１　〜３０４　に示されるタイミングでＣエ
ラー被チェック信号３００　をブロック毎に各々チェッ
クして０〜３ブロックＣエラー検出信号３０５　〜３０
８　を夫々出力する。

【００１２】オア回路１４は０〜３ブロックＡエラー検
出信号の論理和をとりＡエラー検出信号１０９　を出力
する。オア回路２４は０〜３ブロックＢエラー検出信号
の論理和をとりＢエラー検出信号２０９　を出力する。 オア回路３４は０〜３ブロックＣエラー検出信号の論理
和をとりＣエラー検出信号３０９　を出力する。

【００１３】Ａエラー保持回路１５はＡエラー検出信号
１０９　を受信するとその内容を保持する。Ｂエラー保
持回路２５はＢエラー検出信号２０９　を受信するとそ
の内容を保持する。Ｃエラー保持回路３５はＣエラー検
出信号３０９　を受信するとその内容を保持する。

【００１４】オア回路４０は０ブロックＡ〜Ｃエラー検
出信号１０５　，２０５　，３０５　の論理和をとり０
ブロックエラー信号４００　を出力する。オア回路５０
は１ブロックＡ〜Ｃエラー検出信号１０６　，２０６　
，３０６　の論理和をとり１ブロックエラー信号５００
　を出力する。オア回路６０は２ブロックＡ〜Ｃエラー
検出信号１０７　，２０７　，３０７　の論理和をとり
２ブロックエラー信号６００　を出力する。オア回路７
０は３ブロックＡ〜Ｃエラー検出信号１０８　，２０８
，３０８　の論理和をとり３ブロックエラー信号７００
　を出力する。

【００１５】エラーブロック保持回路８０は０〜３ブロ
ックエラー検出信号４００　，５００　，６００　，７
００　を受信しその内容を保持する。

【００１６】次に、図１を使用して動作の説明を行う。 例えばＡエラーが２ブロック目で検出された場合を示す
。Ａエラー被チェック信号１００　が０〜３ブロックＡ
エラー検出回路１０〜１３に入力されると、Ａエラー検
出回路１０〜１３はＡエラーチェックタイミング信号１
０１　〜１０４　のタイミングでブロック毎にエラーが
ないかチェックする。本例では、２ブロック目でエラー
を検出した場合であるので、２ブロックＡエラー検出信
号１０７　のみエラーがあったことを示し論理“１”に
なる。０，１，３ブロックＡエラー検出信号１０５　，
１０６　，１０８　はエラーは検出されず論理“０”と
なる。

【００１７】また、Ｂエラー被チェック信号２００　が
０〜３ブロックＢエラー検出回路２０〜２３に入力され
ると、Ｂエラー検出回路２０〜２３はＢエラーチェック
タイミング信号２０１　〜２０４　のタイミングでブロ
ック毎にエラーがないかチェックする。本例ではＢエラ
ーは検出されない場合であるので、０〜３ブロックＢエ
ラー検出信号２０５　〜２０８　は論理“０”である。

【００１８】また、Ｃエラー被チェック信号３００　が
０〜３ブロックＣエラー検出回路３０〜３３に入力され
ると、Ｃエラー検出回路３０〜３３はＣエラーチェック
タイミング信号３０１　〜３０４　のタイミングでブロ
ック毎にエラーがないかチェックする。本例ではＣエラ
ーは検出されない場合であるので、０〜３ブロックＣエ
ラー検出信号３０５　〜３０８　は論理“０”である。

【００１９】２ブロックＡエラー検出信号１０７　は、
オア回路１４に入力されＡエラー検出信号１０９　を出
力し、Ａエラー保持回路１５はこの信号を受けＡエラー
が発生したことを保持する。また２ブロックＡエラー検
出信号１０７　はオア回路６０にも入力され、２ブロッ
クエラー信号６００　を出力する。エラーブロック保持
回路８０は本信号を受信して２ブロックでエラーがあっ
たことを保持しておく。

【００２０】このようにすることでＡエラーが２ブロッ
ク目で発生したことが判断できる。本例ではＡエラーの
２ブロック目でエラーした場合を説明したが、他エラー
が他ブロックで発生した場合も同様である。

【００２１】また、図１のオア回路４０，５０，６０，
７０の出力である０〜３ブロックエラー信号をエンコー
ドする回路を設けて信号数を２つに絞ってからエラーブ
ロック保持回路８０に保持するようにすれば、エラーブ
ロック保持回路８０は２ビットの情報を保持るためたの
２つのＥＩＦ（エラーインジケータフラグ）のみで構成
でき、より簡素化されることになる。

【００２２】

【発明の効果】叙上の如く、本発明によれば、ブロック
転送を行う主記憶装置においてブロック毎に複数種類の
エラーを検出する場合、どこのブロックでどのエラーが
生じたかを簡単なエラー補助情報として保持することが
でき、よって、エラー被疑箇所が狭められることになり
、ＦＲＵが少なくなるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例の回路図である。

【符号の説明】

１０〜１３　　Ａエラー検出回路 １４　　オア回路 １５　　Ａエラー保持回路 ２０〜２３　　Ｂエラー検出回路 ２４　　オア回路 ２５　　Ｂエラー保持回路 ３０〜３３　　Ｃエラー検出回路 ３４　　オア回路 ３５　　Ｃエラー保持回路 ８０　　エラーブロック保持回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　データの転送単位であるブロック毎に
   対応して設けられ、対応ブロックの複数種類のエラーを
   夫々検出するエラー検出手段と、前記検出手段の出力で
   あって同一ブロックで検出された各種エラー検出出力同
   士を夫々論理和する第１の論理和手段と、前記第１の論
   理和手段の各出力を保持する第１の保持手段と、前記検
   出手段の出力であって同一種類のエラー検出出力同士を
   夫々論理和する第２の論理和手段と、前記第２の論理和
   手段の各出力を保持する第２の保持手段とを含むことを
   特徴とするエラー検出回路。