JPS63136141A - 障害処理方式 - Google Patents

障害処理方式

Info

Publication number
JPS63136141A
JPS63136141A JP61282579A JP28257986A JPS63136141A JP S63136141 A JPS63136141 A JP S63136141A JP 61282579 A JP61282579 A JP 61282579A JP 28257986 A JP28257986 A JP 28257986A JP S63136141 A JPS63136141 A JP S63136141A
Authority
JP
Japan
Prior art keywords
fault
information processing
devices
failure
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61282579A
Other languages
English (en)
Inventor
Yuzo Omori
大森 祐三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61282579A priority Critical patent/JPS63136141A/ja
Publication of JPS63136141A publication Critical patent/JPS63136141A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 遺生±1 本発明は障害処理方式に関し、特に複数の情報処理装置
(以下装置とする)を○む情報処理システムにおいて障
害を検出した装置の判定のための障害処理方式に関する
従来技術 従来、この種の情報処理システムにおいては、同等な機
能を有する装置複数台で構成され、たとえば、複数台の
演0制御装置や入出力制御装置、あるいはメモリυ制御
装置とか主メモリ装置により構成され、一つの装置で障
害が発生したときにはその障害が発生した装置を論理的
に切離して処理を行っており、各装置からの障害検出報
告を、情報処理システム内に設けられた診断制御装置が
受取り、切離すべき装置を判断していた。
しかし、障害の種類によっては、ある装置で発生した障
害が他の装置にも伝播することがある。
たとえば、メモリ制御装置で発生した障害は、そのメ七
り制御装置にアクセスした演$フル制御装置や入出力制
御Il装置に伝播することが多い。また、(夷D J、
l+御装置や人出力制御装置のメモリアクセス回路で発
生した障害には、メモリ制御装置に伝播するものもある
このような従来の情報処理システムにおいては、各装置
からの障害検出報告を、情報処理システム内に設けられ
た診断制御装置が受取り、切離すべき装置を判断してい
たので、ある装置で発生した障害が他の装置にも伝播す
る場合には、診断ルリ御装置に複数の装置から障害検出
報告がなされることとなり、障害の原囚元となったHi
i!Iを判定するのに各装置の障害内容を総合的に判断
して行わねばならず、その総合的に判断するための論理
が複雑なものとなるという欠点があった。
発明の目的 本発明は上記のような従来ものの欠点を除去すべくなさ
れたもので、障害の原囚元となった装置を容易に判定す
ることができる障害処理方式の提供4目的とする。
λ獣立且處 本発明による障害処理方式は、複数の情報処理装置によ
り構成される情報処理システムの障害処理方式であって
、前記情報処理装置夫々に対応して、前記情報処理装置
からの障害検出報告を格納する格納手段と、前記情報処
理装置のうちの一つからの前記障害検出報告を前記格納
手段に格納したとき、それ以降の他の前記情報処理装置
からの前記障害検出報告の前記格納手段への格納を抑止
する抑止手段と、前記情報処理装置におりる障害の検出
から前記格納手段に格納するまでの前記障害検出報告の
伝播時間の差を前記情報処理装置に対応して補正する補
正手段とを設け、前記格納手段の内容に応じて最初に障
害を検出した前記情報処理装置を識別するようにしたこ
とを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例を丞すブロック図である。図
において、情報処理システムは診断制御装置1と、メモ
リ制m!i装置2.3と、主メモリ装置4,5と、演$
72.l制御装置11〜14と、入出力aIII御装冒
15〜18とから構成されている。
メモリ制御ll装置2.3には、各装置からの障害検出
信号101〜112を受付ける障害装置表示レジスタ2
1.31と、各装置からの障害検出信号101〜112
の伝播時間差を補正する時間差補正回路22.32と、
オールO検出回路23.33とが夫々設けられている。
第2図は第1図の情報処理システムのメモリアクセスバ
スの接続関係を示す桐成図である。第1図と第2図とを
用いて本発明の一実施例の動作について説明する。
障害装置表示レジスタ21.31は各装置からの障害検
出信号101〜112を時間差補正回路22゜32を介
して各装置に対応するビットに受信し、これを保持する
。メモリ制御装置2.3内での障害検出信号111 、
112も時間差補正回路22.32を介して障害装置表
示レジスタ21.31に受取られる。
また、障害装着表示レジスタ21.31は表示する各装
置を分担しで1,1つ(障害装置表示レジスタ21は主
メモリ装置4.5と演惇制御装置11゜12と入出力制
御装置15.16とを担当し、障害装置表示レジスタ3
1は主メモリ装置4,5と演→制御装置13.14と入
出力ii制御装置17゜18とを担当する)が、ここで
、分担する各装置の範囲は、第2図に示すメモリアクセ
スパスの接続関係に基づく装置に対応する。これは一つ
または複数の装置が切離された状態でし名装置の障害表
示を可能にするためである。
時間差補正回路22.32は各装置での障害検出が行わ
れてからその障害検出信号101〜112が障害装置表
示レジスタ21.22に届くまでの各装置による伝播の
時間の差を補正する回路である。
この伝播時間差は各装置間の距離の差とか、マシンサイ
クルの差などにより発生づるが、障害が装置間で伝播す
る時間より小さくなるように補正が行われる。
時間差補正回路22.32での補正は、たとえば、障害
検出信号101〜112にシリアルに)と続されたフリ
ップフロップの段数を変えることによつて行われる。こ
れににり装置間で障害の伝播があっても最初に検出され
た装置の障害検出信号101〜112が最も早く障害装
置表示レジスタ21.31に届くことになる。
障害装置表示レジスタ21.31にいずれかの装置の障
害検出信号101〜112が登録されると、以後の障害
検出信号101〜112は無視される。これは、メモリ
制御装置2,3の障害装置表示レジスタ21.31の値
のオールOを検出するA−ル0検出回路23.33の出
力を障害装置表示レジスタ21.31のセット(、′;
 !I″11e3.114と覆ることにより行われる。
これにより、障害装置表示レジスタ21.31には最初
に障害が検出された装置に対応するビットのみが設定さ
れて保持されることになる。
診断制御装置1′C′は情報処理システム内で障害が発
生したとさ、障害装置表示レジスタ21.31の内容を
参照することにより容易に障害の原囚元となった装置を
判定することが可能となる。
診断LI III装置1′cは障害処理終了;1でに障
害装置表示レジスタ21.31のクリア信号115を送
出し、新規の障害発生に備える。
本発明の一実施例においては障害装置表示レジスタ21
.31をメモリあり御装置2.3内に設置したが、この
理由は一般にメモリ制御装置2,3のマシンサイクルが
演口利御装置11〜14と並んで情報処理システム内で
最も〒く、時間差補正回路22.32での微調整が容易
であることによる。診断制御装置1のマシンサイクルは
一般に遅く設定され、マシンサイクルが早い装置間の障
害検出時間差を正確に認識することは出来ない。
本発明の一実施例において、情報処理システム内の一つ
または複数の装置が切離されているとき、これに対応す
る装置の障害検出信6101〜112およびオールO検
出回路23.33の入力は抑止される。
このように、各装置からの障害検出イ1)号101〜1
12の夫々の伝播時間の差を時間差補正回路22゜32
で補正して各装置に対応する障害V:c置表不表示レジ
スタ、31に保持し、この障害装置表示レジスタ21,
31に一つでも障害検出信号101〜112が保持され
たときオールO検出回路23.33により他の障害検出
信号101〜112を受付けないJ、うにすることによ
っC,最初に障害を検出した装置を識別することが可能
となり、装置間でその障害が伝播したときにb容易に障
害の原囚元となった装置を判定することができる。
分明の効果 以上説明したように本発明によれば、各装置からの障害
検出報告を各装置ごとにその伝播時間の差を補jF し
て、各装置に対応して格納し、障害検出報告のうち一つ
でも格納されたときに他の障害検出報告の格納を抑止す
るようにσることによって、最初に障害を検出した装置
を識別−4ることかできるので、装置間で障害の伝播が
あったどきにもイの障害の原囚元どなった装置を容易に
判定することができるという21J FRがある。
4、図面の簡1jl、 /、−説明 第1図は本発明の一実施例を示すブ[1ツク図、第2図
は第1図の情報処理システムのメ[リアクセスパスの接
続関係を示ず構成図である。
主要部分の符号の説明

Claims (1)

    【特許請求の範囲】
  1. 複数の情報処理装置により構成される情報処理システム
    の障害処理方式であって、前記情報処理装置夫々に対応
    して、前記情報処理装置からの障害検出報告を格納する
    格納手段と、前記情報処理装置のうちの一つからの前記
    障害検出報告を前記格納手段に格納したとき、それ以降
    の他の前記情報処理装置からの前記障害検出報告の前記
    格納手段への格納を抑止する抑止手段と、前記情報処理
    装置における障害の検出から前記格納手段に格納するま
    での前記障害検出報告の伝播時間の差を前記情報処理装
    置に対応して補正する補正手段とを設け、前記格納手段
    の内容に応じて最初に障害を検出した前記情報処理装置
    を識別するようにしたことを特徴とする障害処理方式。
JP61282579A 1986-11-27 1986-11-27 障害処理方式 Pending JPS63136141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61282579A JPS63136141A (ja) 1986-11-27 1986-11-27 障害処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61282579A JPS63136141A (ja) 1986-11-27 1986-11-27 障害処理方式

Publications (1)

Publication Number Publication Date
JPS63136141A true JPS63136141A (ja) 1988-06-08

Family

ID=17654329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61282579A Pending JPS63136141A (ja) 1986-11-27 1986-11-27 障害処理方式

Country Status (1)

Country Link
JP (1) JPS63136141A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047650A (ja) * 1990-04-25 1992-01-13 Hitachi Ltd 障害情報ログ方法及びデータ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047650A (ja) * 1990-04-25 1992-01-13 Hitachi Ltd 障害情報ログ方法及びデータ処理装置

Similar Documents

Publication Publication Date Title
JPS63136141A (ja) 障害処理方式
JPH01277951A (ja) データ転送装置
JP2967703B2 (ja) 同期検出回路
JPH05204692A (ja) 情報処理装置の故障検出・切離方式
JPS63168757A (ja) バスエラ−検出方式
JPS6059838A (ja) ネツトワ−ク監視装置
JPS63310211A (ja) クロック障害検出回路
JPS63245093A (ja) 遠方監視装置
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JPS63281539A (ja) 誤りデ−タ発生回路
JP2803620B2 (ja) フォルトトレラント計算機における多数決処理回路
JPS5816487B2 (ja) コンピユ−タシステムにおける多重選択検出装置
JPS58107932A (ja) 共通バス障害チエツク方式
JPH03228141A (ja) 情報処理装置
JPH0792230A (ja) 集積回路と集積回路の故障検出回路
JPH06161911A (ja) データ転送方式
JPH04287256A (ja) 出力バッファ障害検出方式
JPH0760391B2 (ja) 誤り訂正機構
JPH03126149A (ja) バスシステム診断方式
JPH0683170B2 (ja) フレーム同期回路
JPH04220745A (ja) バスエラー検出回路
JPS60173647A (ja) 情報処理装置のエラ−発生箇所検出方式
JPH0782068B2 (ja) 診断回路
JPS63208964A (ja) バス競合検出方式
JPS6020247A (ja) 障害検出装置