JPH03228141A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03228141A JPH03228141A JP2023697A JP2369790A JPH03228141A JP H03228141 A JPH03228141 A JP H03228141A JP 2023697 A JP2023697 A JP 2023697A JP 2369790 A JP2369790 A JP 2369790A JP H03228141 A JPH03228141 A JP H03228141A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- registers
- output
- held
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000010365 information processing Effects 0.000 claims description 9
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100075513 Oryza sativa subsp. japonica LSI3 gene Proteins 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関する。
従来、情報処理装置の障害検出方法としては、パリティ
チエツク方式が知られており、レジスタに保持されたデ
ータの障害をパリティチエツクにより検出して装置の動
作を停止し、エラーが検出された時点での内部状態を解
析することによって障害内容を調査していた。例えば、
あるレジスタにおいてパリティエラーが起った場合、そ
のレジスタでパリティエラーが起っていることを指摘す
るフラグを点灯し、動作を停止する。障害内容を調査す
るときは、そのフラグがセットされていることを確認し
て、そのフラグをセットするもとになったレジスタ、す
なわち障害を起したと思われるレジスタの実装されてい
るＬＳＩ等を交換することによって装置を修理する。
チエツク方式が知られており、レジスタに保持されたデ
ータの障害をパリティチエツクにより検出して装置の動
作を停止し、エラーが検出された時点での内部状態を解
析することによって障害内容を調査していた。例えば、
あるレジスタにおいてパリティエラーが起った場合、そ
のレジスタでパリティエラーが起っていることを指摘す
るフラグを点灯し、動作を停止する。障害内容を調査す
るときは、そのフラグがセットされていることを確認し
て、そのフラグをセットするもとになったレジスタ、す
なわち障害を起したと思われるレジスタの実装されてい
るＬＳＩ等を交換することによって装置を修理する。
上述した従来の情報処理装置では、パリティエラーを発
生したデータの範囲までは特定できてもレジスタのどの
ビットで障害を起こしたかといった詳細な情報がわから
ないため、障害を起こしたレジスタの実装されている全
ＬＳＩを交換しなければならず、装置の補修に時間、費
用がかかるという欠点かある。
生したデータの範囲までは特定できてもレジスタのどの
ビットで障害を起こしたかといった詳細な情報がわから
ないため、障害を起こしたレジスタの実装されている全
ＬＳＩを交換しなければならず、装置の補修に時間、費
用がかかるという欠点かある。
本発明の目的は、障害箇所の特定を行なうことが可能な
情報処理装置を提供することである。
情報処理装置を提供することである。
本発明の情報処理装置は、
処理されるデータを保持する第１のレジスタと、
前記データの予め定められたビット位置のデータを保持
する複数の第２のレジスタと、第１のレジスタのデータ
が第２のレジスタに保持されると同時に第１のレジスタ
のデータを保持する第３のレジスタと、 第２のレジスタの出力の障害の有無を検出し、障害か検
出された場合、第２および第３のレジスタのデータ更新
を抑止する障害検出手段とを有する。
する複数の第２のレジスタと、第１のレジスタのデータ
が第２のレジスタに保持されると同時に第１のレジスタ
のデータを保持する第３のレジスタと、 第２のレジスタの出力の障害の有無を検出し、障害か検
出された場合、第２および第３のレジスタのデータ更新
を抑止する障害検出手段とを有する。
障害が検出された場合、第２のデータ保持手段と第３の
データ保持手段の内容を情報処理装置外に出力し、両者
を比較することにより、障害のあるレジスタのビット位
置を特定できる。
データ保持手段の内容を情報処理装置外に出力し、両者
を比較することにより、障害のあるレジスタのビット位
置を特定できる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の情報処理装置を示すブロッ
ク図である。
ク図である。
レジスタ１０とレジスタ２０は８ビツトのデータと１ビ
ツトのパリティ・ビットを保持するレジスタであり、レ
ジスタ１１とレジスタ２１は、それぞれレジスタ１０、
レジスタ２０の出力を受けるレジスタである。レジスタ
１０とレジスタ２０のデータはビットに分割され、セレ
クタ３１にビット０とビット１、セレクタ４１にビット
２とビット３、セレクタ５１にビット４とビット５、セ
レクタ６１にヒツト６とビット７とパリティヒツトか人
力される。セレクタ３１、セレクタ４１、セレクタ５１
、セレクタ６１は制御回路８０から出力されるセレクト
信号が論理値”０”のときレジスタ１０の出力を、“ｌ
”のときレジスタ２０の出力をそれぞれ選択し、レジス
タ３０゜４０．５０．６０に出力する。レジスタ３０、
レジスタ４０、レジスタ５０、レジスタ６０の出力はそ
れぞれ演算回路３２、演算回路４２、演算回路５２、演
算回路６２に入力される一方、障害検出回路７２の入力
となる。障害検出回路７２はレジスタ３０、レジスタ４
０、レジスタ５０、レジスタ６０の障害の有無を調べ、
障害が検出された場合、レジスタ３０、レジスタ４０、
レジスタ５０、レジスタ６０、レジスタ１１、レジスタ
２１、レジスタ７０の更新を抑止する信号を出力する回
路である。ここで、レジスタ１０，２０、レジスタ３０
，４０，５０．６０はデータを転送する役目をもち、レ
ジスタ１１．２１は本発明において障害検出を効率よく
行なうため新たに設けられたレジスタである。また、レ
ジスタ３ｏはＬＳＩ３に、レジスタ４０はＬＳＩ４に、
レジスタ５０はＬＳＩ５に、レジスタ６ｏはＬＳＩ６に
それぞれ実装されている。これは、本発明により、デー
タがビットに分割され、１バイトのデータか異なるＬＳ
Ｉに保持される場合障害を起こしたＬＳＩを指摘するこ
とか容易になることを示すためである。
ツトのパリティ・ビットを保持するレジスタであり、レ
ジスタ１１とレジスタ２１は、それぞれレジスタ１０、
レジスタ２０の出力を受けるレジスタである。レジスタ
１０とレジスタ２０のデータはビットに分割され、セレ
クタ３１にビット０とビット１、セレクタ４１にビット
２とビット３、セレクタ５１にビット４とビット５、セ
レクタ６１にヒツト６とビット７とパリティヒツトか人
力される。セレクタ３１、セレクタ４１、セレクタ５１
、セレクタ６１は制御回路８０から出力されるセレクト
信号が論理値”０”のときレジスタ１０の出力を、“ｌ
”のときレジスタ２０の出力をそれぞれ選択し、レジス
タ３０゜４０．５０．６０に出力する。レジスタ３０、
レジスタ４０、レジスタ５０、レジスタ６０の出力はそ
れぞれ演算回路３２、演算回路４２、演算回路５２、演
算回路６２に入力される一方、障害検出回路７２の入力
となる。障害検出回路７２はレジスタ３０、レジスタ４
０、レジスタ５０、レジスタ６０の障害の有無を調べ、
障害が検出された場合、レジスタ３０、レジスタ４０、
レジスタ５０、レジスタ６０、レジスタ１１、レジスタ
２１、レジスタ７０の更新を抑止する信号を出力する回
路である。ここで、レジスタ１０，２０、レジスタ３０
，４０，５０．６０はデータを転送する役目をもち、レ
ジスタ１１．２１は本発明において障害検出を効率よく
行なうため新たに設けられたレジスタである。また、レ
ジスタ３ｏはＬＳＩ３に、レジスタ４０はＬＳＩ４に、
レジスタ５０はＬＳＩ５に、レジスタ６ｏはＬＳＩ６に
それぞれ実装されている。これは、本発明により、デー
タがビットに分割され、１バイトのデータか異なるＬＳ
Ｉに保持される場合障害を起こしたＬＳＩを指摘するこ
とか容易になることを示すためである。
次に、本実施例の動作について説明する。
レジスタ１０とレジスタ２０の出力は、セレクタ３１，
４１，５１．６１により切り換えられ、制御回路８０よ
り出力されるセレクト信号が”０”のときは、レジスタ
１０、”ｌ”のときはレジスタ２０の出力かレジスタ３
０，４０，５０．６０に人力される。また、レジスタ１
１には、レジスタ１０の出力かセレクタ３１，４１，５
１．６１により選択され、レジスタ３０．４０，５０．
６０に保持されると同時にレジスタ１０の出力か保持さ
れる。同様に、レジスタ２１には、レジスタ２０の出力
がセレクタ３１，４１，５１．６１により選択されレジ
スタ３０，４０，５０．６０に保持されると同時にレジ
スタ２０の出力か保持される。レジスタ３０，４０，５
０．６０の出力はそれぞれ演算回路３２，４２，５２．
６２で処理される一方障害検出回路７２でバリティチェ
ックか行なわれ、パリティエラーが検出された場合、障
害検出回路７２は直ちにレジスタ３０，４０゜５０．６
０，７０，１１．２１の更新抑止信号を出力し、各レジ
スタ３０．４０，５０．６０゜７０．１１．２１の更新
は抑止される。このとき、レジスタ３０．４０，５０．
６０にはエラーを含んだデータが保持される。レジスタ
１１またはレジスタ２１にはレジスタ３０，４０，５０
゜６０に保持されるへきデータ、すなわちエラーを含ん
でいないデータか保持されている。レジスタ７０に保持
されているデータが“０”ならばレジスタ３０，４０，
５０．６０にはレジスタ１０の出力か、”ｌ”ならばレ
ジスタ３０，４０．５０６０にはレジスタ２０の出力か
保持されている。
４１，５１．６１により切り換えられ、制御回路８０よ
り出力されるセレクト信号が”０”のときは、レジスタ
１０、”ｌ”のときはレジスタ２０の出力かレジスタ３
０，４０，５０．６０に人力される。また、レジスタ１
１には、レジスタ１０の出力かセレクタ３１，４１，５
１．６１により選択され、レジスタ３０．４０，５０．
６０に保持されると同時にレジスタ１０の出力か保持さ
れる。同様に、レジスタ２１には、レジスタ２０の出力
がセレクタ３１，４１，５１．６１により選択されレジ
スタ３０，４０，５０．６０に保持されると同時にレジ
スタ２０の出力か保持される。レジスタ３０，４０，５
０．６０の出力はそれぞれ演算回路３２，４２，５２．
６２で処理される一方障害検出回路７２でバリティチェ
ックか行なわれ、パリティエラーが検出された場合、障
害検出回路７２は直ちにレジスタ３０，４０゜５０．６
０，７０，１１．２１の更新抑止信号を出力し、各レジ
スタ３０．４０，５０．６０゜７０．１１．２１の更新
は抑止される。このとき、レジスタ３０．４０，５０．
６０にはエラーを含んだデータが保持される。レジスタ
１１またはレジスタ２１にはレジスタ３０，４０，５０
゜６０に保持されるへきデータ、すなわちエラーを含ん
でいないデータか保持されている。レジスタ７０に保持
されているデータが“０”ならばレジスタ３０，４０，
５０．６０にはレジスタ１０の出力か、”ｌ”ならばレ
ジスタ３０，４０．５０６０にはレジスタ２０の出力か
保持されている。
障害検出時には、レジスタ７０に保持されているデータ
が”０“ならばレジスタ３０，４０゜５０．６０のデー
タとレジスタ１０のデータを、”ｌ”ならばレジスタ３
０，４０，５０．６０のデータとレジスタ２０のデータ
を比較し、異なるデータを保持しているレジスタの実装
されているＬＳＩのみを交換し修理を行なう。
が”０“ならばレジスタ３０，４０゜５０．６０のデー
タとレジスタ１０のデータを、”ｌ”ならばレジスタ３
０，４０，５０．６０のデータとレジスタ２０のデータ
を比較し、異なるデータを保持しているレジスタの実装
されているＬＳＩのみを交換し修理を行なう。
（発明の効果）
以上説明したように本発明は、レジスタ間のデータ転送
の際にデータ転送用のレジスタとは別に、データの送り
側のレジスタの出力を受けるレジスタと、障害検出時に
このレジスタとデータ転送用の受は側のレジスタの更新
を抑止する回路を設けることにより、障害のあるレジス
タのビット位置を特定することができ、障害箇所を探し
出す時間の短縮と装置の補修の時間および費用が削減で
きるという効果がある。
の際にデータ転送用のレジスタとは別に、データの送り
側のレジスタの出力を受けるレジスタと、障害検出時に
このレジスタとデータ転送用の受は側のレジスタの更新
を抑止する回路を設けることにより、障害のあるレジス
タのビット位置を特定することができ、障害箇所を探し
出す時間の短縮と装置の補修の時間および費用が削減で
きるという効果がある。
第１図は本発明の一実施例の情報処理装置を示すブロッ
ク図である。 １．２．：１，４，５．８・・・・・・ＬＳＩ、Ｉｎ、
ＩＩ、２０．２＋、３０，４０，５０，６０．７０・
・・・・・レジスタ、３１．４１．５１．６１・・・・
・・セレクタ、３２．４２，５２．６２・・・・・・演
算回路、７２・・・・・・・・・・・・・・・・・・・
・・障害検出回路、８０・・・・・・・・・・・・・・
・・・・・・・制御回路。
ク図である。 １．２．：１，４，５．８・・・・・・ＬＳＩ、Ｉｎ、
ＩＩ、２０．２＋、３０，４０，５０，６０．７０・
・・・・・レジスタ、３１．４１．５１．６１・・・・
・・セレクタ、３２．４２，５２．６２・・・・・・演
算回路、７２・・・・・・・・・・・・・・・・・・・
・・障害検出回路、８０・・・・・・・・・・・・・・
・・・・・・・制御回路。
Claims (1)
- 【特許請求の範囲】 １、情報処理装置において、 処理されるデータを保持する第１のレジスタと、 前記データの予め定められたビット位置のデータを保持
する複数の第２のレジスタと、 第１のレジスタのデータが第２のレジスタに保持される
と同時に第１のレジスタのデータを保持する第３のレジ
スタと、 第２のレジスタの出力の障害の有無を検出し、障害が検
出された場合、第２および第３のレジスタのデータ更新
を抑止する障害検出手段とを有することを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023697A JPH03228141A (ja) | 1990-02-02 | 1990-02-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023697A JPH03228141A (ja) | 1990-02-02 | 1990-02-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228141A true JPH03228141A (ja) | 1991-10-09 |
Family
ID=12117597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023697A Pending JPH03228141A (ja) | 1990-02-02 | 1990-02-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228141A (ja) |
-
1990
- 1990-02-02 JP JP2023697A patent/JPH03228141A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0257952B1 (en) | Apparatus for detecting and classifying errors in control words | |
| JPH03228141A (ja) | 情報処理装置 | |
| JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
| US9043673B2 (en) | Techniques for reusing components of a logical operations functional block as an error correction code correction unit | |
| JPS63136141A (ja) | 障害処理方式 | |
| US7395296B2 (en) | Circuitry and method for performing non-arithmetic operations | |
| JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 | |
| JP2919366B2 (ja) | バス障害処理方式 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPS61245730A (ja) | デ−タ送受信方式 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JP3155288B2 (ja) | 通信システム及び通信システム用のサブシステム | |
| JPS59121552A (ja) | 障害検出方式 | |
| JPS6029413B2 (ja) | 演算回路のエラ−・チェック方式 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPH02301836A (ja) | データ処理システム | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JPH06119193A (ja) | データ処理システム | |
| JPH03257526A (ja) | 分岐ヒストリテーブルの障害処理方式 | |
| JPH0760391B2 (ja) | 誤り訂正機構 | |
| JPH103427A (ja) | Ｌｒｕ故障検出装置 | |
| JPH0540705A (ja) | 障害検出方式 | |
| JPH02183839A (ja) | 情報処理装置の診断方式 | |
| JPH01284933A (ja) | 情報処理装置 | |
| JPS5916303B2 (ja) | デ−タ処理装置 |