JP2752814B2 - ウォッチドッグ断アラーム処理装置 - Google Patents
ウォッチドッグ断アラーム処理装置Info
- Publication number
- JP2752814B2 JP2752814B2 JP3240871A JP24087191A JP2752814B2 JP 2752814 B2 JP2752814 B2 JP 2752814B2 JP 3240871 A JP3240871 A JP 3240871A JP 24087191 A JP24087191 A JP 24087191A JP 2752814 B2 JP2752814 B2 JP 2752814B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- watchdog
- alarm
- counter circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
（ＣＰＵ）を使用した装置のＣＰＵ暴走による障害が発
生した場合、直ちに装置のアラーム処理を行い、確実に
復旧できたことを確認し、正常動作を示すウォッチドッ
グ（Ｗａｔｃｈ ｄｏｇ）信号によりアラーム解除を行
うウォッチドッグ断アラーム処理装置に関する。
（ＣＰＵ）を使用した装置のＣＰＵ暴走による障害が発
生した場合、直ちに装置のアラーム処理を行い、確実に
復旧できたことを確認し、正常動作を示すウォッチドッ
グ（Ｗａｔｃｈ ｄｏｇ）信号によりアラーム解除を行
うウォッチドッグ断アラーム処理装置に関する。
【０００２】
【従来の技術】従来のウォッチドッグ断アラーム処理装
置の一例を図３に示し説明する。従来のウォッチドッグ
断アラーム処理装置は、図３に示す通り、ウォッチドッ
グ信号入力端子１と、ウォッチドッグ断検出回路２と、
カウンタ回路４と、Ｄフリップフロップ１２と、クロッ
ク入力端子１１と、ウォッチドッグ断アラーム出力端子
１３とを有している。
置の一例を図３に示し説明する。従来のウォッチドッグ
断アラーム処理装置は、図３に示す通り、ウォッチドッ
グ信号入力端子１と、ウォッチドッグ断検出回路２と、
カウンタ回路４と、Ｄフリップフロップ１２と、クロッ
ク入力端子１１と、ウォッチドッグ断アラーム出力端子
１３とを有している。
【０００３】この従来のウォッチドッグ断アラーム処理
装置の動作を、タイミングを示す図４をも参照して説明
する。ウォッチドッグ信号入力端子１からのウォッチド
ッグ信号ａ１が途切れた場合、ウォッチドッグ信号断検
出回路２が作動し、ウォッチドッグ信号の断を検出し、
出力情報ａ２を出力する。この出力情報ａ２をロード
（ＬＯＡＤ）入力とするカウンタ回路４で計数し、特定
の計数が終わるとＤフリップフロップ１２がアラーム情
報ａ１２を出力し、各部をアラーム情報出力端子１３か
ら制御する。
装置の動作を、タイミングを示す図４をも参照して説明
する。ウォッチドッグ信号入力端子１からのウォッチド
ッグ信号ａ１が途切れた場合、ウォッチドッグ信号断検
出回路２が作動し、ウォッチドッグ信号の断を検出し、
出力情報ａ２を出力する。この出力情報ａ２をロード
（ＬＯＡＤ）入力とするカウンタ回路４で計数し、特定
の計数が終わるとＤフリップフロップ１２がアラーム情
報ａ１２を出力し、各部をアラーム情報出力端子１３か
ら制御する。
【０００４】図４に示すように、カウンタ回路４での計
数が終わり、アラーム情報ａ１２が出力された後も、再
びウォッチドッグ信号断検出回路２の出力情報ａ２によ
りカウンタ回路４がロードされ計数を始め、ウォッチド
ッグ信号が確認できるまでウォッチドッグ信号断検出か
らアラーム情報までがくり返される。
数が終わり、アラーム情報ａ１２が出力された後も、再
びウォッチドッグ信号断検出回路２の出力情報ａ２によ
りカウンタ回路４がロードされ計数を始め、ウォッチド
ッグ信号が確認できるまでウォッチドッグ信号断検出か
らアラーム情報までがくり返される。
【０００５】
【発明が解決しようとする課題】上述した従来のウォッ
チドッグ断アラーム処理装置では、装置全体がＣＰＵと
同時にアラーム解除され、ＣＰＵが復旧できない場合
は、再度装置がアラーム処理されることになり、何度も
アラームが発生しているように見え、次のアラーム情報
が行われるまで、不定状態が発生するという問題があっ
た。
チドッグ断アラーム処理装置では、装置全体がＣＰＵと
同時にアラーム解除され、ＣＰＵが復旧できない場合
は、再度装置がアラーム処理されることになり、何度も
アラームが発生しているように見え、次のアラーム情報
が行われるまで、不定状態が発生するという問題があっ
た。
【０００６】本発明の目的は、このような問題を解決し
たウォッチドッグ断アラーム処理装置を提供することに
ある。
たウォッチドッグ断アラーム処理装置を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明のウォッチドッグ
断アラーム処理装置は、ウォッチドッグ信号の途切れに
より、ウォッチドッグ断情報を出力するウォッチドッグ
断検出回路と、計数値の異なる２つの第１および第２の
カウンタ回路と、第１のカウンタ回路の出力をアラーム
１とアラーム２の２系統に分割して制御するための、２
つの第１および第２のセット・リセット付Ｄフリップフ
ロップと、第２のセット・リセット付Ｄフリップフロッ
プの出力をロード入力とする、第１のカウンタ回路の計
数値より少ない計数値の第２のカウンタ回路と、第２の
カウンタ回路の出力をデータ入力とするＤフリップフロ
ップと、第１のカウンタ回路を第２のカウンタ回路の出
力で制御するＡＮＤゲートとを備え、内部アラーム用の
アラーム２のみを制御することを特徴とする。
断アラーム処理装置は、ウォッチドッグ信号の途切れに
より、ウォッチドッグ断情報を出力するウォッチドッグ
断検出回路と、計数値の異なる２つの第１および第２の
カウンタ回路と、第１のカウンタ回路の出力をアラーム
１とアラーム２の２系統に分割して制御するための、２
つの第１および第２のセット・リセット付Ｄフリップフ
ロップと、第２のセット・リセット付Ｄフリップフロッ
プの出力をロード入力とする、第１のカウンタ回路の計
数値より少ない計数値の第２のカウンタ回路と、第２の
カウンタ回路の出力をデータ入力とするＤフリップフロ
ップと、第１のカウンタ回路を第２のカウンタ回路の出
力で制御するＡＮＤゲートとを備え、内部アラーム用の
アラーム２のみを制御することを特徴とする。
【０００８】
【実施例】以下、図面に基づき本発明の実施例を詳細に
説明する。
説明する。
【０００９】図１は、本発明の一実施例のブロック図で
ある。このウォッチドッグ断アラーム処理装置は、ウォ
ッチドッグ信号入力端子１と、ウォッチドッグ信号ａ１
を入力とするウォッチドッグ断検出回路２と、ウォッチ
ドッグ断検出回路２の出力情報ａ２を一方の入力とする
ＡＮＤゲート３と、ＡＮＤゲート３の出力ａ３をロード
入力とするカウンタ回路４と、ウォッチドッグ断検出回
路２の出力情報ａ２をＲ（バー）入力とし、カウンタ回
路４の出力ａ４をＣ入力とするセット・リセット付Ｄフ
リップフロップ５と、このＤフリップフロップ５の出力
ａ５が出力される装置外部制御用アラーム１出力端子６
と、ＡＮＤゲート３の出力ａ３をＲ（バー）入力とし、
カウンタ回路４の出力ａ４をＣ入力とするセット・リセ
ット付Ｄフリップフロップ７と、このＤフリップフロッ
プ７の出力ａ７が出力される装置内部（ＣＰＵおよびＣ
ＰＵ周辺）制御用アラーム２出力端子８と、Ｄフリップ
フロップ７の出力ａ７をロード入力とし、カウンタ回路
４より計数値の少ないカウンタ回路９と、カウンタ回路
９の出力ａ９をデータ入力とするＤフリップフロップ１
０とを備え、Ｄフリップフロップ１０のＱ出力ａ１０
は、ＮＯＴゲート１５により反転し、ＡＮＤゲート３の
他方の入力として与えられる。なお、１１はクロック入
力端子である。
ある。このウォッチドッグ断アラーム処理装置は、ウォ
ッチドッグ信号入力端子１と、ウォッチドッグ信号ａ１
を入力とするウォッチドッグ断検出回路２と、ウォッチ
ドッグ断検出回路２の出力情報ａ２を一方の入力とする
ＡＮＤゲート３と、ＡＮＤゲート３の出力ａ３をロード
入力とするカウンタ回路４と、ウォッチドッグ断検出回
路２の出力情報ａ２をＲ（バー）入力とし、カウンタ回
路４の出力ａ４をＣ入力とするセット・リセット付Ｄフ
リップフロップ５と、このＤフリップフロップ５の出力
ａ５が出力される装置外部制御用アラーム１出力端子６
と、ＡＮＤゲート３の出力ａ３をＲ（バー）入力とし、
カウンタ回路４の出力ａ４をＣ入力とするセット・リセ
ット付Ｄフリップフロップ７と、このＤフリップフロッ
プ７の出力ａ７が出力される装置内部（ＣＰＵおよびＣ
ＰＵ周辺）制御用アラーム２出力端子８と、Ｄフリップ
フロップ７の出力ａ７をロード入力とし、カウンタ回路
４より計数値の少ないカウンタ回路９と、カウンタ回路
９の出力ａ９をデータ入力とするＤフリップフロップ１
０とを備え、Ｄフリップフロップ１０のＱ出力ａ１０
は、ＮＯＴゲート１５により反転し、ＡＮＤゲート３の
他方の入力として与えられる。なお、１１はクロック入
力端子である。
【００１０】図２は、図１の実施例実行時のアラーム処
理タイミング図であり、ａ１，ａ５，ａ７は図１に示す
信号である。
理タイミング図であり、ａ１，ａ５，ａ７は図１に示す
信号である。
【００１１】次に、図１の実施例の動作を図２をも参照
しながら説明する。
しながら説明する。
【００１２】ウォッチドッグ信号入力端子１から入力さ
れたウォッチドッグ信号ａ１はウォッチドッグ断検出回
路２に送られ、ウォッチドッグ断が常時監視される。ウ
ォッチドッグ断が検出されると、ウォッチドッグ断検出
回路２の出力情報ａ２を出力する。出力情報ａ２と、カ
ウンタ回路９の出力ａ９をデータ入力とするＤフリップ
フロップ１０の出力ａ１０とがＡＮＤゲート３でＡＮＤ
が取られ、このＡＮＤゲート３の出力ａ３は、カウンタ
回路４のロード入力となる。カウンタ回路４は、ある定
まった計数を開始し、出力ａ４が得られる。このａ４を
クロック入力とするＤフリップフロップ５により出力ａ
５が得られ、アラーム１端子６より外部のアラーム制御
が行われる。また出力ａ４をクロック入力とするＤフリ
ップフロップ７により出力ａ７が得られ、アラーム２端
子８よりＣＰＵおよびＣＰＵ周辺のアラーム制御が行わ
れる。同時に、出力ａ７はカウンタ回路９のロード入力
となる。カウンタ回路９は、カウンタ回路４よりも少な
いある定められた計数を開始し、出力ａ９が得られる。
このａ９をデータ入力とするＤフリップフロップ１０に
より、出力ａ１０が得られ、このａ１０は、ＮＯＴゲー
ト１５で反転し、ＡＮＤゲート３の入力となり、ＡＮＤ
ゲート３の出力ａ３は、カウンタ回路４を再度ロードす
る。同時に出力ａ３によりＤフリップフロップ７のリセ
ット入力となり、Ｄフリップフロップ７の出力ａ７によ
り、アラーム２端子８からＣＰＵおよびＣＰＵ周辺のア
ラームのみが解除される。同時に出力ａ７によりカウン
タ回路９のイネーブル入力とし、計数動作を禁止する。
この後、カウンタ回路４が計数完了する前にウォッチド
ッグ信号ａ１が正常に入力されれば、ウォッチドッグ断
検出回路２の出力ａ２によりＤフリップフロップ５がリ
セットされ、このＤフリップフロップ５の出力ａ５によ
り、アラーム１端子６から外部のアラーム制御が解除さ
れる。もし、ウォッチドッグ信号ａ１が正常に入力され
る前に、カウンタ回路４が計数完了した場合は、カウン
タ回路４の出力ａ４により、Ｄフリップフロップ５とＤ
フリップフロップ７が動作する。よって、Ｄフリップフ
ロップ５はそのままの状態保持となり、Ｄフリップフロ
ップ７は出力ａ７により、アラーム端子８からＣＰＵお
よびＣＰＵ周辺のアラーム制御を行う。
れたウォッチドッグ信号ａ１はウォッチドッグ断検出回
路２に送られ、ウォッチドッグ断が常時監視される。ウ
ォッチドッグ断が検出されると、ウォッチドッグ断検出
回路２の出力情報ａ２を出力する。出力情報ａ２と、カ
ウンタ回路９の出力ａ９をデータ入力とするＤフリップ
フロップ１０の出力ａ１０とがＡＮＤゲート３でＡＮＤ
が取られ、このＡＮＤゲート３の出力ａ３は、カウンタ
回路４のロード入力となる。カウンタ回路４は、ある定
まった計数を開始し、出力ａ４が得られる。このａ４を
クロック入力とするＤフリップフロップ５により出力ａ
５が得られ、アラーム１端子６より外部のアラーム制御
が行われる。また出力ａ４をクロック入力とするＤフリ
ップフロップ７により出力ａ７が得られ、アラーム２端
子８よりＣＰＵおよびＣＰＵ周辺のアラーム制御が行わ
れる。同時に、出力ａ７はカウンタ回路９のロード入力
となる。カウンタ回路９は、カウンタ回路４よりも少な
いある定められた計数を開始し、出力ａ９が得られる。
このａ９をデータ入力とするＤフリップフロップ１０に
より、出力ａ１０が得られ、このａ１０は、ＮＯＴゲー
ト１５で反転し、ＡＮＤゲート３の入力となり、ＡＮＤ
ゲート３の出力ａ３は、カウンタ回路４を再度ロードす
る。同時に出力ａ３によりＤフリップフロップ７のリセ
ット入力となり、Ｄフリップフロップ７の出力ａ７によ
り、アラーム２端子８からＣＰＵおよびＣＰＵ周辺のア
ラームのみが解除される。同時に出力ａ７によりカウン
タ回路９のイネーブル入力とし、計数動作を禁止する。
この後、カウンタ回路４が計数完了する前にウォッチド
ッグ信号ａ１が正常に入力されれば、ウォッチドッグ断
検出回路２の出力ａ２によりＤフリップフロップ５がリ
セットされ、このＤフリップフロップ５の出力ａ５によ
り、アラーム１端子６から外部のアラーム制御が解除さ
れる。もし、ウォッチドッグ信号ａ１が正常に入力され
る前に、カウンタ回路４が計数完了した場合は、カウン
タ回路４の出力ａ４により、Ｄフリップフロップ５とＤ
フリップフロップ７が動作する。よって、Ｄフリップフ
ロップ５はそのままの状態保持となり、Ｄフリップフロ
ップ７は出力ａ７により、アラーム端子８からＣＰＵお
よびＣＰＵ周辺のアラーム制御を行う。
【００１３】以上説明したように、本実施例のウォッチ
ドッグ断アラーム処理装置は、ウォッチドッグ信号の途
切れにより、ウォッチドッグ断情報を出力するウォッチ
ドッグ断検出回路２と、ウォッチドッグ断検出回路の出
力情報と、カウンタ回路９の出力をデータとするＤフリ
ップフロップのＱ出力とで制御されたＡＮＤゲート３
と、ＡＮＤゲートの出力をロード入力とするカウンタ回
路４と、ウォッチドッグ断検出回路の出力情報をリセッ
ト入力、カウンタ回路４の出力をクロック入力とするセ
ット・リセット付Ｄフリップフロップ５と、ウォッチド
ッグ断検出回路の出力情報と、カウンタ回路９の出力を
データとするＤフリップフロップの出力とを入力とする
ＡＮＤゲート３の出力をリセット入力、カウンタ回路４
の出力をクロック入力とするセット・リセット付Ｄフリ
ップフロップ７と、このＤフリップフロップ出力をロー
ド入力とする、計数値がカウンタ回路４よりも少ないカ
ウンタ回路９とを有している。
ドッグ断アラーム処理装置は、ウォッチドッグ信号の途
切れにより、ウォッチドッグ断情報を出力するウォッチ
ドッグ断検出回路２と、ウォッチドッグ断検出回路の出
力情報と、カウンタ回路９の出力をデータとするＤフリ
ップフロップのＱ出力とで制御されたＡＮＤゲート３
と、ＡＮＤゲートの出力をロード入力とするカウンタ回
路４と、ウォッチドッグ断検出回路の出力情報をリセッ
ト入力、カウンタ回路４の出力をクロック入力とするセ
ット・リセット付Ｄフリップフロップ５と、ウォッチド
ッグ断検出回路の出力情報と、カウンタ回路９の出力を
データとするＤフリップフロップの出力とを入力とする
ＡＮＤゲート３の出力をリセット入力、カウンタ回路４
の出力をクロック入力とするセット・リセット付Ｄフリ
ップフロップ７と、このＤフリップフロップ出力をロー
ド入力とする、計数値がカウンタ回路４よりも少ないカ
ウンタ回路９とを有している。
【００１４】
【発明の効果】以上説明したように本発明は、アラーム
処理後の復旧において、外部のアラーム解除の前に内部
制御用のアラームのみを解除し、内部が正常に動作する
ことにより、外部のアラーム解除が可能となるため、ア
ラーム解除後の不定状態を防ぎ、確実に正常動作を実現
できるという効果を有する。
処理後の復旧において、外部のアラーム解除の前に内部
制御用のアラームのみを解除し、内部が正常に動作する
ことにより、外部のアラーム解除が可能となるため、ア
ラーム解除後の不定状態を防ぎ、確実に正常動作を実現
できるという効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】図１に示した主要部のタイミング図である。
【図３】従来のウォッチドッグ断アラーム処理装置の一
例を示すブロック図である。
例を示すブロック図である。
【図４】図３に示した主要部のタイミング図である。
２ ウォッチドッグ断検出回路 ４，９ カウンタ回路 ５，７ セット・リセット付Ｄフリップフロップ １０ Ｄフリップフロップ
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 11/00 350 G06F 11/30 G06F 11/32
Claims (1)
- 【請求項１】ウォッチドッグ信号の途切れにより、ウォ
ッチドッグ断情報を出力するウォッチドッグ断検出回路
と、 計数値の異なる２つの第１および第２のカウンタ回路
と、 第１のカウンタ回路の出力をアラーム１とアラーム２の
２系統に分割して制御するための、２つの第１および第
２のセット・リセット付Ｄフリップフロップと、 第２のセット・リセット付Ｄフリップフロップの出力を
ロード入力とする、第１のカウンタ回路の計数値より少
ない計数値の第２のカウンタ回路と、 第２のカウンタ回路の出力をデータ入力とするＤフリッ
プフロップと、 第１のカウンタ回路を第２のカウンタ回路の出力で制御
するＡＮＤゲートとを備え、 内部アラーム用のアラーム２のみを制御することを特徴
とするウォッチドッグ断アラーム処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240871A JP2752814B2 (ja) | 1991-09-20 | 1991-09-20 | ウォッチドッグ断アラーム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240871A JP2752814B2 (ja) | 1991-09-20 | 1991-09-20 | ウォッチドッグ断アラーム処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0581053A JPH0581053A (ja) | 1993-04-02 |
| JP2752814B2 true JP2752814B2 (ja) | 1998-05-18 |
Family
ID=17065942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240871A Expired - Fee Related JP2752814B2 (ja) | 1991-09-20 | 1991-09-20 | ウォッチドッグ断アラーム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752814B2 (ja) |
-
1991
- 1991-09-20 JP JP3240871A patent/JP2752814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581053A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758742B2 (ja) | 誤動作検出方式 | |
| KR980004041A (ko) | 시스템복구장치 | |
| JP2752814B2 (ja) | ウォッチドッグ断アラーム処理装置 | |
| JP2739786B2 (ja) | マルチ・プロセッサシステム | |
| JPS6240735B2 (ja) | ||
| JP2677175B2 (ja) | コンピュータシステムの外部イベント検出方式 | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JP3252345B2 (ja) | 処理信号保護回路 | |
| JP3724034B2 (ja) | 生産設備用制御回路 | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JPH01260550A (ja) | マイクロコンピュータ | |
| JPH02259845A (ja) | プロセッサ | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| JPH01200442A (ja) | 保護付きｃｐｕリセツト回路 | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH01169642A (ja) | 暴走検出回路 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPH06350677A (ja) | 割込み要求型切替え要求信号監視方式 | |
| JPS62172441A (ja) | マルチｃｐｕシステムの暴走検出装置 | |
| JPH0748736B2 (ja) | 信号伝送装置 | |
| JPH0767083B2 (ja) | パルスカウント方式 | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPS63124156A (ja) | メモリエラ−検知方法 | |
| JPH01263709A (ja) | リセット制御装置 | |
| JPS63263547A (ja) | マイクロコンピユ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |