JPS62172441A - マルチｃｐｕシステムの暴走検出装置 - Google Patents
マルチｃｐｕシステムの暴走検出装置Info
- Publication number
- JPS62172441A JPS62172441A JP61014374A JP1437486A JPS62172441A JP S62172441 A JPS62172441 A JP S62172441A JP 61014374 A JP61014374 A JP 61014374A JP 1437486 A JP1437486 A JP 1437486A JP S62172441 A JPS62172441 A JP S62172441A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- reset
- runaway
- cpu1
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 31
- 230000005856 abnormality Effects 0.000 claims abstract description 14
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のＣＰＵ （中央処理装置）を有するシ
ステムにおいて、１個以上のＣＰＵが暴走したとき、シ
ステムが回復不可能な状態になることを防止することに
より、システムの安定化を図るための暴走検出装置に関
するものである。
ステムにおいて、１個以上のＣＰＵが暴走したとき、シ
ステムが回復不可能な状態になることを防止することに
より、システムの安定化を図るための暴走検出装置に関
するものである。
（従来技術〕
従来のマルチＣＰＵ （中央処理装置）システムの暴走
検出装置は、複数のＣＰＵの各々に、一定周期のクロッ
ク信号を入力している暴走検出用タイマが設けられてい
る。各タイマは、対応するＣＰＵにより、そのＣＰＵの
正常動作時には、プログラムに応じてリセットされてい
る。従って、ＣＰＵの暴走時にはタイマがリセットされ
なくなり、このため前記タイマからタイムアウト信号が
出力されて暴走が検出される。そして、このような装置
では、暴走検出用タイマの１つでもタイムアウト信号が
出力されると、システム全体をリセットするか、或いは
、暴走したＣＰＵだけをリセットするように構成されて
いた。
検出装置は、複数のＣＰＵの各々に、一定周期のクロッ
ク信号を入力している暴走検出用タイマが設けられてい
る。各タイマは、対応するＣＰＵにより、そのＣＰＵの
正常動作時には、プログラムに応じてリセットされてい
る。従って、ＣＰＵの暴走時にはタイマがリセットされ
なくなり、このため前記タイマからタイムアウト信号が
出力されて暴走が検出される。そして、このような装置
では、暴走検出用タイマの１つでもタイムアウト信号が
出力されると、システム全体をリセットするか、或いは
、暴走したＣＰＵだけをリセットするように構成されて
いた。
ところが、上記従来の構造では、システム全体をリセッ
トするものにあっては、その時の状態が全て失われてし
まい、正常に動作しているＣＰＵ内のデータも保持でき
ないという欠点があった。
トするものにあっては、その時の状態が全て失われてし
まい、正常に動作しているＣＰＵ内のデータも保持でき
ないという欠点があった。
又、暴走したＣＰＵだけをリセットするものでは、ＣＰ
Ｕをリセットすることにより他のＣＰＵとデ−タの送受
信を行う入出力部も初期状態化されるため、他のＣＰＵ
が無限ループへ入り込む可能性があるという問題があっ
た。
Ｕをリセットすることにより他のＣＰＵとデ−タの送受
信を行う入出力部も初期状態化されるため、他のＣＰＵ
が無限ループへ入り込む可能性があるという問題があっ
た。
本発明は、上記従来の問題点を考慮してなされたもので
あって、複数のＣＰＵを使用したシステムにおいて、１
個以上のＣＰＵが暴走した場合でも、正常に動作してい
るＣＰＵ内のデータを保存させると共に、無限ループに
入り込むことを防止し得るようにしたマルチＣＰＵシス
テムの暴走検出装置の提供を目的とするものである。
あって、複数のＣＰＵを使用したシステムにおいて、１
個以上のＣＰＵが暴走した場合でも、正常に動作してい
るＣＰＵ内のデータを保存させると共に、無限ループに
入り込むことを防止し得るようにしたマルチＣＰＵシス
テムの暴走検出装置の提供を目的とするものである。
本発明に係るマルチＣＰＵシステムの暴走検出装置は、
上記の目的を達成するために、複数のＣＰＵと、これら
ＣＰＵに対応して各ＣＰＵの異常時に異常検出信号を出
力する暴走検出用タイマを有するマルチＣＰＵシステム
の暴走検出装置において、前記の各ＣＰＵは対応するタ
イマの異常検出信号によりリセットされ、かつ、前記異
常検出信号が所定の他のＣＰＵにて読み込まれるように
設定したことを特徴とする。
上記の目的を達成するために、複数のＣＰＵと、これら
ＣＰＵに対応して各ＣＰＵの異常時に異常検出信号を出
力する暴走検出用タイマを有するマルチＣＰＵシステム
の暴走検出装置において、前記の各ＣＰＵは対応するタ
イマの異常検出信号によりリセットされ、かつ、前記異
常検出信号が所定の他のＣＰＵにて読み込まれるように
設定したことを特徴とする。
上記のマルチＣＰＵシステムの暴走検出装置は、各ＣＰ
Ｕをリセットするための暴走検出用タイマのタイムアウ
ト出力である異常検出信号を所定の他のＣＰＵにより監
視する構成とすることにより、ＣＰＵが暴走した場合、
所定の他のｃｐｕは前記ＣＰＵが暴走したことを判断し
て、この暴走したＣＰＵのリセットの処理が終了するま
で、暴走したＣＰＵの出力を無視することができるため
、正常動作のＣＰＵ内のデータは保存されると共に、無
限ループに入り込むことも防止できるようにしたもので
ある。
Ｕをリセットするための暴走検出用タイマのタイムアウ
ト出力である異常検出信号を所定の他のＣＰＵにより監
視する構成とすることにより、ＣＰＵが暴走した場合、
所定の他のｃｐｕは前記ＣＰＵが暴走したことを判断し
て、この暴走したＣＰＵのリセットの処理が終了するま
で、暴走したＣＰＵの出力を無視することができるため
、正常動作のＣＰＵ内のデータは保存されると共に、無
限ループに入り込むことも防止できるようにしたもので
ある。
本発明の一実施例を第１図に基づいて以下に説明する。
第１図は２個のＣＰＵＩ・２を有するマルチＣＰＵ（中
央処理装置）システムの暴走検出装置を示す。データの
送受信を相互間で行っているＣＰＵ１・２が設けられ、
これらＣＰＵＩ・２に対応してそれぞれのＣＰＵＩ・２
の暴走検出用のタイマ３・４が設けられている。タイマ
３・４には一定周期のクロック信号が入力されており、
正常状態ではプログラムにより一定間隔のリセット信号
がＣＰＵＩからタイマ３へ、そしてＣＰＵ２からタイマ
４へそれぞれ送出されている。また、タイマ３・４から
は、対応する各ＣＰＵＩ・２からリセット信号が入力さ
れなくなると、異常検出信号であるタイムアウト信号が
出力される。タイマ３の出力信号線５は、ＣＰＵＩのリ
セット信号受信端子ｌｂ及びＣＰＵ２の入力信号受信端
子２ａに接続されている。同様に、タイマ４の出力信号
線６は、ＣＰＵ２のリセット信号受信端子２ｂ及びＣＰ
Ｕ ｌの入力信号受信端子１ａに接続されている。
央処理装置）システムの暴走検出装置を示す。データの
送受信を相互間で行っているＣＰＵ１・２が設けられ、
これらＣＰＵＩ・２に対応してそれぞれのＣＰＵＩ・２
の暴走検出用のタイマ３・４が設けられている。タイマ
３・４には一定周期のクロック信号が入力されており、
正常状態ではプログラムにより一定間隔のリセット信号
がＣＰＵＩからタイマ３へ、そしてＣＰＵ２からタイマ
４へそれぞれ送出されている。また、タイマ３・４から
は、対応する各ＣＰＵＩ・２からリセット信号が入力さ
れなくなると、異常検出信号であるタイムアウト信号が
出力される。タイマ３の出力信号線５は、ＣＰＵＩのリ
セット信号受信端子ｌｂ及びＣＰＵ２の入力信号受信端
子２ａに接続されている。同様に、タイマ４の出力信号
線６は、ＣＰＵ２のリセット信号受信端子２ｂ及びＣＰ
Ｕ ｌの入力信号受信端子１ａに接続されている。
上記の構成において、ＣＰＵ１が暴走した場合、タイマ
３ヘリセット信号がＣＰＵＩから送出されな（なる。従
って、タイマ３は、暴走前にＣＰＵ１から最後のリセッ
ト信号を受信した後、一定時間が経過するとタイムアウ
ト信号を出力する。このタイムアウト信号を受けること
により、暴走中のＣＰＵ ｌはリセットされると共に、
ＣＰＵ２ではＣＰＵＩのリセットの完了が判断される。
３ヘリセット信号がＣＰＵＩから送出されな（なる。従
って、タイマ３は、暴走前にＣＰＵ１から最後のリセッ
ト信号を受信した後、一定時間が経過するとタイムアウ
ト信号を出力する。このタイムアウト信号を受けること
により、暴走中のＣＰＵ ｌはリセットされると共に、
ＣＰＵ２ではＣＰＵＩのリセットの完了が判断される。
即ち、ＣＰＵ２は、ＣＰＵＩが暴走したことを判断でき
ることにより、ＣＰＵ１のリセットの完了するまで、Ｃ
ＰＵＩの出力を無視できる。従って、ＣＰＵ２内のデー
タは保存されると共に、ＣＰＵ １とＣＰＵ２の間で無
限ループに入り込むことも防止できるものである。
ることにより、ＣＰＵ１のリセットの完了するまで、Ｃ
ＰＵＩの出力を無視できる。従って、ＣＰＵ２内のデー
タは保存されると共に、ＣＰＵ １とＣＰＵ２の間で無
限ループに入り込むことも防止できるものである。
尚、暴走したＣＰＵがリセットされた後、データ信号の
送受信を開始するタイミングに問題を生ずることが考え
られる。しかし、正常なＣＰＵは暴走していたＣＰＵが
リセットされたことを判断してからデータ信号の送受信
を開始するようになっているので、データ信号を送受信
するタイミングにおける不都合は生じない。
送受信を開始するタイミングに問題を生ずることが考え
られる。しかし、正常なＣＰＵは暴走していたＣＰＵが
リセットされたことを判断してからデータ信号の送受信
を開始するようになっているので、データ信号を送受信
するタイミングにおける不都合は生じない。
〔発明の効果〕
本発明に係るマルチＣＰＵシステムの暴走検出装置は、
以上のように、複数のＣＰＵと、これらＣＰＬＪに対応
し、このＣＰＵの異常時に異常検出信号を出力する暴走
検出用タイマを有するマルチ′ＣＰＵシステムの暴走検
出装置において、前記の各ＣＰＵは、対応するタイマの
異常検出信号によりリセットされ、かつ、前記異常検出
信号が所定の他のＣＰＵにて読み込まれるように設定し
た構成である。それ故、１個以上のＣＰＵが暴走した場
合、この暴走したＣＰＵを検出し、そして、リセットし
ても、正常なＣＰＵはその内部データを保存できると共
に、暴走したＣＰＵをリセットすることにより無限ルー
プに入り込んでしまうという事態を防止することができ
る。これにより、マルチＣＰＵシステムの安定性を向上
することができるという効果を奏する。
以上のように、複数のＣＰＵと、これらＣＰＬＪに対応
し、このＣＰＵの異常時に異常検出信号を出力する暴走
検出用タイマを有するマルチ′ＣＰＵシステムの暴走検
出装置において、前記の各ＣＰＵは、対応するタイマの
異常検出信号によりリセットされ、かつ、前記異常検出
信号が所定の他のＣＰＵにて読み込まれるように設定し
た構成である。それ故、１個以上のＣＰＵが暴走した場
合、この暴走したＣＰＵを検出し、そして、リセットし
ても、正常なＣＰＵはその内部データを保存できると共
に、暴走したＣＰＵをリセットすることにより無限ルー
プに入り込んでしまうという事態を防止することができ
る。これにより、マルチＣＰＵシステムの安定性を向上
することができるという効果を奏する。
第１図は本発明の一実施例を示すブロック図である。
１・２はＣＰＵ、３・４はタイマ、５はタイマ３の出力
信号線、６はタイマ４の出力信号線である。
信号線、６はタイマ４の出力信号線である。
Claims (1)
- １． 複数のＣＰＵと、これらＣＰＵに対応し、このＣ
ＰＵの異常時に異常検出信号を出力する暴走検出用タイ
マを有するマルチＣＰＵシステムの暴走検出装置におい
て、前記の各ＣＰＵは、対応するタイマの異常検出信号
によりリセットされ、かつ、前記異常検出信号が所定の
他のＣＰＵにて読み込まれるように設定したことを特徴
とするマルチＣＰＵシステムの暴走検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014374A JPS62172441A (ja) | 1986-01-24 | 1986-01-24 | マルチｃｐｕシステムの暴走検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014374A JPS62172441A (ja) | 1986-01-24 | 1986-01-24 | マルチｃｐｕシステムの暴走検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62172441A true JPS62172441A (ja) | 1987-07-29 |
Family
ID=11859271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014374A Pending JPS62172441A (ja) | 1986-01-24 | 1986-01-24 | マルチｃｐｕシステムの暴走検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62172441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652007A (ja) * | 1992-07-30 | 1994-02-25 | Hitachi Electron Service Co Ltd | Ｍｐｕの誤動作検知方法 |
-
1986
- 1986-01-24 JP JP61014374A patent/JPS62172441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652007A (ja) * | 1992-07-30 | 1994-02-25 | Hitachi Electron Service Co Ltd | Ｍｐｕの誤動作検知方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541943A (en) | Watchdog timer lock-up prevention circuit | |
| JPS62172441A (ja) | マルチｃｐｕシステムの暴走検出装置 | |
| US6260100B1 (en) | System and method for arbitrating interrupts on a daisy-chained architected bus | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JPS622685Y2 (ja) | ||
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
| JPS62150454A (ja) | ダイレクトメモリアクセスシステム | |
| JP2530040Y2 (ja) | シリアル通信による全二重通信方式 | |
| JP2003122600A (ja) | ウォッチドッグタイマ装置 | |
| JPS60164852A (ja) | プログラム暴走監視方式 | |
| JPH02252034A (ja) | ウォッチドッグタイマ設定方式 | |
| JP2752814B2 (ja) | ウォッチドッグ断アラーム処理装置 | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JPH03152637A (ja) | 異常診断システム | |
| JPH0222753A (ja) | マイクロコンピュータシステム | |
| JPH03136147A (ja) | ソフトウェア監視方式 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPS6133551A (ja) | マイクロプロセツサ監視装置 | |
| JP2000010824A (ja) | ソフトウェア監視回路 | |
| JPH033020A (ja) | 制御線瞬断認識防止回路 | |
| JPS6349948A (ja) | マルチプロセツサ回路 | |
| JPH10307601A (ja) | Ｃｐｕの出力制御回路 | |
| JPH02281344A (ja) | プログラム走行監視方式 |