JP2000010824A - ソフトウェア監視回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のソフトウェア監視回路では、ＣＰＵが
完全に停止した場合等はソフトウェアの異常を検出でき
るが、例えば無限ループに入った場合、メインルーチン
しか処理していない場合等の異常は検出できない。 【解決手段】 複数の処理毎に所定の期間内に処理が実
行されたかどうかを監視し、複数の処理のうちいずれか
の処理が所定の期間内から外れて実行された時にソフト
ウェアの異常を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ソフトウェアを監
視して異常を検出するソフトウェア監視回路に関するも
のである。

【０００２】

【従来の技術】従来、ソフトウェアを監視する場合、ソ
フトウェアの処理の通過ポイントをハードウェアによっ
て監視し、予め決められた時間間隔で通過するか否かを
監視することにより、ソフトウェアの異常を検出してい
る。いわゆるウォッチドッグタイマーによる監視であ
る。図８は従来例のソフトウェア監視回路を示す回路図
である。

【０００３】図８において、まず、ＣＰＵ９はソフトウ
ェアの監視対象で、予め決められた制御プログラムに従
って所定の処理を実行する。アドレス比較器１はＣＰＵ
９からのアドレスを監視し、ＣＰＵ９のアドレスバス１
０が目的のアドレスになった時にパルス信号を出力する
回路、ワンショットマルチ（リトリガブルマルチバイブ
レータ）４はアドレス比較器１からのパルス信号を起点
としてパルス幅を伸張し、所定のパルス幅の信号を出力
する回路である。フリップフロップ回路８はワンショッ
トマルチ４の出力信号に基づいてＣＰＵ９の異常を示す
アラームを出力する回路である。

【０００４】ここで、ＣＰＵ９は処理１、処理２、処理
３を順に実行し、処理３が終了すると処理１からの処理
を繰り返し実行するものとする。処理１、処理２、処理
３の処理時間はそれぞれ時間ｔ１、ｔ２、ｔ３とする。
また、／ＲＥＳＥＴ１はシステム全体のリセット信号、
／ＲＥＳＥＴ２はＣＰＵ９の初期処理が始まってから処
理１に入るまでの所定時間だけ監視回路の動作を停止す
る信号である。なお、本願明細書では、ＲＥＳＥＴ１、
ＲＥＳＥＴ２の反転信号を、／ＲＥＳＥＴ１、／ＲＥＳ
ＥＴ２で表わしている。

【０００５】次に、従来のソフトウェア監視回路の動作
について図９、図１０を参照して説明する。図９はＣＰ
Ｕ９が正常な場合、図１０はＣＰＵ９が異常を発生した
場合の動作を示している。まず、ＣＰＵ９が正常な場合
である。ＣＰＵ９は図９に示すように／ＲＥＳＥＴ１が
ハイレベルになるとリセットされ、処理を開始する。な
お、フリップフロップ回路８の／ＲＥＳＥＴ端子に図９
に示すように／ＲＥＳＥＴ２が供給され、前述のように
ＣＰＵ９が処理を開始してから所定時間だけソフトウェ
ア監視回路の動作を停止させている。／ＲＥＳＥＴ２は
／ＲＥＳＥＴ１を所定時間だけ遅延させた信号である。

【０００６】このようにしてＣＰＵ９が処理を開始する
と、アドレス比較器１はＣＰＵ９のアドレスバス１０を
監視し、ＣＰＵ９から処理１の開始アドレス１ａが出力
されると図９に示すようにパルス１ｂをワンショットマ
ルチ４に出力する。アドレス比較器１は図９に示すよう
に処理１の開始アドレス１ａを検出する毎に、即ち、処
理１の処理時間ｔ１毎にパルス１ｂを出力する。

【０００７】ここで、ワンショットマルチ４の時定数
（パルス幅）は、ＣＰＵ９の処理１〜処理３の処理時間
ｔ１〜ｔ３の総和時間（ｔ１＋ｔ２＋ｔ３）よりも長く
設定されていて、ＣＰＵ９が正常に処理を実行し、アド
レス比較器１のパルス１ｂが時間ｔ１間隔で出力されて
いれば、ワンショットマルチ４の出力１ｃは図９に示す
ようにハイレベルを保持しつづける。従って、ＣＰＵ９
が正常に動作している時はフリップフロップ回路８はセ
ットされることはないため、フリップフロップ回路８の
出力（アラーム）は図９に示すようにローレベルを保持
し、アラームは出力されない。

【０００８】一方、ＣＰＵ９が異常動作を生じ、アドレ
スバス１０のアドレスが１ａになるまでの時間が長くな
り、図１０に示すようにアドレス比較器１のパルス１ｂ
の間隔が時間（ｔ１＋ｔ２＋ｔ３）よりも長くなると、
ワンショットマルチ４の出力１ｃは図１０に示すように
一旦ローレベルとなる。従って、ＣＰＵ９が異常を生じ
た時はフリップフロップ回路８がセットされるため、図
１０に示すようにフリップフロップ回路８の出力はハイ
レベルとなってアラームが出力され、ＣＰＵ９の異常を
検出することができる。

【０００９】

【発明が解決しようとする課題】従来のソフトウェア監
視回路では、アドレス比較器１のパルス１ｂの間隔が長
くなった時はＣＰＵ９の異常を確実に検出することは可
能であるが、反対にパルス１ｂの間隔が短くなった時は
ワンショットマルチ４の出力１ｃがハイレベルのままと
なるため、ＣＰＵ９の異常を検出することができない。
そのため、ＣＰＵ９が完全に停止した場合等は異常の検
出は可能であるが、例えば、ＣＰＵ９が無限ループに陥
った場合、メインルーチンのみしか処理をしていない場
合等は異常を検出することはできなかった。

【００１０】本発明は、上記従来の問題点に鑑みなされ
たもので、どのような場合でも確実にソフトウェアの異
常を検出することが可能なソフトウェア監視回路を提供
することを目的とする。

【００１１】

【課題を解決するための手段及び作用】本発明のソフト
ウェア監視回路は、複数の処理を予め決められた順序で
実行するソフトウェアを監視するソフトウェア監視回路
において、前記複数の処理毎に所定の期間内に処理が実
行されたかどうかを監視し、前記複数の処理のうちいず
れかの処理が所定の期間内から外れて実行された時にソ
フトウェアの異常を検出することを特徴としている。本
発明では、この構成によりソフトウェアよる処理が正常
時よりも長くかかっても短すぎてもソフトウェアの異常
を検出でき、ＣＰＵの動作状態に拘わらずどのような場
合にもソフトウェアの異常を確実に検出することができ
る。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明による
ソフトウェア監視回路の第１の実施形態の構成を示す回
路図である。なお、図１では図８の従来回路と同一部分
は同一符号を付して詳しい説明を省略する。図１におい
て、まず、ＣＰＵ９、アドレス比較器１、ワンショット
マルチ４、フリップフロップ回路８、アドレスバス１０
はいずれも図８のものと同じである。アドレス比較器１
はＣＰＵ９のアドレスバス１０のアドレスが処理１の開
始アドレス１ａになるとパルス１ｂを出力し、ワンショ
ットマルチ４はパルス１ｂを起点としてパルス幅を伸張
する。但し、ワンショットマルチ４の時定数（パルス
幅）は従来とは異なり、ＣＰＵ９の処理１の処理時間ｔ
１よりもやや長く設定されている。

【００１３】ＣＰＵ９は図２に示すように処理１、処理
２、処理３を順に繰り返し実行するものとし、ＣＰＵ９
の処理１の処理時間はｔ１、処理２の処理時間はｔ２、
処理３の処理時間はｔ３とする。これは、図８の説明と
全く同様である。また、処理１に入る時のＣＰＵ９の開
始アドレスを１ａ、処理２に入る時の開始アドレスを２
ａ、処理３に入る時の開始アドレスを３ａとし、アドレ
ス比較器１は前述のようにＣＰＵ９のアドレスバス１０
のアドレスが処理１の開始アドレス１ａになるとパルス
１ｂを出力する。

【００１４】また、本実施形態では、アドレス比較器
２、アドレス比較器３が設けられ、アドレス比較器２は
ＣＰＵ９のアドレスバス１０のアドレスが処理２の開始
アドレス２ａになるとパルス２ｂを出力し、アドレス比
較器３は同様に処理３の開始アドレス３ａになるとパル
ス３ｂを出力する。ワンショットマルチ５はアドレス比
較器２のパルス２ｂを起点としてパルス幅を伸張し、ワ
ンショットマルチ６はアドレス比較器３のパルス３ｂを
起点としてパルス幅を伸張する。ワンショットマルチ５
の時定数はＣＰＵ９の処理２の処理時間ｔ２よりもやや
長く設定され、ワンショットマルチ６の時定数はＣＰＵ
９の処理３の処理時間ｔ３よりもやや長く設定されてい
る。

【００１５】ワンショットマルチ４、５、６の出力はオ
ア回路７で論理和がとられ、フリップフロップ回路８の
／ＳＥＴ端子に供給される。また、／ＲＥＳＥＴ１はこ
のシステム全体のリセット信号、／ＲＥＳＥＴ２は／Ｒ
ＥＳＥＴ１を所定時間だけ遅延した信号で、フリップフ
ロップ回路８の／ＲＥＳＥＴ端子に供給されている。／
ＲＥＳＥＴ２は前述のようにＣＰＵ９がリセットされた
時に初期処理が始まって処理１に入るまでの所定時間フ
リップロップ回路８をリセットする信号であり、この期
間だけソフトウェアの監視をマスクし、ＣＰＵ９の異常
を誤って検出することを防いでいる。

【００１６】次に、本実施形態の具体的な動作について
説明する。図３はＣＰＵ９が正常に動作している時の各
部の信号を示すタイムチャートである。まず、図３
（Ｇ）に示すように／ＲＥＳＥＴ１がハイレベルになる
とＣＰＵ９は動作を開始し、図２の処理１に入る時に処
理１の開始アドレス１ａをアドレスバス１０に出力す
る。アドレス比較器１はアドレスバス１０のアドレス１
ａを検出すると、図３（Ａ）に示すようにパルス１ｂを
ワンショットマルチ４に出力し、ワンショットマルチ４
はパルス１ｂを起点してパルス幅を図３（Ｂ）に示すよ
うに伸張し、パルス１ｃとして出力する。ワンショット
マルチ４のパルス１ｃのパルス幅は処理１の処理時間ｔ
１よりもやや長く設定されている。なお、／ＲＥＳＥＴ
２は図３（Ｈ）に示すようにＣＰＵ９の動作開始から所
定時間はローレベルとなってフリップフロップ回路８を
リセットしている。

【００１７】ＣＰＵ９は処理１を終了すると、図２の処
理２を開始し、処理２に入る時に開始アドレス２ａをア
ドレスバス１０に出力する。アドレス比較器２はアドレ
ス２ａを検出すると、図３（Ｃ）に示すようにパルス２
ｂを出力し、ワンショットマルチ５はパルス２ｂを起点
として図３（Ｄ）に示すようにパルス幅を伸張し、パル
ス２ｃとして出力する。パルス２ｃの幅は処理２の処理
時間ｔ２よりもやや長く設定されている。ＣＰＵ９は処
理２を終了すると、図２の処理３を開始し、処理３に入
る時に開始アドレス３ａをアドレスバス１０に出力す
る。

【００１８】アドレス比較器３はアドレス３ａを検出す
ると、図３（Ｅ）に示すようにパルス３ｂを出力し、ワ
ンショットマルチ６はパルス３ｂを図３（Ｆ）に示すよ
うにパルス３ｃに伸張して出力する。パルス３ｃの幅は
処理３の処理時間ｔ３よりもやや長く設定されている。
ワンショットマルチ４〜６の出力１ｃ、２ｃ、３ｃはオ
ア回路７で論理和をとられ、図３（Ｉ）に示す信号ｄと
してフリップフロップ回路８に供給される。

【００１９】ここで、ＣＰＵ９が正常に動作している時
はパルス１ｂ、２ｂ、３ｂは各々希望する所定間隔で且
つ希望する順序で出力されるため、ワンショットマルチ
４〜６の出力１ｃ、２ｃ、３ｃはタイミングが互いに重
なり合い、オア回路７の出力信号ｄは図３（Ｉ）に示す
ようにハイレベルを保持しつづける。従って、フリップ
フロップ回路８は信号ｄによりセットされず、フリップ
フロップ回路８の出力は図３（Ｊ）に示すようにローレ
ベルを保持しつづけるため、アラームは出力されず、Ｃ
ＰＵ９は処理１〜処理３を繰り返し実行する。

【００２０】次に、ＣＰＵ９のソフトウェアに異常を生
じた場合の動作について説明する。ます、図４はＣＰＵ
９の処理が正常時よりも長くかかって異常を生じた時の
各部の信号を示している。図４（Ａ）〜（Ｊ）はそれぞ
れ図３（Ａ）〜（Ｊ）に対応している。ここでは、例え
ば、ＣＰＵ９の処理１の処理時間が正常時の処理時間ｔ
１よりも長くかかり、処理２に入る時タイミングが遅れ
た場合を例として説明する。このように処理１の処理時
間が正常時よりも長くかかると、ＣＰＵ９からアドレス
バス１０にアドレス２ａを出力するタイミングが遅れる
ため、図４（Ｃ）に示すようにアドレス比較器２からの
パルス２ｂのタイミングが正常時よりも遅れてしまう。

【００２１】従って、図４（Ｄ）に示すようにワンショ
ットマルチ５の出力２ｃの立ち上がりのタイミングが正
常時よりも遅れてしまい、パルス１ｃと２ｃの間に時間
的に隙間ができるため、オア回路７の出力信号ｄは図４
（Ｉ）に示すように一時的にローレベルとなる。このよ
うにオア回路７の出力信号ｄがローレベルになると、フ
リップフロップ回路８がセットされるため、図４（Ｊ）
に示すようにフリップフロップ回路８からアラームが出
力され、ＣＰＵ９のソフトウェアの異常を検出すること
ができる。

【００２２】また、図５はＣＰＵ９の処理が正常時より
も短くなった場合の各部の信号を示している。図５
（Ａ）〜（Ｊ）はそれぞれ図３（Ａ）〜（Ｊ）に対応し
ている。図５では図４とは反対にＣＰＵ９の処理１の処
理時間が正常時の処理時間ｔ１よりも短くなった場合を
示している。ＣＰＵ９の処理１の処理時間が短くなる
と、処理２に入るタイミングが正常時よりも早くなるた
め、図５（Ｃ）に示すようにアドレス比較器２のパルス
２ｂが正常時よりも早く出力される。従って、図５
（Ｄ）に示すようにワンショットマルチ５のパルス２ｃ
の立ち上がりのタイミングが早くなるため、パルス１ｃ
と２ｃは時間的に重なり合うが、パルス１ｃと３ｃの間
に時間的に隙間を生じる。

【００２３】そのため、オア回路７の出力信号ｄは図５
（Ｉ）に示すように一時的にローレベルとなり、フリッ
プフロップ回路８がセットされるため、図５（Ｊ）に示
すようにフリップフロップ回路８からアラームが出力さ
れ、ＣＰＵ９の異常を検出することができる。なお、図
４、図５ではＣＰＵ９の処理１の処理時間が正常時より
も長くかかった場合と短い場合にソフトウェアの異常を
検出する例について説明したが、他の処理２、３につい
ても全く同様にソフトウェアの異常を検出することがで
きる。

【００２４】このように本実施形態においては、ＣＰＵ
９の処理毎に処理時間を監視し、ＣＰＵ９の各処理の処
理時間が所定の期間内から外れた時にアラームを出力し
ているので、ＣＰＵ９の処理時間が正常時よりも長くか
かっても短すぎてもＣＰＵ９のソフトウェアの異常を検
出することができる。従って、ＣＰＵ９が完全に停止し
た場合のみならず、ＣＰＵ９が無限ループに入った場合
やメインルーチンのみしか処理していない場合等の異常
も検出することができ、ＣＰＵ９の動作状態の如何に拘
わらず、どのような場合にもソフトウェアの異常を確実
に検出することができる。

【００２５】図６は本発明の第２の実施形態の構成を示
す回路図である。本実施形態では、ＣＰＵ９の各処理の
開始アドレスを検出するアドレス比較器毎にアンド回路
と２つのワンショットマルチが設けられている。即ち、
アドレス比較器１の出力にアンド回路１１を介してワン
ショットマルチ４−１、４−２が、アドレス比較器２の
出力にアンド回路１２を介してワンショットマルチ５−
１、５−２が、アドレス比較器３の出力にアンド回路１
３を介してワンショットマルチ６−１、６−２が設けら
れている。なお、ＣＰＵ９は図２に示すように処理１〜
３を順に繰り返し実行するものとする。

【００２６】ワンショットマルチ４−１の時定数（パル
ス幅）はＣＰＵ９の処理１の処理時間ｔ１よりもやや長
く、ワンショットマルチ４−２のパルス幅はやや短く設
定されている。また、ワンショットマルチ５−１のパル
ス幅はＣＰＵ９の処理２の処理時間ｔ２よりもやや長
く、ワンショットマルチ５−２のパルス幅はやや短く設
定され、更にワンショットマルチ６−１のパルス幅はＣ
ＰＵ９の処理３の処理時間ｔ３よりもやや長く、ワンシ
ョットマルチ６−２のパルス幅はやや短く設定されてい
る。ここで、ワンショットマルチ５−１、５−２の入力
信号はアドレス比較器２からのパルス２ｂであるが、ア
ンド回路１２によりワンショットマルチ４−１の出力Ｑ
がハイレベル、ワンショットマルチ４−２の出力／Ｑが
ハイレベルの時のみパルス２ｂが通過するようにゲート
がかけられている。

【００２７】また、ワンショットマルチ６−１、６−２
の入力信号はアドレス比較器３からのパルス３ｂである
が、アンド回路１３によりワンショットマルチ５−１の
出力Ｑがハイレベル、ワンショットマルチ５−２の出力
／Ｑがハイレベルの時のみパルス３ｂが通過するように
ゲートがかけられている。同様に、ワンショットマルチ
４−１，４−２の入力信号はアドレス比較器１からのパ
ルス１ｂであるが、アンド回路１１によりワンショット
マルチ６−１の出力Ｑがハイレベル、ワンショットマル
チ６−２の出力／Ｑがハイレベルの時のみパルス１ｂが
通過するようにゲートがかけられている。但し、最初の
時点ではワンショットマルチ６−１は起動していないの
で、その出力とＲＥＳＥＴ２がオア回路１４で論理和が
とられ、ワンショットマルチ６−１の出力を強制的にハ
イレベルとしてアンド回路１１に供給している。その他
の構成は図１と同じである。

【００２８】図７は図６の実施形態の各部の信号を示す
タイムチャートである。まず、図７（Ａ）はアドレス比
較器１の出力パルス１ｂを示している。ＣＰＵ９のアド
レスバス１０から処理１の開始アドレス１ａを検出する
と、図７（Ａ）に示すようにアドレス比較器１からパル
ス１ｂが出力される。ここで、アンド回路１１にはオア
回路１４、ワンショットマルチ６−１から信号が供給さ
れていて、パルス１ｂがアンド回路１１を通過できるの
は図７（Ｈ）に示すワンショットマルチ６−１の出力Ｑ
がオア回路１４を通った信号、図７（Ｉ）に示すワンシ
ョットマルチ６−１の出力／Ｑがともにハイレベルの期
間のみである。

【００２９】即ち、図７（Ｈ）、（Ｉ）に示すようにワ
ンショットマルチ６−１に設定されているＣＰＵ９の処
理３の処理時間ｔ３よりもやや長い時間と、ワンショッ
トマルチ６−２に設定されている処理時間ｔ３よりもや
や短い時間との差の時間内にパルス１ｂが出力された時
のみパルス１ｂはアンド回路１１を通過することができ
る。従って、この時間内にパルス１ｂが出力された時は
ＣＰＵ９は処理１を正常に実行した時で、オア回路７の
信号ｄはハイレベルを保持し、フリップフロップ回路８
からアラームは出力されない。一方、この時間内からパ
ルス１ｂが外れた時はＣＰＵ９の処理１の処理時間が正
常時よりも長くかかったか、短かすぎたかの異常を生じ
た時である。従って、この時はパルス１ｂはアンド回路
１１でゲートされるので、オア回路７の信号ｄはローレ
ベルとなってフリップフロップ回路８がセットされ、フ
リップフロップ回路８からソフトウェアの異常を示すア
ラームが出力される。

【００３０】図７（Ｄ）はアドレス比較器２のパルス２
ｂを示している。パルス２ｂがアンド回路１２を通過で
きるのは、図７（Ｂ）に示すようにワンショットマルチ
４−１に設定されているＣＰＵ９の処理１の処理時間ｔ
１よりもやや長い時間と、図７（Ｃ）に示すように処理
時間ｔ１よりもやや短い時間との差の時間内にパルス２
ｂが出力された時のみである。この時間内にパルス２ｂ
が出力された時はＣＰＵ９は処理２を正常に実行した時
で、フリップフロップ回路８からアラームは出力されな
い。また、この時間内からパルス２ｂが外れた時はＣＰ
Ｕ９は処理２を正常に実行しなかった時で、パルス２ｂ
はアンド回路１２でゲートされるので、フリップフロッ
プ回路８からアラームが出力され、ソフトウェアの異常
を検出することができる。

【００３１】図７（Ｇ）はアドレス比較器３のパルス３
ｂを示している。パルス３ｂがアンド回路１３を通過で
きるのは、図７（Ｅ）に示すようにワンショットマルチ
５−１に設定されているＣＰＵ９の処理２の処理時間ｔ
２よりもやや長い時間と、図７（Ｆ）に示すように処理
時間ｔ２よりもやや短い時間との差の時間内にパルス２
ｂが出力された時のみである。この時間内にパルス３ｂ
が出力された時はＣＰＵ９は処理３を正常に実行した時
で、フリップフロップ回路８からアラームは出力されな
い。また、この時間内からパルス２ｂが外れた時は処理
３は正常に実行されなかった時で、パルス３ｂはアンド
回路１３でゲートされ、フリップフロップ回路８からア
ラームが出力される。

【００３２】本実施形態では、ＣＰＵ９の処理毎に所定
の時間範囲を設定し、ＣＰＵ９の処理時間が所定の時間
範囲から外れた時にアラームを出力しているので、ＣＰ
Ｕ９の各処理の処理時間が正常時よりも長くかかっても
短かすぎてもＣＰＵ９のソフトウェアの異常を確実に検
出することができる。従って、第１の実施形態と同様に
ＣＰＵ９の動作状態に拘わらず、どのような場合でもソ
フトウェアの異常を確実に検出することができる。

【００３３】

【発明の効果】以上説明したように本発明によれば、複
数の処理毎に所定の期間内に処理が実行されたかどうか
を監視し、複数の処理のうちいずれかの処理が所定の期
間内から外れて実行された時にソフトウェアの異常を検
出しているので、ソフトウェアよる処理が正常時よりも
長くかかっても短すぎてもソフトウェアの異常を検出で
き、ＣＰＵの動作状態に拘わらずどのような場合にもソ
フトウェアの異常を確実に検出することができる。

【図面の簡単な説明】

【図１】本発明のソフトウェア監視回路の第１の実施形
態を示す回路図である。

【図２】図１の実施形態のＣＰＵの処理を示す図であ
る。

【図３】図１の実施形態のＣＰＵの処理が正常な場合の
各部の信号を示すタイムチャートである。

【図４】図１の実施形態のＣＰＵの処理が正常時よりも
長くかかった場合の各部の信号を示すタイムチャートで
ある。

【図５】図１の実施形態のＣＰＵの処理が正常時よりも
短い場合の各部の信号を示すタイムチャートである。

【図６】本発明の第２の実施形態を示す回路図である。

【図７】図６の実施形態の各部の信号を示すタイムチャ
ートである。

【図８】従来例のソフトウェア監視回路を示す回路図で
ある。

【図９】図８の回路の正常動作時の各部の信号を示すタ
イムチャートである。

【図１０】図８の回路の異常動作時の各部の信号を示す
タイムチャートである。

【符号の説明】

１〜３ アドレス比較器 ４〜６ ワンショットマルチ ４−１、４−２ ワンショットマルチ ５−１、５−２ ワンショットマルチ ６−１、６−２ ワンショットマルチ ７、１４ オア回路 ８ フリップフロップ回路 ９ ＣＰＵ １０ アドレスバス １１〜１３ アンド回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の処理を予め決められた順序で実行
   するソフトウェアを監視するソフトウェア監視回路にお
   いて、前記複数の処理毎に所定の期間内に処理が実行さ
   れたかどうかを監視し、前記複数の処理のうちいずれか
   の処理が所定の期間内から外れて実行された時にソフト
   ウェアの異常を検出することを特徴とするソフトウェア
   監視回路。