JPH0652007A - Mpuの誤動作検知方法 - Google Patents
Mpuの誤動作検知方法Info
- Publication number
- JPH0652007A JPH0652007A JP4203533A JP20353392A JPH0652007A JP H0652007 A JPH0652007 A JP H0652007A JP 4203533 A JP4203533 A JP 4203533A JP 20353392 A JP20353392 A JP 20353392A JP H0652007 A JPH0652007 A JP H0652007A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- output
- malfunction
- watchdog timer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータシステムのMPUに、初
期化操作を所定回数繰返し行っても自己回復不可能な動
作不良が発生した場合に、それを外部へ報知するように
したMPUの誤動作検知方法を提供することにある。 【構成】ウォッチドグタイマの出力を、其のウォッチド
グタイマの監視対象であるMPUの初期化入力とすると
共に、前記監視対象MPUとは別回路(回路的に独立し
たN進カウンタや別のMPUなど)で計数し、任意に定
めた所定期間内に所定数以上計数されれば、MPUの誤
動作として検知、外部へ報知する。
期化操作を所定回数繰返し行っても自己回復不可能な動
作不良が発生した場合に、それを外部へ報知するように
したMPUの誤動作検知方法を提供することにある。 【構成】ウォッチドグタイマの出力を、其のウォッチド
グタイマの監視対象であるMPUの初期化入力とすると
共に、前記監視対象MPUとは別回路(回路的に独立し
たN進カウンタや別のMPUなど)で計数し、任意に定
めた所定期間内に所定数以上計数されれば、MPUの誤
動作として検知、外部へ報知する。
Description
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ
システムを構成するMPU(マイクロプロセサ)の動作
監視に関し、とくに、所定回数以上、MPUに対して初
期化動作を試みても、なお、回復不能な動作不良が発生
した場合に、マイクロコンピュータシステムが故障状態
になったものとしてシステム管理者などに報知するよう
にしたMPUの誤動作検知方法に関する。
システムを構成するMPU(マイクロプロセサ)の動作
監視に関し、とくに、所定回数以上、MPUに対して初
期化動作を試みても、なお、回復不能な動作不良が発生
した場合に、マイクロコンピュータシステムが故障状態
になったものとしてシステム管理者などに報知するよう
にしたMPUの誤動作検知方法に関する。
【0002】
【従来の技術】従来から、MPUの誤動作検知について
は、例えばCQ出版社発行の雑誌「トランジスタ技術」
1991年6月号の464〜465頁に記載されている
ように、ウォッチドグタイマを用いる方法が良く知られ
ている。
は、例えばCQ出版社発行の雑誌「トランジスタ技術」
1991年6月号の464〜465頁に記載されている
ように、ウォッチドグタイマを用いる方法が良く知られ
ている。
【0003】図2は、従来のウォッチドグタイマによる
MPUの誤動作検知方法を説明するための図である。図
中、1は動作監視対象であるMPU、2はウォッチドグ
タイマ、3はパワーONリセット回路、4はクロック発
生回路、5はアドレスデコーダ、6はAND回路、7、
8はOR回路、9はインバータである。また、Qm−P
はウォッチドグタイマ2の出力、Ya−Nはアドレスア
ドレスデコーダ5の出力、RESET−NはパワーON
リセット回路の出力、IORQ−N、WR−Nは共にM
PU1の出力信号である。なおここで、添字−Nは論理
否定を示し、これに対し、添字−Pは論理否定ではない
ことを示すものとする。
MPUの誤動作検知方法を説明するための図である。図
中、1は動作監視対象であるMPU、2はウォッチドグ
タイマ、3はパワーONリセット回路、4はクロック発
生回路、5はアドレスデコーダ、6はAND回路、7、
8はOR回路、9はインバータである。また、Qm−P
はウォッチドグタイマ2の出力、Ya−Nはアドレスア
ドレスデコーダ5の出力、RESET−NはパワーON
リセット回路の出力、IORQ−N、WR−Nは共にM
PU1の出力信号である。なおここで、添字−Nは論理
否定を示し、これに対し、添字−Pは論理否定ではない
ことを示すものとする。
【0004】ウォッチドグタイマ2は、クロック発生回
路4が発生したクロックをカウントする計数回路で、任
意に設定したm個のクロックをカウントしたときに出力
としてQm−Pを出力する。MPU1が正常に動作して
いる状態では、所定の周期ごとにアドレスデコーダ5の
出力Ya−Nが発生するようにプログラムされている。
この出力Ya−NはAND回路6、OR回路7を経由し
て、ウォッチドグタイマ2をリセットする。アドレスデ
コーダ5の出力Ya−Nの出力周期は、ウォッチドグタ
イマ2がm個のクロックをカウントする時間よりも短く
設定されているため、MPU1の動作が正常である限り
は、ウォッチドグタイマ2は、常に、その計数出力Qm
−Pを発生するよりも前にリセットされてしまい、それ
の(MPU1が誤動作したことを検知したことを示す)
出力は送出されない。
路4が発生したクロックをカウントする計数回路で、任
意に設定したm個のクロックをカウントしたときに出力
としてQm−Pを出力する。MPU1が正常に動作して
いる状態では、所定の周期ごとにアドレスデコーダ5の
出力Ya−Nが発生するようにプログラムされている。
この出力Ya−NはAND回路6、OR回路7を経由し
て、ウォッチドグタイマ2をリセットする。アドレスデ
コーダ5の出力Ya−Nの出力周期は、ウォッチドグタ
イマ2がm個のクロックをカウントする時間よりも短く
設定されているため、MPU1の動作が正常である限り
は、ウォッチドグタイマ2は、常に、その計数出力Qm
−Pを発生するよりも前にリセットされてしまい、それ
の(MPU1が誤動作したことを検知したことを示す)
出力は送出されない。
【0005】MPU1に動作不良が発生すると、アドレ
スデコーダ5の出力Ya−Nの出力間隔が(たとえ出力
はするにしても)、ウォッチドグタイマ2がm個のクロ
ックをカウントするのに要する時間よりも長くなって、
その結果、ウォッチドグタイマ2の出力Qm−Pが送出
される。
スデコーダ5の出力Ya−Nの出力間隔が(たとえ出力
はするにしても)、ウォッチドグタイマ2がm個のクロ
ックをカウントするのに要する時間よりも長くなって、
その結果、ウォッチドグタイマ2の出力Qm−Pが送出
される。
【0006】ウォッチドグタイマ2の出力Qm−Pは、
インバータ9とOR回路8を経由してMPU1をリセッ
トし、MPU1の動作を初期化してMPU1の動作不良
の回復を図る。なお、パワーONリセット回路3は、電
源投入時に、マイクロコンピュータシステム全体の初期
化を行うための信号RESET−Nを出力する。
インバータ9とOR回路8を経由してMPU1をリセッ
トし、MPU1の動作を初期化してMPU1の動作不良
の回復を図る。なお、パワーONリセット回路3は、電
源投入時に、マイクロコンピュータシステム全体の初期
化を行うための信号RESET−Nを出力する。
【0007】
【発明が解決しようとする課題】図2に示したウォッチ
ドグタイマを用いたMPUの誤動作検知方法では、MP
U1の動作不良が一時的でなく、ウォッチドグタイマ2
の出力Qm−PによってMPU1のリセットすなわち初
期化が図られても自己回復しない場合には、実際にはウ
ォッチドグタイマ2によってMPU1の誤動作が検知さ
れているのに、そのまま、ずるずると何回も無為にMP
U1のリセット動作を繰り返すだけで、マイクロコンピ
ュータシステムの回復困難な故障として外部へ報知する
ことが行われずに、いたずらに長い時間が経過してしま
うという問題があった。
ドグタイマを用いたMPUの誤動作検知方法では、MP
U1の動作不良が一時的でなく、ウォッチドグタイマ2
の出力Qm−PによってMPU1のリセットすなわち初
期化が図られても自己回復しない場合には、実際にはウ
ォッチドグタイマ2によってMPU1の誤動作が検知さ
れているのに、そのまま、ずるずると何回も無為にMP
U1のリセット動作を繰り返すだけで、マイクロコンピ
ュータシステムの回復困難な故障として外部へ報知する
ことが行われずに、いたずらに長い時間が経過してしま
うという問題があった。
【0008】
【課題を解決するための手段】上記問題を解決するため
に本発明においては、動作監視対象のMPUからは独立
した構成のN進計数回路を設け、ウォッチドグタイマの
出力を、上記MPUの初期化入力とすると共に、上記N
進計数回路へも入力するように接続し、このN進計数回
路への入力がN回に達した場合には、初期化によっては
回復不能な動作不良が発生したと判断して報知するよう
にした。ウォッチドグタイマ出力によるMPUの初期化
操作によっても回復不能なMPUの誤動作、不良が発生
した場合、1回とか2回とかではなく、相当な回数すな
わちN回初期化操作を繰り返しても動作が回復しない場
合には、その動作不良は初期化という手段ではもはや手
に負えないものであることをシステム管理者に早目に報
知しようとするのである。
に本発明においては、動作監視対象のMPUからは独立
した構成のN進計数回路を設け、ウォッチドグタイマの
出力を、上記MPUの初期化入力とすると共に、上記N
進計数回路へも入力するように接続し、このN進計数回
路への入力がN回に達した場合には、初期化によっては
回復不能な動作不良が発生したと判断して報知するよう
にした。ウォッチドグタイマ出力によるMPUの初期化
操作によっても回復不能なMPUの誤動作、不良が発生
した場合、1回とか2回とかではなく、相当な回数すな
わちN回初期化操作を繰り返しても動作が回復しない場
合には、その動作不良は初期化という手段ではもはや手
に負えないものであることをシステム管理者に早目に報
知しようとするのである。
【0009】
【作用】上記のように、用いるMPUやシステムを考慮
して定めたNという回数だけ初期化操作を繰返して行っ
ても動作が回復しない場合には、この方法による復旧を
あきらめ、さらに別の本格的な、システム動作回復のた
めの行為たとえばMPUの交換などを早急に実行するこ
とが促されることになる。
して定めたNという回数だけ初期化操作を繰返して行っ
ても動作が回復しない場合には、この方法による復旧を
あきらめ、さらに別の本格的な、システム動作回復のた
めの行為たとえばMPUの交換などを早急に実行するこ
とが促されることになる。
【0010】なお、かなり多くのMPUを用いて構成さ
れたマイクロコンピュータシステムの場合などには、M
PUそれぞれにウォッチドグタイマを設けて監視させ、
あるウォッチドグタイマの出力を、その監視対象MPU
の初期化入力とすると共に、監視対象MPU群とは全く
別に誤動作監視用に設けたMPU(但し誤動作監視以外
のシステム全体として必要な作業を分担させても勿論差
し支えない)への計数入力とするか、又は、監視対象M
PU群内の別のMPUへの計数入力とすることによって
システム内の各MPUが相互に動作監視を行う態勢と
し、何れかのMPUによって任意に定めた所定時間内に
ウォッチドグタイマの出力が所定回数以上計数された場
合には、システムに回復不能な動作不良が発生したと判
定して報知手段を作動させる。
れたマイクロコンピュータシステムの場合などには、M
PUそれぞれにウォッチドグタイマを設けて監視させ、
あるウォッチドグタイマの出力を、その監視対象MPU
の初期化入力とすると共に、監視対象MPU群とは全く
別に誤動作監視用に設けたMPU(但し誤動作監視以外
のシステム全体として必要な作業を分担させても勿論差
し支えない)への計数入力とするか、又は、監視対象M
PU群内の別のMPUへの計数入力とすることによって
システム内の各MPUが相互に動作監視を行う態勢と
し、何れかのMPUによって任意に定めた所定時間内に
ウォッチドグタイマの出力が所定回数以上計数された場
合には、システムに回復不能な動作不良が発生したと判
定して報知手段を作動させる。
【0011】
【実施例】図1は本発明の第1実施例の模式的構成図で
ある。図中、1はMPU、2はウォッチドグタイマ、3
はパワーONリセット回路、4はクロック発生回路、5
はアドレスデコーダ、6はAND回路、7、8はOR回
路、9はインバータ、11はN進計数回路、12は誤動
作表示回路である。また、Qm−Pはウォッチドグタイ
マ2の出力、Ya−Nはアドレスデコーダ5の出力、R
ESET−NはパワーONリセット回路3の出力、IO
RQ−N、WR−Nは共にMPU1の出力信号、Qn−
PはN進計数回路11の出力である。
ある。図中、1はMPU、2はウォッチドグタイマ、3
はパワーONリセット回路、4はクロック発生回路、5
はアドレスデコーダ、6はAND回路、7、8はOR回
路、9はインバータ、11はN進計数回路、12は誤動
作表示回路である。また、Qm−Pはウォッチドグタイ
マ2の出力、Ya−Nはアドレスデコーダ5の出力、R
ESET−NはパワーONリセット回路3の出力、IO
RQ−N、WR−Nは共にMPU1の出力信号、Qn−
PはN進計数回路11の出力である。
【0012】本実施例が図2に示した従来例と異なると
ころは、ウォッチドグタイマ2の出力Qm−Pの出力回
数をカウントするN進計数回路11と、このN進計数回
路11のカウント数がNに到達し出力信号Qn−Pが送
出されるとマイクロコンピュータシステムに回復不能な
故障が発生したと判定して故障発生を表示する誤動作表
示回路12とを付加設置した点にある。
ころは、ウォッチドグタイマ2の出力Qm−Pの出力回
数をカウントするN進計数回路11と、このN進計数回
路11のカウント数がNに到達し出力信号Qn−Pが送
出されるとマイクロコンピュータシステムに回復不能な
故障が発生したと判定して故障発生を表示する誤動作表
示回路12とを付加設置した点にある。
【0013】本第1実施例においても、従来例の場合と
同様に、MPU1に誤動作、故障が発生すると、アドレ
スデコーダ5の出力Ya−Nの出力間隔の方が、ウォッ
チドグタイマ2がm個のクロックをカウントするのに要
する時間よりも長くなり、その結果、ウォッチドグタイ
マ2の出力Qm−Pが送出される。この出力Qm−P
は、インバータ9とOR回路8とを経由してMPU1を
リセットし、MPU1の動作を初期化してMPU1の動
作不良の回復を図る。従来例では、何回も初期化操作を
繰り返しても動作が回復しない場合に対し無策であった
のを、本実施例では初期化操作を所定回数繰返しても駄
目ならば早急に外部に報知することにしたのである。
同様に、MPU1に誤動作、故障が発生すると、アドレ
スデコーダ5の出力Ya−Nの出力間隔の方が、ウォッ
チドグタイマ2がm個のクロックをカウントするのに要
する時間よりも長くなり、その結果、ウォッチドグタイ
マ2の出力Qm−Pが送出される。この出力Qm−P
は、インバータ9とOR回路8とを経由してMPU1を
リセットし、MPU1の動作を初期化してMPU1の動
作不良の回復を図る。従来例では、何回も初期化操作を
繰り返しても動作が回復しない場合に対し無策であった
のを、本実施例では初期化操作を所定回数繰返しても駄
目ならば早急に外部に報知することにしたのである。
【0014】本実施例では、ウォッチドグタイマ2の出
力Qm−Pは、N進計数回路11の入力となっている。
上記ウォッチドグタイマ2の出力Qm−PがMPU1の
初期化操作を行ったにも関わらずMPU1の動作不良が
回復されず、初期化操作が繰り返されても依然としてM
PU1の動作不良は改善されないまま、その間にウォッ
チドグタイマ2の出力Qm−Pの出力回数がNに達した
ことがN進計数回路11によってカウントされると、計
数回路11の出力Qn−Pが出力される。この出力Qn
−PはMPU1の誤動作検知出力であって、N進計数回
路の計数回数Nを適当に選定しておけば、信号Qn−P
が出力されたことによってMPU1に回復不能な動作不
良が発生したと判定できる。したがって、この出力Qn
−Pにより誤動作表示回路12を駆動させて、MPU1
の、ひいてはマイクロコンピュータシステムの障害を表
示させる。勿論、単に表示するだけでなく、音響などを
用いて、システム管理者が容易にいち早く気付くように
しても良い。なお、この場合も従来と同様、パワーON
リセット回路3は、電源投入時にマイクロコンピュータ
システム全体の初期化を行うための信号RESET−N
を出力するものである。
力Qm−Pは、N進計数回路11の入力となっている。
上記ウォッチドグタイマ2の出力Qm−PがMPU1の
初期化操作を行ったにも関わらずMPU1の動作不良が
回復されず、初期化操作が繰り返されても依然としてM
PU1の動作不良は改善されないまま、その間にウォッ
チドグタイマ2の出力Qm−Pの出力回数がNに達した
ことがN進計数回路11によってカウントされると、計
数回路11の出力Qn−Pが出力される。この出力Qn
−PはMPU1の誤動作検知出力であって、N進計数回
路の計数回数Nを適当に選定しておけば、信号Qn−P
が出力されたことによってMPU1に回復不能な動作不
良が発生したと判定できる。したがって、この出力Qn
−Pにより誤動作表示回路12を駆動させて、MPU1
の、ひいてはマイクロコンピュータシステムの障害を表
示させる。勿論、単に表示するだけでなく、音響などを
用いて、システム管理者が容易にいち早く気付くように
しても良い。なお、この場合も従来と同様、パワーON
リセット回路3は、電源投入時にマイクロコンピュータ
システム全体の初期化を行うための信号RESET−N
を出力するものである。
【0015】マイクロコンピュータシステムが複数個の
MPUを備えているときに、各MPUにそれぞれウォッ
チドグタイマとN進計数回路とを付加設置してMPU各
個に誤動作を検出するようにしても良い。通常は、シス
テムの何れかのMPUが誤動作すればシステム全体とし
ての動作は不良になったことになる。実際には、システ
ムの機能の一部が低下した状態のまま何とか動作を継続
させる場合もあるが、とにかく、システム管理者にはM
PUに初期化操作では回復不能な故障が生じていること
を気付かせ、早期に対策するように注意を促す必要があ
る。
MPUを備えているときに、各MPUにそれぞれウォッ
チドグタイマとN進計数回路とを付加設置してMPU各
個に誤動作を検出するようにしても良い。通常は、シス
テムの何れかのMPUが誤動作すればシステム全体とし
ての動作は不良になったことになる。実際には、システ
ムの機能の一部が低下した状態のまま何とか動作を継続
させる場合もあるが、とにかく、システム管理者にはM
PUに初期化操作では回復不能な故障が生じていること
を気付かせ、早期に対策するように注意を促す必要があ
る。
【0016】上記のように複数個のMPUそれぞれにウ
ォッチドグタイマを備えたマイクロコンピュータシステ
ムの場合に、各ウォッチドグタイマの出力をそれぞれ監
視対象MPUの初期化入力とすると共に、前記MPU群
のものとは別に監視用(他の特別な仕事と共用しても差
し支えない)のMPUを設けて、これに全てのウォッチ
ドグタイマの出力を計数させ、任意に定めた所定時間内
に何れかのウォッチドグタイマの出力が上記監視用のM
PUによって所定回数以上計数された場合には、回復不
能な動作不良が発生したと判定する方法(第2実施例)
と、特別な監視用MPUは設けないで、あるウォッチド
グタイマの出力を、当該ウォッチドグタイマの監視対象
MPUへの初期化入力とすると共に、システム内の別の
ウォッチドグタイマの監視対象であるMPUへの計数入
力とすることにより、マイクロコンピュータシステム内
の各MPUに相互に動作監視を行わせ、何れかのウォッ
チドグタイマからの出力が、それを計数入力とするMP
Uによって任意に定めた所定時間内に所定回数以上計数
された場合には、回復不能な動作不良が発生したと判定
する方法(第3実施例)とがある。
ォッチドグタイマを備えたマイクロコンピュータシステ
ムの場合に、各ウォッチドグタイマの出力をそれぞれ監
視対象MPUの初期化入力とすると共に、前記MPU群
のものとは別に監視用(他の特別な仕事と共用しても差
し支えない)のMPUを設けて、これに全てのウォッチ
ドグタイマの出力を計数させ、任意に定めた所定時間内
に何れかのウォッチドグタイマの出力が上記監視用のM
PUによって所定回数以上計数された場合には、回復不
能な動作不良が発生したと判定する方法(第2実施例)
と、特別な監視用MPUは設けないで、あるウォッチド
グタイマの出力を、当該ウォッチドグタイマの監視対象
MPUへの初期化入力とすると共に、システム内の別の
ウォッチドグタイマの監視対象であるMPUへの計数入
力とすることにより、マイクロコンピュータシステム内
の各MPUに相互に動作監視を行わせ、何れかのウォッ
チドグタイマからの出力が、それを計数入力とするMP
Uによって任意に定めた所定時間内に所定回数以上計数
された場合には、回復不能な動作不良が発生したと判定
する方法(第3実施例)とがある。
【0017】図3は、本発明の第2および第3実施例の
説明のためにに共通に用いる模式的構成図で、図中の計
数表示回路13の内容が両実施例で異なる。
説明のためにに共通に用いる模式的構成図で、図中の計
数表示回路13の内容が両実施例で異なる。
【0018】第2実施例では、ウォッチドグタイマ2の
出力Qm−Pをインバータ9を経由してMPU1の割込
み入力端子NMI−Nに入力させ、割込み処理によって
MPU1の初期化を行う方法を採っている。また、ウォ
ッチドグタイマ2の出力Qm−Pは、監視用に別に設け
たMPUを含む計数表示回路13にも入力され、任意に
定めた所定時間内に、ウォッチドグタイマ2の出力Qm
−Pの入力が、所定回数以上計数されたときは、MPU
1に回復不能な動作不良が発生したと判断して計数表示
回路13は誤動作表示を行う。
出力Qm−Pをインバータ9を経由してMPU1の割込
み入力端子NMI−Nに入力させ、割込み処理によって
MPU1の初期化を行う方法を採っている。また、ウォ
ッチドグタイマ2の出力Qm−Pは、監視用に別に設け
たMPUを含む計数表示回路13にも入力され、任意に
定めた所定時間内に、ウォッチドグタイマ2の出力Qm
−Pの入力が、所定回数以上計数されたときは、MPU
1に回復不能な動作不良が発生したと判断して計数表示
回路13は誤動作表示を行う。
【0019】また、第3実施例では、あるウォッチドグ
タイマ2の出力Qm−Pをインバータ9を経由して、其
のウォッチドグタイマの監視対象であるMPU1の割込
み入力端子NMI−Nに入力させ、割込み処理によって
MPU1の初期化を行うところまでは第2実施例と同様
である。しかし、第3実施例では、特別な監視用MPU
を設けず、上記ウォッチドグタイマ2の出力Qm−P
を、当該ウォッチドグタイマとは異なる別のウォッチド
グタイマの監視対象であるMPUを含む計数表示回路1
3へ入力させることにより、システム内の複数個のMP
Uに相互監視態勢を採らせ、任意に定めた所定時間内
に、ウォッチドグタイマ2の出力Qm−Pの入力が、所
定回数以上計数されたときは、MPU1に回復不能な動
作不良が発生したと判断して計数表示回路13は誤動作
表示を行う。
タイマ2の出力Qm−Pをインバータ9を経由して、其
のウォッチドグタイマの監視対象であるMPU1の割込
み入力端子NMI−Nに入力させ、割込み処理によって
MPU1の初期化を行うところまでは第2実施例と同様
である。しかし、第3実施例では、特別な監視用MPU
を設けず、上記ウォッチドグタイマ2の出力Qm−P
を、当該ウォッチドグタイマとは異なる別のウォッチド
グタイマの監視対象であるMPUを含む計数表示回路1
3へ入力させることにより、システム内の複数個のMP
Uに相互監視態勢を採らせ、任意に定めた所定時間内
に、ウォッチドグタイマ2の出力Qm−Pの入力が、所
定回数以上計数されたときは、MPU1に回復不能な動
作不良が発生したと判断して計数表示回路13は誤動作
表示を行う。
【0020】なお、本発明によるMPUの誤動作検知方
法は、公知のリトライによる方法、例えばデータ送受信
時の誤り発生、検知、再送信などよりなる障害発生時の
リトライ(再試行)動作とは、下記の点で異なってい
る。すなわち、一般の誤り発生、検知、再動作に際して
は、誤り発生の監視、再動作、さらには再動作によって
も回復不能な場合の故障表示は、それを実施する各機能
部分が正常に動作することを前提にしている。しかし、
本発明が対象とするMPUの誤動作の場合には、誤動作
を起こしたMPU自身によってはMPUの誤動作検知や
誤動作状態の表示が不可能なため、従来公知のウォッチ
ドグタイマによるMPUの監視、初期化操作に加えて、
ウォッチドグタイマが検出したMPUの動作不良回数
を、監視対象のMPUとは別の回路(回路的に独立した
N進カウンタや別のMPUなど)で計数し、MPUの誤
動作として検知することにしている。
法は、公知のリトライによる方法、例えばデータ送受信
時の誤り発生、検知、再送信などよりなる障害発生時の
リトライ(再試行)動作とは、下記の点で異なってい
る。すなわち、一般の誤り発生、検知、再動作に際して
は、誤り発生の監視、再動作、さらには再動作によって
も回復不能な場合の故障表示は、それを実施する各機能
部分が正常に動作することを前提にしている。しかし、
本発明が対象とするMPUの誤動作の場合には、誤動作
を起こしたMPU自身によってはMPUの誤動作検知や
誤動作状態の表示が不可能なため、従来公知のウォッチ
ドグタイマによるMPUの監視、初期化操作に加えて、
ウォッチドグタイマが検出したMPUの動作不良回数
を、監視対象のMPUとは別の回路(回路的に独立した
N進カウンタや別のMPUなど)で計数し、MPUの誤
動作として検知することにしている。
【0021】
【発明の効果】以上説明したように本発明によれば、マ
イクロコンピュータシステムに用いているMPUに、初
期化操作によって自己回復可能な動作不良が発生した場
合には誤動作として報知することなく、初期化操作によ
って自己回復不可能な動作不良が発生した時にのみ誤動
作として検知する方法を簡単に実現できる効果が得られ
る。
イクロコンピュータシステムに用いているMPUに、初
期化操作によって自己回復可能な動作不良が発生した場
合には誤動作として報知することなく、初期化操作によ
って自己回復不可能な動作不良が発生した時にのみ誤動
作として検知する方法を簡単に実現できる効果が得られ
る。
【図1】本発明の第1実施例の模式的構成図である。
【図2】従来のウォッチドグタイマによるMPUの誤動
作検知方法の例を説明するための図である。
作検知方法の例を説明するための図である。
【図3】本発明の第2および第3実施例の説明のために
に共通に用いる模式的構成図で、図中の計数表示回路に
用いるMPUが両実施例で異なる。
に共通に用いる模式的構成図で、図中の計数表示回路に
用いるMPUが両実施例で異なる。
1…MPU、 2…ウォッチドグタイマ、 3…パワー
ONリセット回路、4…クロック発生回路、 5…アド
レスデコーダ、 6…AND回路、 7、8…OR回
路、 9…インバータ、 11…N進計数回路、 12
…誤動作表示回路、 13…MPUを含む計数表示回
路、 Qm−P…ウォッチドグタイマの出力、 Ya−
N…アドレスデコーダの出力、 RESET−N…パワ
ーONリセット回路の出力、 IORQ−N、WR−N
…MPUの出力信号、 Qn−P…N進計数回路の出
力。
ONリセット回路、4…クロック発生回路、 5…アド
レスデコーダ、 6…AND回路、 7、8…OR回
路、 9…インバータ、 11…N進計数回路、 12
…誤動作表示回路、 13…MPUを含む計数表示回
路、 Qm−P…ウォッチドグタイマの出力、 Ya−
N…アドレスデコーダの出力、 RESET−N…パワ
ーONリセット回路の出力、 IORQ−N、WR−N
…MPUの出力信号、 Qn−P…N進計数回路の出
力。
Claims (3)
- 【請求項1】MPUからの出力信号が所定時間内ごとに
に定期的に送出されていることを検知している限りMP
Uの動作状態は正常と判定して出力せず、検知できない
場合にのみ異常発生と判定して出力するウォッチドグタ
イマによりMPUの動作を監視させているマイクロコン
ピュータシステムにおいて、上記MPUからは独立した
構成のN進計数回路を設け、上記ウォッチドグタイマの
出力を、上記MPUの初期化入力とすると共に、上記N
進計数回路へも入力するように接続し、このN進計数回
路への入力がN回に達した場合には、初期化により回復
不能な動作不良が発生したと判定して報知するようにし
たことを特徴とするMPUの誤動作検知方法。 - 【請求項2】システム内の複数個のMPUそれぞれに動
作監視のためにウォッチドグタイマを備えたマイクロコ
ンピュータシステムにおいて、上記複数個のウォッチド
グタイマの出力を、それぞれ監視対象MPUへの初期化
入力とすると共に上記複数個の監視対象MPUとは別に
設けた監視用MPUへの計数入力とし、何れかのウォッ
チドグタイマの出力が任意に定めた所定時間内に上記監
視用MPUにより所定回数以上計数された場合には、回
復不能な動作不良が発生したと判定して報知するように
したことを特徴とするMPUの誤動作検知方法。 - 【請求項3】システム内の複数個のMPUそれぞれに動
作監視のためにウォッチドグタイマを備えたマイクロコ
ンピュータシステムにおいて、あるウォッチドグタイマ
の出力を、当該ウォッチドグタイマの監視対象MPUへ
の初期化入力とすると共に、システム内の別のウォッチ
ドグタイマの監視対象であるMPUへの計数入力とする
ことにより、マイクロコンピュータシステム内の各MP
Uに相互に動作監視を行わせ、何れかのウォッチドグタ
イマからの出力が、それを計数入力とするMPUによっ
て任意に定めた所定時間内に所定回数以上計数された場
合には、回復不能な動作不良が発生したと判定して報知
するようにしたことを特徴とするMPUの誤動作検知方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4203533A JPH0652007A (ja) | 1992-07-30 | 1992-07-30 | Mpuの誤動作検知方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4203533A JPH0652007A (ja) | 1992-07-30 | 1992-07-30 | Mpuの誤動作検知方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0652007A true JPH0652007A (ja) | 1994-02-25 |
Family
ID=16475732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4203533A Pending JPH0652007A (ja) | 1992-07-30 | 1992-07-30 | Mpuの誤動作検知方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0652007A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62172441A (ja) * | 1986-01-24 | 1987-07-29 | Sharp Corp | マルチcpuシステムの暴走検出装置 |
JPH0218633A (ja) * | 1988-07-07 | 1990-01-22 | Nec Corp | マイクロプロセッサ暴走監視・再起動回路 |
-
1992
- 1992-07-30 JP JP4203533A patent/JPH0652007A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62172441A (ja) * | 1986-01-24 | 1987-07-29 | Sharp Corp | マルチcpuシステムの暴走検出装置 |
JPH0218633A (ja) * | 1988-07-07 | 1990-01-22 | Nec Corp | マイクロプロセッサ暴走監視・再起動回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5864656A (en) | System for automatic fault detection and recovery in a computer system | |
US8677182B2 (en) | Computer system capable of generating an internal error reset signal according to a catastrophic error signal | |
EP1758022B1 (en) | Single Event Functional Interrupt Detection method | |
US5440725A (en) | Microprocessor circuit arrangement with watchdog circuit | |
JPH0652007A (ja) | Mpuの誤動作検知方法 | |
JP4432354B2 (ja) | ウオッチドッグタイマ回路の状態監視方式 | |
JP4534995B2 (ja) | ディジタル形保護継電装置のリスタート方式 | |
JPH10105422A (ja) | 保護装置の制御回路 | |
JPH01312638A (ja) | マイクロプロセッサの異常監視リトライ制御装置 | |
JPH11259340A (ja) | コンピュータの再起動制御回路 | |
US6934893B1 (en) | Method of monitoring the activation of programmed sequences of a programmed system and computer program and apparatus for implementing same | |
JP2004086520A (ja) | 監視制御装置及び監視制御方法 | |
JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
JP4126849B2 (ja) | マルチcpuシステムの監視方式 | |
GB2310514A (en) | Watchdog circuit | |
JPH1078896A (ja) | 産業用電子計算機 | |
CN116431377B (zh) | 一种看门狗电路 | |
JPH08202589A (ja) | 情報処理装置及び故障診断方法 | |
JPS622685Y2 (ja) | ||
JP2002318643A (ja) | 情報処理装置 | |
JP2023046300A (ja) | ウォッチドッグ回路およびウォッチドッグ回路を動作させる方法 | |
JPH05173841A (ja) | ウオッチドッグタイマのモニタ回路 | |
KR100408266B1 (ko) | 컴퓨터 시스템의 폴트 자동 복구장치 | |
JP2006023970A (ja) | 装置異常復旧方式 | |
JPH10143393A (ja) | 診断処理装置 |