JPH0322103A - 数値制御装置の軸制御方法 - Google Patents
数値制御装置の軸制御方法Info
- Publication number
- JPH0322103A JPH0322103A JP1157281A JP15728189A JPH0322103A JP H0322103 A JPH0322103 A JP H0322103A JP 1157281 A JP1157281 A JP 1157281A JP 15728189 A JP15728189 A JP 15728189A JP H0322103 A JPH0322103 A JP H0322103A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- signal
- signal generation
- generation circuit
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 43
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 230000000737 periodic effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/41—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by interpolation, e.g. the computation of intermediate points between programmed end points to define the path to be followed and the rate of travel along that path
- G05B19/4103—Digital interpolation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4141—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by a controller or microprocessor per axis
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
〔従来の技術〕
加工をより高速に行うために、多数の軸又は主軸を制御
する数値制御装置が広く使用されるようになっている。
する数値制御装置が広く使用されるようになっている。
このような数値制御装置は、複数個のマイクロプロセッ
サ（ＣＰＵ）を内蔵しており、各ＣＰＵ毎にそれぞれ制
御する軸が割り当てられいる。即ち、各ＣＰＵは独自の
軸構或を有している。従って、各ＣＰＵの制御対象であ
る軸は予め固定され、補間できる軸もその軸構或によっ
て固定されている。
サ（ＣＰＵ）を内蔵しており、各ＣＰＵ毎にそれぞれ制
御する軸が割り当てられいる。即ち、各ＣＰＵは独自の
軸構或を有している。従って、各ＣＰＵの制御対象であ
る軸は予め固定され、補間できる軸もその軸構或によっ
て固定されている。
以下、従来技術を図面を用いて説明する。第４図は従来
の数値制御装置の軸制御方式を示す図である。
の数値制御装置の軸制御方式を示す図である。
ＣＰＵＩ １はＸｉ軸、Ｙｌ軸、Ｚ軸及びＣ軸からなる
軸構或を制御する。ＣＰＵ２ １はｘ２軸及びＹ２軸か
らなる軸構或を制御する。ＲＯＭ１２及び２２はＥＰＲ
ＯＭ又はＥＥＰＲＯＭで構戊され、ＣＰＵＩＩ及び２１
のシステムプログラムを格納している。ＲＡＭ１３及び
２３はＳＲＡＭ等で構戊され、各種のデータ又は人出力
信号を格納している。図示していないが、この他にバッ
テリバックアップされた不揮発性メモリ、グラフィック
制御回路、表示器、摸作盤等がバス経由でＣＰＵｌｌ及
び２１に接続されている。
軸構或を制御する。ＣＰＵ２ １はｘ２軸及びＹ２軸か
らなる軸構或を制御する。ＲＯＭ１２及び２２はＥＰＲ
ＯＭ又はＥＥＰＲＯＭで構戊され、ＣＰＵＩＩ及び２１
のシステムプログラムを格納している。ＲＡＭ１３及び
２３はＳＲＡＭ等で構戊され、各種のデータ又は人出力
信号を格納している。図示していないが、この他にバッ
テリバックアップされた不揮発性メモリ、グラフィック
制御回路、表示器、摸作盤等がバス経由でＣＰＵｌｌ及
び２１に接続されている。
各軸は位置制御回路、サーボアンプ及びサーポモー夕で
構或されている。各軸の構成は同じなのでここではｘｌ
軸についてのみ説明する。
構或されている。各軸の構成は同じなのでここではｘｌ
軸についてのみ説明する。
位置制御回路１４ａはＣＰＵＩＩからの位置指令を受け
て、サーボモータ１６ａを制御するための速度指令信号
をサーボアンプ１５ａに出力する。
て、サーボモータ１６ａを制御するための速度指令信号
をサーボアンプ１５ａに出力する。
サーボアンプ１５ａはこの速度指令信号を増幅し、サー
ボモータ１６ａを駆動する。
ボモータ１６ａを駆動する。
サーボモータ１６ａには、図示していないが、位置帰還
信号を出力する位置検出器と速度帰還信号を出力するタ
コジェネレー夕とがそれぞれ結合されている。位置検出
器にはバルスコーダ等が使用され、位置帰還パルスを位
置制御回路１４ａにフィードバックする。タコジェネレ
ー夕はサーボモータ１６ａの回転速度に応じた電圧信号
をサーボアンプ１５ａにフィードバックする。
信号を出力する位置検出器と速度帰還信号を出力するタ
コジェネレー夕とがそれぞれ結合されている。位置検出
器にはバルスコーダ等が使用され、位置帰還パルスを位
置制御回路１４ａにフィードバックする。タコジェネレ
ー夕はサーボモータ１６ａの回転速度に応じた電圧信号
をサーボアンプ１５ａにフィードバックする。
補間信号発生回路１７及び２７はシステムクロックを人
力し、それをカウントすることによって所定のタイミン
グでＩＴＰ （補間）周期信号を出力する。このＩＴＰ
（補間）周期信号は通常８ｍｓｅｃである。ＣＰＵＩ
Ｉ及び２１は補間周期信号によって補間処理の時間管理
を行なう。
力し、それをカウントすることによって所定のタイミン
グでＩＴＰ （補間）周期信号を出力する。このＩＴＰ
（補間）周期信号は通常８ｍｓｅｃである。ＣＰＵＩ
Ｉ及び２１は補間周期信号によって補間処理の時間管理
を行なう。
ＣＰＵ１１とＣＰＵ２ １との間はバスで結合されてお
り、このバスを介してデータのやりとりが行われる。
り、このバスを介してデータのやりとりが行われる。
従来の軸制御方式では、補間処理の基準となるＩＴＰ
（補間）周期信号がそれぞれ別々の補間信号発生回路１
７及び２７によって生戊されているため、補間周期信号
発生のタイミングがＣＰＵＩ１及び２１の間で異なり、
ＣＰＵＩＩはＸｌ軸、Ｙ１軸、Ｚ軸及びＣ軸の絣御はで
きるが、ｘ２軸及びＹ２軸の制御はできない。逆に、Ｃ
ＰＵ２ １はＸ２軸及びＹ２軸の制御はできるが、Ｘ１
軸、Ｙ１軸、Ｚ軸及びＣ軸の制御はできないという問題
があった。
（補間）周期信号がそれぞれ別々の補間信号発生回路１
７及び２７によって生戊されているため、補間周期信号
発生のタイミングがＣＰＵＩ１及び２１の間で異なり、
ＣＰＵＩＩはＸｌ軸、Ｙ１軸、Ｚ軸及びＣ軸の絣御はで
きるが、ｘ２軸及びＹ２軸の制御はできない。逆に、Ｃ
ＰＵ２ １はＸ２軸及びＹ２軸の制御はできるが、Ｘ１
軸、Ｙ１軸、Ｚ軸及びＣ軸の制御はできないという問題
があった。
本発明はこのような点に鑑みてなされたものであり、互
いに異なる軸構或の軸を補間制御する複数個のマイクロ
プロセッサがそれぞれ補間する軸を任意に選択すること
のできる数値制御装置の軸制御方式を提供することを目
的とする。
いに異なる軸構或の軸を補間制御する複数個のマイクロ
プロセッサがそれぞれ補間する軸を任意に選択すること
のできる数値制御装置の軸制御方式を提供することを目
的とする。
本発明では上記課題を解決するために、互いに異なる軸
構戊の軸を補間制御する第１及び第２のマイクロプロセ
ッサと、前記マイクロプロセッサ毎に設けられ、補間周
期信号を発生する第１及び第２の補間信号発生回路とを
有する数値制御装置の軸制御方式において、前記第２の
補間信号発生回路は前記第１のマイクロプロセッサの出
力信号及び前記第１の補間信号発生回路の前記補間周期
信号を入力し、これらの信号の論理によって前記第１の
補間信号発生回路と同期化された補間周期信号を発生す
ることを特徴とする数値制御装置の軸制御方式が、提供
される。
構戊の軸を補間制御する第１及び第２のマイクロプロセ
ッサと、前記マイクロプロセッサ毎に設けられ、補間周
期信号を発生する第１及び第２の補間信号発生回路とを
有する数値制御装置の軸制御方式において、前記第２の
補間信号発生回路は前記第１のマイクロプロセッサの出
力信号及び前記第１の補間信号発生回路の前記補間周期
信号を入力し、これらの信号の論理によって前記第１の
補間信号発生回路と同期化された補間周期信号を発生す
ることを特徴とする数値制御装置の軸制御方式が、提供
される。
第２の補間信量発生回路は第１のマイクロプロセッサの
出力信号及び第１の補間信号発生回路の補間周期信号を
入力する。第２の補間信号発生回路は第１のマイクロプ
ロセッサの出力信号を入力後、第１の補間信号発生回路
の補間周期信号を入力するまでの間、補間周期信号を発
生しない。そして、第１の補間信号発生回路の補間周期
信号が入力されると同時に補間周期信号を発生する。こ
れによって、第１及び第２の補間信号発生回路は同期化
された補間周期信号を発生するようになる。
出力信号及び第１の補間信号発生回路の補間周期信号を
入力する。第２の補間信号発生回路は第１のマイクロプ
ロセッサの出力信号を入力後、第１の補間信号発生回路
の補間周期信号を入力するまでの間、補間周期信号を発
生しない。そして、第１の補間信号発生回路の補間周期
信号が入力されると同時に補間周期信号を発生する。こ
れによって、第１及び第２の補間信号発生回路は同期化
された補間周期信号を発生するようになる。
補間周期信号が同期化されると、第１及び第２のマイク
ロプロセッサは互いの軸構戊の軸の補間制御を実行する
ことが可能となる。
ロプロセッサは互いの軸構戊の軸の補間制御を実行する
ことが可能となる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例である数値制御装置の軸制御
方式の概略構或を示す図である。第４図と同一の構成要
素には同一の符合が付してあるので、その説明は省略す
る。
方式の概略構或を示す図である。第４図と同一の構成要
素には同一の符合が付してあるので、その説明は省略す
る。
本実施例ではＣＰＵＩ １の出力信号Ｄ○及び補間信号
発生回路ｌ７の補間周期信号ＩＴＰＩを補間信号発生回
路２７に出力する。補間信号発生回路２７はこれらの信
号Ｄ○及びＩＴＰＩを人力し、補間信号発生回路１７と
同期化されたＩＴＰ （補間）周期信号ＩＴＰ２を生或
する。
発生回路ｌ７の補間周期信号ＩＴＰＩを補間信号発生回
路２７に出力する。補間信号発生回路２７はこれらの信
号Ｄ○及びＩＴＰＩを人力し、補間信号発生回路１７と
同期化されたＩＴＰ （補間）周期信号ＩＴＰ２を生或
する。
第２図は補間信号発生回路２７の詳細な構或を示す図で
ある。
ある。
インターバルタイマカウンタ２８は１μｓｅｃのシステ
ムクロックを人力し、８０００カウント毎に補間周期信
号をアンド回路２９に出力する。
ムクロックを人力し、８０００カウント毎に補間周期信
号をアンド回路２９に出力する。
アンド回路２９は論理回路３０の出力がハイレベル「１
』のときにインターバルタイマカウンタ２８からの補間
周期信号ＩＴＰ２を出力する。インターバルタイマカウ
ンタ２８はアンド回路２９からの補間周期信号ＩＴＰ２
によってリセットされる。
』のときにインターバルタイマカウンタ２８からの補間
周期信号ＩＴＰ２を出力する。インターバルタイマカウ
ンタ２８はアンド回路２９からの補間周期信号ＩＴＰ２
によってリセットされる。
論理回路３０はＣＰＵ２ １のＩＴＰコモン信号、ＣＰ
ＵＩ １の出力信号ＤＯ及び補間信号発生回路１７の補
間周期信号ＩＴＰＩを人力し、その論理結果をアンド回
路２９に出力する。
ＵＩ １の出力信号ＤＯ及び補間信号発生回路１７の補
間周期信号ＩＴＰＩを人力し、その論理結果をアンド回
路２９に出力する。
ここで、ＩＴＰコモン信号とはＣＰＵ２が補間周期信号
ＩＴＰ２を受けてからその補間処理が終了した時点で出
力する信号である。従って、論理回路３０はＩＴＰコモ
ン信号がハイレベル「ｌ」でないとアンド回路２９へは
ハイレベル『１」を出力できない。
ＩＴＰ２を受けてからその補間処理が終了した時点で出
力する信号である。従って、論理回路３０はＩＴＰコモ
ン信号がハイレベル「ｌ」でないとアンド回路２９へは
ハイレベル『１」を出力できない。
また、論理回路３０はＣＰＵＩの出力信号Ｄ○を入力す
ることによって、その出力をロウレベル「０」にセット
する。ＣＰ’ＵＩの出力信号Ｄｏによってロウレベル『
０』にセットされた論理回路３０はＣＰＵＩの補間周期
信号ＩＴＰＩを人力することによってリセットされ、ハ
イレベル『１」をアンド回路２９に出力する。従って、
ＣＰＵ １の出力信号Ｄ○が論理回路３０に入力される
と、インターバルタイマカウンタ２８がハイレベル「１
」を出力しても、アンド回路２９は補間周期信号ＩＴＰ
２を出力できない。そして、補間周期信号ＩＴＰＩが論
理回路３０に入力されると同時に、アンド回路２９は補
間周期信号ＩＴＰ２を出力する。
ることによって、その出力をロウレベル「０」にセット
する。ＣＰ’ＵＩの出力信号Ｄｏによってロウレベル『
０』にセットされた論理回路３０はＣＰＵＩの補間周期
信号ＩＴＰＩを人力することによってリセットされ、ハ
イレベル『１」をアンド回路２９に出力する。従って、
ＣＰＵ １の出力信号Ｄ○が論理回路３０に入力される
と、インターバルタイマカウンタ２８がハイレベル「１
」を出力しても、アンド回路２９は補間周期信号ＩＴＰ
２を出力できない。そして、補間周期信号ＩＴＰＩが論
理回路３０に入力されると同時に、アンド回路２９は補
間周期信号ＩＴＰ２を出力する。
以下、図面を用いて補間信号発生回路２７の動作を説明
する。第３図（ａ）及び（ｂ）は補間信号発生回路２７
の動作のタイミングを示す図である。
する。第３図（ａ）及び（ｂ）は補間信号発生回路２７
の動作のタイミングを示す図である。
第３図（ａ）の場合、補間信号発生回路１７の補間周期
信号ＩＴＰＩ及び補間信号発生回路２７の補間周期信号
ＩＴＰ２は互いに８ｍｓｅｃ周期で出力されているが、
その発生タイミングは異なっている。ＣＰＵ１の出力信
号ＤＯが論理回路３０に入力すると、論理回路３０の出
力はＣＰＵ２のＩＴＰコモン信号とは無関係に補間周期
信号ＩＴＰＩが入力されるまでロウレベル「０」を出力
する。そして、補間周期信号ＩＴＰＩの出力と同時に、
補間周期〜号ＩＴＰＩに同期化された補間周期信号ＩＴ
Ｐ２が出力されるようになる。
信号ＩＴＰＩ及び補間信号発生回路２７の補間周期信号
ＩＴＰ２は互いに８ｍｓｅｃ周期で出力されているが、
その発生タイミングは異なっている。ＣＰＵ１の出力信
号ＤＯが論理回路３０に入力すると、論理回路３０の出
力はＣＰＵ２のＩＴＰコモン信号とは無関係に補間周期
信号ＩＴＰＩが入力されるまでロウレベル「０」を出力
する。そして、補間周期信号ＩＴＰＩの出力と同時に、
補間周期〜号ＩＴＰＩに同期化された補間周期信号ＩＴ
Ｐ２が出力されるようになる。
第３図（ｂ）の場合、補間周期信号ＩＴＰＩとＩＴＰ２
とは互いに同期化されており、同じタイミングで発生し
ている。この時に、ＣＰＵ２の補間処理に時間を要し、
ＣＰＵ２のＩＴＰコモン信号の出力が遅れた場合でも、
補間信号発生回路２７は補間周期信号ＩＴＰＩとの間で
同期のずれた補間周期信号ＩＴＰ２を出力する。即ち、
同期化している補間信号がその補間処理時間によって生
じる同期ずれを許容することができる。このように同期
がずれても、第３図（ａ）と同様の動作によって、再び
両者の補間周期信号ＩＴＰＩ及びＩＴＰ２を同期化する
ことができる。
とは互いに同期化されており、同じタイミングで発生し
ている。この時に、ＣＰＵ２の補間処理に時間を要し、
ＣＰＵ２のＩＴＰコモン信号の出力が遅れた場合でも、
補間信号発生回路２７は補間周期信号ＩＴＰＩとの間で
同期のずれた補間周期信号ＩＴＰ２を出力する。即ち、
同期化している補間信号がその補間処理時間によって生
じる同期ずれを許容することができる。このように同期
がずれても、第３図（ａ）と同様の動作によって、再び
両者の補間周期信号ＩＴＰＩ及びＩＴＰ２を同期化する
ことができる。
以上のように本実施例によれば、補間信号発生回路同士
の発生タイミングが異なっていても、容易に両者の同期
化を取ることができると共に、同期化後でも補間処理の
状況に応じて両者のタイミングがずれても、同期ずれの
生じた状態で補間処理を行うことができる。
の発生タイミングが異なっていても、容易に両者の同期
化を取ることができると共に、同期化後でも補間処理の
状況に応じて両者のタイミングがずれても、同期ずれの
生じた状態で補間処理を行うことができる。
上記実施例では補間信号発生回路２７を同期化する場合
について説明したが、補間信号発生回路１７の方を同期
化してもよいし、両方に同じ構或の補間信号発生回路を
設け、いずれか一方の補間信号発生回路を同期化するよ
うにしてもよい。
について説明したが、補間信号発生回路１７の方を同期
化してもよいし、両方に同じ構或の補間信号発生回路を
設け、いずれか一方の補間信号発生回路を同期化するよ
うにしてもよい。
以上説明したように本発明によれば、マイクロプロセッ
サ毎に設けられた補間信号発生回路の補間信号を同期化
することができ、これによって互いに異なる軸構或の軸
を補間制御する複数個のマイクロプロセッサがそれぞれ
補間する軸を任意に選択することができるようになる。
サ毎に設けられた補間信号発生回路の補間信号を同期化
することができ、これによって互いに異なる軸構或の軸
を補間制御する複数個のマイクロプロセッサがそれぞれ
補間する軸を任意に選択することができるようになる。
図、
第３図（ａ）及び（ｂ）は補間信号発生回路の動作のタ
イミングを示す図、 第４図は従来の数値制御装置の軸制御方式を示す図であ
る。
イミングを示す図、 第４図は従来の数値制御装置の軸制御方式を示す図であ
る。
１ １、２ １−ＣＰ Ｕ
１７、２７ ゛ 補間信号発生回路Ｄ○ ・・−
Ｃ Ｐ Ｕ １の出力信号ＩＴＰＩ、ＩＴＰ２ 補間周期信号
Ｃ Ｐ Ｕ １の出力信号ＩＴＰＩ、ＩＴＰ２ 補間周期信号
Claims (1)
- （１）互いに異なる軸構成の軸を補間制御する第１及び
第２のマイクロプロセッサと、前記マイクロプロセッサ
毎に設けられ、補間周期信号を発生する第１及び第２の
補間信号発生回路とを有する数値制御装置の軸制御方式
において、 前記第２の補間信号発生回路は前記第１のマイクロプロ
セッサの出力信号及び前記第１の補間信号発生回路の前
記補間周期信号を入力し、これらの信号の論理によって
前記第１の補間信号発生回路と同期化された補間周期信
号を発生することを特徴とする数値制御装置の軸制御方
式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157281A JP2840297B2 (ja) | 1989-06-20 | 1989-06-20 | 数値制御装置の軸制御方法 |
| PCT/JP1990/000711 WO1990016022A1 (en) | 1989-06-20 | 1990-05-30 | Axis control system of numerical control apparatus |
| US07/646,723 US5218549A (en) | 1989-06-20 | 1990-05-30 | Axis control system for numerical control apparatus |
| EP19900908659 EP0431180A4 (en) | 1989-06-20 | 1990-05-30 | Axis control system of numerical control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157281A JP2840297B2 (ja) | 1989-06-20 | 1989-06-20 | 数値制御装置の軸制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322103A true JPH0322103A (ja) | 1991-01-30 |
| JP2840297B2 JP2840297B2 (ja) | 1998-12-24 |
Family
ID=15646233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157281A Expired - Lifetime JP2840297B2 (ja) | 1989-06-20 | 1989-06-20 | 数値制御装置の軸制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5218549A (ja) |
| EP (1) | EP0431180A4 (ja) |
| JP (1) | JP2840297B2 (ja) |
| WO (1) | WO1990016022A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515003A (ja) * | 2003-12-09 | 2007-06-07 | クカ ロボーター ゲゼルシヤフト ミット ベシュレンクテル ハフツング | 連携して動作する異なる機器の作動方法及び装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2693635B2 (ja) * | 1990-10-11 | 1997-12-24 | ファナック株式会社 | Ｃｎｃの同期動作方式 |
| US5519602A (en) * | 1993-08-02 | 1996-05-21 | The University Of British Columbia | Multiple slave control |
| US6998996B1 (en) * | 1998-12-03 | 2006-02-14 | Agilent Technologies, Inc. | Motion control using time synchronization |
| GB2373618B (en) * | 1999-11-08 | 2003-10-08 | Mitsubishi Electric Corp | Servo control system |
| TWI402641B (zh) * | 2009-12-04 | 2013-07-21 | Ind Tech Res Inst | 聯結多系統達成多軸同步插值裝置與方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045808A (ja) * | 1983-08-22 | 1985-03-12 | Nippon Sheet Glass Co Ltd | 数値制御装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4262336A (en) * | 1979-04-27 | 1981-04-14 | Pritchard Eric K | Multi-axis contouring control system |
| JPS5717012A (en) * | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
| US4514814A (en) * | 1982-09-07 | 1985-04-30 | General Electric Company | Multi-processor axis control |
| JPS60200311A (ja) * | 1984-03-23 | 1985-10-09 | Yaskawa Electric Mfg Co Ltd | 分散形数値制御システムの主軸同期方式 |
| DE3501968A1 (de) * | 1985-01-22 | 1986-07-24 | Siemens AG, 1000 Berlin und 8000 München | Steuerungseinrichtung fuer eine mehrachsige werkzeugmaschine |
| JPS6243703A (ja) * | 1985-08-21 | 1987-02-25 | Fanuc Ltd | 数値制御システム |
| JPS62105203A (ja) * | 1985-10-31 | 1987-05-15 | Kyowa Kamu Eng:Kk | 数値制御装置における補間方法 |
| JPS63237106A (ja) * | 1987-03-25 | 1988-10-03 | Mikuni Kogyo Co Ltd | システム制御方式 |
| JP3208550B2 (ja) * | 1992-07-24 | 2001-09-17 | 本田技研工業株式会社 | 非放射性誘電体線路 |
-
1989
- 1989-06-20 JP JP1157281A patent/JP2840297B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-30 WO PCT/JP1990/000711 patent/WO1990016022A1/ja not_active Application Discontinuation
- 1990-05-30 US US07/646,723 patent/US5218549A/en not_active Expired - Lifetime
- 1990-05-30 EP EP19900908659 patent/EP0431180A4/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045808A (ja) * | 1983-08-22 | 1985-03-12 | Nippon Sheet Glass Co Ltd | 数値制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515003A (ja) * | 2003-12-09 | 2007-06-07 | クカ ロボーター ゲゼルシヤフト ミット ベシュレンクテル ハフツング | 連携して動作する異なる機器の作動方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2840297B2 (ja) | 1998-12-24 |
| EP0431180A1 (en) | 1991-06-12 |
| EP0431180A4 (en) | 1992-08-26 |
| WO1990016022A1 (en) | 1990-12-27 |
| US5218549A (en) | 1993-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282470B2 (ja) | パソコンを用いた数値制御装置及びその制御方法 | |
| JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
| EP0645685A2 (en) | Method of controlling a line computer for implementing a relocated compiled library program | |
| JPS5985567A (ja) | ストア−ド・プログラム式制御装置 | |
| JPS6314387B2 (ja) | ||
| JPH0322103A (ja) | 数値制御装置の軸制御方法 | |
| US4415985A (en) | Driving circuit for cathode ray tube | |
| US6813664B2 (en) | System transmitting data in equidistance cycles using successive synchronization signals for detecting and signaling access violations | |
| JP2557077B2 (ja) | 同期アクセス方式のキヤラクタ表示システム | |
| JP6787951B2 (ja) | 数値制御装置 | |
| JP3309559B2 (ja) | サーボ制御装置 | |
| JPH01161503A (ja) | 工作機械の位置決め制御装置 | |
| JPH0619660B2 (ja) | 分散形数値制御装置 | |
| JPH11259105A (ja) | 外部同期可能なプログラマブルコントローラ装置 | |
| JPH0447841B2 (ja) | ||
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| JPH0635562A (ja) | マイクロコンピュータの異常動作防止回路 | |
| JP2536102B2 (ja) | デ―タ処理装置 | |
| JPH0224703A (ja) | 数値制御装置 | |
| JPS6083101A (ja) | プロセス制御装置 | |
| JP2869658B2 (ja) | 論理演算方式 | |
| JPH01166203A (ja) | プログラマブルコントローラ | |
| JPH04313137A (ja) | 並列処理方法 | |
| JPH03147110A (ja) | 数値制御装置の同期方式 | |
| JPH04222005A (ja) | プログラムコントローラ |