JPH04222005A - プログラムコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インバータによりモー
タの回転を制御するプログラムコントローラに関するも
のである。

【０００２】

【従来の技術】プログラムコントローラによりインバー
タ制御を行う場合、従来は、センサーにて物体の位置検
出を行い、それをプログラムコントローラに取り込んで
、インバータの速度パターンへの出力を切り替えて、制
御していた。

【０００３】

【発明が解決しようとする課題】かかる従来の方法では
、プログラムコントローラの入出力リフレッシュの遅れ
によって、切替えタイミングが遅れたり、また、いろい
ろな動作パターンを実行する場合には、センサーをたく
さん付けなければならないという問題があった。本発明
は、上述の点に鑑みて提供したものであって、センサー
類を不要とし、また、出力応答の遅れをなくし、簡単に
出力パターンを切り替えることができるプログラムコン
トローラを提供することを目的としたものである。

【０００４】

【課題を解決するための手段】本発明は、外部からのパ
ルス列をカウントするカウントレジスタ、このカウント
レジスタと値が一致した時に一致割込信号を発生する目
標値レジスタからなるパルスカウンタと、予めユーザー
プログラムにて演算メモリエリアに設定された出力パタ
ーンと該出力パターン切替え用で目標値レジスタにセッ
トする目標値データを１セットとし、それをｎセット分
連続して設定されたテーブルを参照しながら出力パター
ンにてモータを制御し、モータからパルスカウンタのカ
ウントレジスタに入力されたパルス数と目標値レジスタ
の値とが一致した時に発生するパルスカウンタからの一
致割込信号にて割り込み処理を行い、テーブルの次の出
力パターンを切り替えてセットするＣＰＵとで構成した
ものである。

【０００５】

【作　　用】而して、予めユーザープログラムにて演算
メモリエリアに設定された出力パターンと目標値データ
を１セットとし、それをｎセット分連続して設定された
テーブルを参照しながら出力パターンにてモータを制御
し、モータからパルスをパルスカウンタに入力させて、
目標値に達すると、パルスカウンタからの一致割込信号
にて割り込み処理を起動し、その中で次のデータを参照
して、出力パターンを切り替えていき、複雑な出力パタ
ーンをパルスカウンタの目標値列毎に出力可能としてい
る。

【０００６】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図２はプログラムコントローラＡの構成を示し、
ＣＰＵ１、後述する高速パルスカウンタ（以下、ＨＳＣ
という）２、ＲＯＭ４、ＲＡＭ５、Ｉ／Ｏインターフェ
イス６等から構成されている。

【０００７】図３はＨＳＣ２のブロック図を示し、外部
の単相或いは２相等の高速パルス列をカウントする専用
のカウントレジスタ２１と、このカウントレジスタ２１
と値が一致した場合にＣＰＵ１に対して一致割込信号を
発生する機能を有する目標値レジスタ２２とで、ＨＳＣ
２が構成されている。尚、目標値レジスタ２２は、ソフ
トウエアによりデータの読出、書き換えが可能である。 また、目標値レジスタ２２に取り入れられる目標値デー
タは、パルスモータの回転角度（回転位置）である。

【０００８】図４（ａ）は使用するテーブルの構成を示
し、予めユーザープログラムにて、演算メモリエリアに
設定された出力パターンとＨＳＣ２の目標値データを１
セットとし、それをｎセット分連続してテーブルに設定
している。図４（ｂ）は命令の構成を示し、Ｆは応用命
令の記号を示し、ｍは応用命令のナンバーを示し、Ｓで
指定されたメモリエリアをテーブル先頭として制御を行
う。

【０００９】図１は全体のブロック図を示し、プログラ
ムコントローラＡの複数の出力端子３からの信号がイン
バータ７に入力されて、モータ８を駆動制御するもので
あり、モータ８の回転数はエンコーダ９にて検出され、
エンコーダ９からの出力パルスはＨＳＣ２のカウントレ
ジスタ２１に入力され、外部からのパルスとしてカウン
トされ、目標値レジスタ２２と比較される。

【００１０】次に、動作を説明する。図５は命令動作時
のフローチャートを、図６は割り込み処理時のフローチ
ャートを夫々示している。また、図７は実際の動作時の
ＨＳＣ２の目標値と、パルス出力周波数の関係を示し、
図７では、Ｙ０，Ｙ１，Ｙ２の３つの出力パターンを制
御する場合を示している。まず、図５に示すように、実
行条件ａが１となって立ち上がると、ＣＰＵ１によりテ
ーブルＳの初期の出力パターンを取り込み、初期出力パ
ターンを出力端子３へ出力する。また、テーブルＳの目
標値１が取り込まれ、ＨＳＣ２の目標値レジスタ２２に
目標値１のデータがセットされる。

【００１１】そして、出力端子３から信号がインバータ
７に入力され、このインバータ７にてモータ８を駆動す
る。同時にエンコーダ９からのパルスはＨＳＣ２のカウ
ントレジスタ２１にも入力されているので、カウントレ
ジスタ２１のカウント値が目標値レジスタ２２と一致し
た時に、ＨＳＣ２からＣＰＵ１に一致割込信号を入力す
る。

【００１２】一致割込信号が発生した場合にはＣＰＵ１
はテーブルの次の出力パターンと目標値データを取込む
。図７は目標値Ｋでの割り込み処理を示している。すな
わち、目標値Ｋにおいて一致割込信号が発生すると、Ｃ
ＰＵ１は次の出力パターンＫ＋１のデータを取り込み、
出力端子３へ出力する。また、ＣＰＵ１は次の目標値Ｋ
＋１のデータを取り込み、ＨＳＣ２のカウントレジスタ
２１にセットする。

【００１３】図７に示すように、この制御を連続して停
止目標値まで行う。

【００１４】

【発明の効果】本発明は上述のように、外部からのパル
ス列をカウントするカウントレジスタ、このカウントレ
ジスタと値が一致した時に一致割込信号を発生する目標
値レジスタからなるパルスカウンタと、予めユーザープ
ログラムにて演算メモリエリアに設定された出力パター
ンと該出力パターン切替え用で目標値レジスタにセット
する目標値データを１セットとし、それをｎセット分連
続して設定されたテーブルを参照しながら出力パターン
にてモータを制御し、モータからパルスカウンタのカウ
ントレジスタに入力されたパルス数と目標値レジスタの
値とが一致した時に発生するパルスカウンタからの一致
割込信号にて割り込み処理を行い、テーブルの次の出力
パターンを切り替えてセットするＣＰＵとで構成したも
のであるから、予めユーザープログラムにて演算メモリ
エリアに設定された出力パターンと目標値データを１セ
ットとし、それをｎセット分連続して設定されたテーブ
ルを参照しながら出力パターンにてモータを制御し、モ
ータからパルスをパルスカウンタに入力させて、目標値
に達すると、パルスカウンタからの一致割込信号にて割
り込み処理を起動し、その中で次のデータを参照して、
出力パターンを切り替えていき、複雑な出力パターンを
パルスカウンタの目標値列毎に出力可能としているもの
であり、従って、位置制御を行うためのセンサー類を不
要とし、且つパルスカウンタの目標値の一致割込信号に
て、出力パターンを切り替えていくので、応答遅れも少
なく、しかも、一連のテーブルデータによってそのデー
タを自動的に行っていくので、出力パターンの切替えに
他の命令を必要とせず、非常に簡単にインバータの複雑
な出力パターン切替えを容易に行うことができる効果を
奏するものである。

【図面の簡単な説明】

【図１】本発明の実施例の全体のブロック図である。

【図２】プログラムコントローラのブロック図である。

【図３】パルスカウンタのブロック図である。

【図４】説明図である。

【図５】命令動作時のフローチャートを示す図である。

【図６】割り込み処理時のフローチャートを示す図であ
る。

【図７】実際の動作時のＨＳＣ目標値と出力パターンの
関係を示す図である。

【符号の説明】

１　　ＣＰＵ ２　　高速パルスカウンタ（ＨＳＣ） ３　　出力端子 ８　　モータ ２１　　カウントレジスタ ２２　　目標値レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　外部からのパルス列をカウントするカ
   ウントレジスタ、このカウントレジスタと値が一致した
   時に一致割込信号を発生する目標値レジスタからなるパ
   ルスカウンタと、予めユーザープログラムにて演算メモ
   リエリアに設定された出力パターンと該出力パターン切
   替え用で目標値レジスタにセットする目標値データを１
   セットとし、それをｎセット分連続して設定されたテー
   ブルを参照しながら出力パターンにてモータを制御し、
   モータからパルスカウンタのカウントレジスタに入力さ
   れたパルス数と目標値レジスタの値とが一致した時に発
   生するパルスカウンタからの一致割込信号にて割り込み
   処理を行い、テーブルの次の出力パターンを切り替えて
   セットするＣＰＵとで構成したことを特徴とするプログ
   ラムコントローラ。