JPS6314387B2 - - Google Patents
Info
- Publication number
- JPS6314387B2 JPS6314387B2 JP59078781A JP7878184A JPS6314387B2 JP S6314387 B2 JPS6314387 B2 JP S6314387B2 JP 59078781 A JP59078781 A JP 59078781A JP 7878184 A JP7878184 A JP 7878184A JP S6314387 B2 JPS6314387 B2 JP S6314387B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- devices
- control
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007246 mechanism Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
〔産業上の利用分野〕
本発明は、複数の装置またはサブシステムがバ
スを介して相互接続されている多重処理システム
に関する。 各装置またはサブシステムは一連のオペレーシ
ヨンを実行することができる。このような多重処
理システムにおいては、一連のオペレーシヨンの
実行中に、互いの装置の正確な同期をとらねばな
らない。すなわち、バスに接続されている全ての
装置またはサブシステムの各々ｉ番目のオペレー
シヨンが終了するまでは、各装置または各サブシ
ステムが各々（ｉ＋１）番目のオペレーシヨンを
開始しないようにしなければならない。 本発明は特にこうした多重処理システムの同期
に関する。 〔従来技術〕 従来こうした同期をとる方法として、全ての装
置に共通のクロツク信号を供給する方法があつ
た。しかしながらこの方法には欠点がいくつかあ
る。例えば、オペレーシヨンの複雑さの違いや、
異なる回路技術を使用することからくる回路の動
作速度の違いがあるために、各装置または各サブ
システムのオペレーシヨンの実行時間がまちまち
である場合が多い。こうした装置を共通のクロツ
ク信号で制御する場合は、最も遅いオペレーシヨ
ンに合うようにクロツク信号の周波数を下げなけ
ればならない。さらにオペレーシヨンの実行時間
がその時その時で異つている場合は、正常なオペ
レーシヨンを維持するためにクロツク信号の周波
数を下げたり、実行時間が短い時はそれを利用す
るためにクロツク信号の周波数を上げたりしなけ
ればならない。 〔発明が解決しようとする問題点〕 以上に説明したように、共通のクロツク信号を
用いる同期方法は、オペレーシヨンに応じてその
周波数を変化させなければならない。 本発明の目的は、多重処理システムの各装置が
それぞれ一連のオペレーシヨンを実行する際、こ
うした共通のクロツク信号を用いないで容易に各
装置の同期を行う手段を多重処理システムに提供
することにある。 〔問題点を解決するための手段〕 複数の装置またはサブシステムが共通のバスを
介して相互接続され、各装置またはサブシステム
がそれぞれ同じまたは異なる一連のオペレーシヨ
ンを実行するために構成されており、全ての装置
またはサブシステムの各々ｉ番目のオペレーシヨ
ンが終了するまでは、各装置または各サブシステ
ムが各々（ｉ＋１）番目のオペレーシヨンを開始
することのないようにこれらを互いに同期させる
ことを必要とする多重処理システムにおいて、次
のような同期機構を多重処理システムに備えるこ
とによつて本発明の目的は達成される。同期機構
は、制御ラインに接続された同期手段を各装置に
備えている。各装置の同期手段は、関連する装置
の選択されたオペレーシヨンの終了時に各々の制
御ラインに制御信号を発生する。全ての制御ライ
ンはグループとして論理手段を介してバスの中の
選択されたバスラインに接続される。論理手段は
制御信号の受取りに応答し全ての装置の選択され
たオペレーシヨンが終了した時にのみバス信号を
バスラインに発生する。バス信号は各々の制御ラ
インを介して各同期手段に印加され、各同期手段
はバス信号受取時に関連する装置を付勢してオペ
レーシヨンシーケンス中の次のオペレーシヨンの
実行を開始する。 〔実施例〕 複数の装置またはサブシステムを相互に接続す
るバスを共有する多重処理システムに、本発明は
適用できる。複数の装置またはサブシステムは、
装置間の優先順位を決定してバスに接続されてい
る他の装置との通信を行うためのバス競合回避機
構の制御のもとで動作する。一般にこうしたバス
競合回避機構は、バス制御を要求する装置間の競
合を処理する手順、および１つの装置から他の装
置へ制御信号を伝達する手順、を有している。し
かしながらこうした手順を行うためには、バスに
接続されている全ての装置が実行するオペレーシ
ヨンの同期が、正確にとれていることが必要であ
る。本発明はこの同期に関する。 本実施例では、３本の制御ラインが使用され
る。この３本の制御ラインは、各々の装置から３
本のそれぞれのバスラインへ至るラインであり、
３本のバスラインは、装置間を相互接続するバス
の一部となつている。各装置は、３つの２進変数
である制御信号ｐ，ｑ、およびｒを３本の制御ラ
インにそれぞれ送出する。これらの制御信号はそ
の２進値によつて、その時点での装置の動作状況
を表わす。３本の制御ラインは、ワイヤードOR
により対応するバスラインに接続されている。第
１のバスラインが、各装置において生ずる全ての
制御信号ｐをワイヤードORを介して伝達し、第
２のバスラインが、各装置において生ずる全ての
制御信号ｑをワイヤードORを介して伝達し、第
３のバスラインが、各装置において生ずる全ての
制御信号ｒをワイヤードORを介して伝達する。
第２図に、各装置で一連のオペレーシヨンが実行
されるときの制御信号の状態変化の様子の一例を
示す。ただし第２図において、下位レベルが２進
値“１”を表わすものとする。 第２図の上段より、装置Ａ、装置Ｂ、および装
置ｎの各々における、オペレーシヨンシーケンス
中の４つの連続するオペレーシヨンが実行される
際の、制御信号ｐ，ｑ、およびｒの状態変化の様
子を表わす波形図である。第２図の最下段は、以
上の３つの装置の制御信号ｐをORすることによ
つて生ずるバス信号ｐ、３つの装置の制御信号ｑ
をORすることによつて生ずるバス信号Ｑ、およ
び３つの装置の制御信号ｒをORすることによつ
て生ずるバス信号Ｒ、の状態変化を表わす波形図
である。説明を簡単にするために装置が３つ
（Ａ、Ｂ、およびｎ）の場合しか示していないが、
もちろん装置の数はこれ以上であつてもよくその
場合は、全ての装置のそれぞれの制御信号のOR
をとつてそれぞれのバス信号が生成される。バス
に接続されている全ての装置によつてバス信号
Ｐ，Ｑ、およびＲの状態の変化が監視され、これ
らのバス信号を用いて装置を制御し必要ならば同
期させてオペレーシヨンを実行する。以上の制御
信号を生成する、同期論理の実際の回路構成は、
第１図を参照して後に説明する。 第２図に示すように、初めはオペレーシヨンを
実行している装置はなく、各装置の制御信号ｐ，
ｑ、およびｒ、ならびにバス信号Ｐ，Ｑ、および
Ｒの２進値はそれぞれ０、０、および１である。
従つてバス信号Ｐ，Ｑ、およびＲの値は、各装置
の制御信号ｐ，ｑ、およびｒの値にそれぞれ一致
しており、多重処理システムは安定状態にある。
所望の装置の制御信号ｐの値を“１”に強制する
ことによつてオペレーシヨンシーケンスが開始す
る。第１図の例では、この開始のために装置Ａを
選択してある。以下にオペレーシヨンシーケンス
を順に追つて説明する（以上に説明した制御信号
ｐ，ｑ、およびｒに対応する制御ラインをそれぞ
れｐ―制御ライン、ｑ―制御ライン、およびｒ―
制御ラインと呼び、同様にバス信号Ｐ，Ｑ、およ
びＲに対応するバスラインをそれぞれＰ―バスラ
イン、Ｑ―バスライン、およびＲ―バスラインと
呼ぶことにする）。 (イ) 外部からの開始信号によつて、装置Ａの制御
信号ｐの値が“１”に切替わる。全ての装置の
ｐ―制御ラインはワイヤードOR論理（後に説
明する）を介してＰ―バスラインに接続されて
いるので、装置Ａの制御信号ｐの値が“１”と
なることによりバス信号Ｐの値が“１”に切替
わる。そうして装置Ａが第１のオペレーシヨン
（opA1）を開始する。他の全ての装置はバス信
号Ｐの値が“１”になつたことを検知し、それ
ぞれの制御信号ｐの値を“１”に切替えてそれ
ぞれの第１のオペレーシヨン（opB1、……、
opn1）を開始する。全ての装置の制御信号ｐ，
ｑ、およびｒがそれぞれ等しい値１、０、およ
び１となり従つてバス信号Ｐ，Ｑ、およびＲの
値が１、０、および１となる。ここで多重処理
システムは再び安定状態となる。バス信号Ｐの
切替えによつて生ずる制御信号ｐの切替えの時
間的な遅れは、信号の伝搬時間および各装置の
信号処理速度に起因するものであり、この遅れ
は装置によつて異なる場合もある。 (ロ) 各装置がそれぞれの第１のオペレーシヨンを
終えると、それぞれの制御信号ｒを“１”から
“０”に切替える。第２図からわかるように、
各装置の第１のオペレーシヨン（opA1、opB1
等）の実行時間はまちまちである。全ての装置
のｒ―制御ラインはワイヤードOR論理を介し
てＲ―バスラインに接続されているので、全て
の装置の第１のオペレーシヨンが終了するまで
（第２図の例では装置ｎが最後となつている）
は、バス信号Ｒの値を切替えない。第１のオペ
レーシヨンが全て終了するとバス信号Ｒは
“１”から“０”に切替わる。 (ハ) 全ての装置はバス信号Ｒの値が“０”になつ
たことを検知し、それぞれの制御信号ｑの値を
“１”に切替えてそれぞれの第２のオペレーシ
ヨン（opA2、opB2、……、opn2）を開始す
る。(イ)および(ロ)と同様に、制御信号ｑの切替え
の時間的な遅れ、および第２のオペレーシヨン
の実行時間は、装置によつてまちまちである。
全ての装置のｑ―制御ラインはワイヤードOR
論理を介してＱ―バスラインに接続されている
ので、最も早く切替わる制御信号ｑ（第２図の
例では装置ｎが最も早い）によつて、バス信号
Ｑは“０”から“１”に切替わる。こうして全
ての装置の制御信号ｐ，ｑ、およびｒがそれぞ
れ等しい値１、１、および０となり従つてバス
信号Ｐ，Ｑ、およびＲの値が１、１、および０
となる。ここで多重処理システムは再び安定状
態となる。 (ニ) 各装置がそれぞれの第２のオペレーシヨンを
終えると、それぞれの制御信号ｐを“１”から
“０”に切替える。全ての装置の第２のオペレ
ーシヨンが終了（第２図の例では装置ｎが最後
となつている）すると、バス信号Ｐは“１”か
ら“０”に切替わる。 (ホ) 全ての装置はバス信号Ｐの値が“０”になつ
たことを検知し、それぞれの制御信号ｒの値を
“１”に切替えてそれぞれの第３のオペレーシ
ヨン（opA3、opB3、……、opn3）を開始す
る。この切替えの時間的な遅れ、およびオペレ
ーシヨンの実行時間は、装置によつてまちまち
である。全ての装置のｒ―制御ラインはワイヤ
ードOR論理を介してＲ―バスラインに接続さ
れているので、最も早く切替わる制御信号ｒ
（第２図の例では装置ｎが最も早い）によつて、
バス信号Ｒは“０”から“１”に切替わる。こ
うして全ての装置の制御信号ｐ，ｑ、およびｒ
がそれぞれ等しい値０、１、および１となり従
つてバス信号Ｐ，Ｑ、およびＲの値が０、１、
および１となる。ここで多重処理システムは再
び安定状態となる。 (ヘ) 各装置がそれぞれの第３のオペレーシヨンを
終えると、それぞれの制御信号ｑを“１”から
“０”に切替える。全ての装置の第３のオペレ
ーシヨンが終了（第２図の例では装置Ｂが最後
となつている）すると、バス信号０は“１”か
ら“０”に切替わる。この時点で多重処理シス
テムはオペレーシヨンシーケンス開始時と同じ
状態になる。従つてシーケンスを続行させるに
は、任意の１つの装置に開始信号を入力すれば
よい。第４のオペレーシヨン以降は、(イ)ないし
(ヘ)の繰り返しである。 以上に説明した処理はオペレーシヨンシーケン
スが終了するまで続く。実際にはそれぞれの装置
はオペレーシヨンの数をカウントすることができ
る。または１つの装置がこれをカウントし、新た
なバスラインを付加してカウント値を標示できる
ようにしてもよい。オペレーシヨンシーケンスの
オペレーシヨンに対して１から順に番号を付ける
と、その番号が３の倍数のところでは、制御信号
ｐ，ｑ、およびｒの値が０、０、および１となつ
ており、オペレーシヨンシーケンスは、この値に
始まつてこの値に終ることを意味する。オペレー
シヨンシーケンスがこの値に終わらない場合は、
擬オペレーシヨンをオペレーシヨンシーケンスの
後に追加して、この値に終るようにしてもよい。 以上に説明したオペレーシヨンシーケンスの同
期は、各装置（装置Ａ、装置Ｂ、……、装置ｎ）
に備えた同期回路によつて実現できる。第１図に
この同期回路を示す。第１図の一点鎖線より左側
に、３本のバスライン、すなわちＰ―バスライ
ン、Ｑ―バスライン、およびＲ―バスラインを示
す。３本のバスラインは、装置間を相互接続する
バスの一部となつている。第１図の一点鎖線より
右側に同期回路を示す。同期回路の制御ライン
ｐ，ｑ、およびｒは、ワイヤードOR論理の接続
部Ｌ１，Ｌ２、およびＬ３によつて、Ｐ―バスラ
イン、Ｑ―バスライン、およびＲ―バスラインに
それぞれ接続されている。接続部Ｌ１，Ｌ２、お
よびＬ３は通常のオープンコレクタトランジスタ
段で構成されている。 各装置の同期回路は便宜上３つの独立した論理
ブロツクLB１，LB２、およびＬ３から成るとみ
なすことができる。各論理ブロツクは、１つのイ
ンバータ、２つのANDゲート、および１つのOR
ゲートを組合せて構成する。論理ブロツクLB１
において、これらの構成要素に番号１、２、３、
および４をそれぞれ付ける。同様に論理ブロツク
LB２において、11、12、13、および14、論理ブ
ロツクLB３において、21、22、23、および24と
する。 Ｐ，Ｑ、およびＲ―バスラインは各装置の３つ
の論理ブロツクLB１，LB２，およびLB３へ、
入力線として接続されている。各装置において、
論理ブロツクLB１の出力信号が制御信号ｐであ
り、論理ブロツクLB２の出力信号が制御信号ｑ
であり、論理ブロツクLB３の出力信号が制御信
号ｒである。 論理ブロツクへの入力であるバス信号Ｐ，Ｑ、
およびＲの他に、論理ブロツクLB１には、さら
に２つの信号が印加される。１つは外部からの開
始信号であり、オペレーシヨンシーケンスを開始
するために関連する装置の１つが選択されると、
この開始信号を用いてオペレーシヨンシーケンス
の開始を強制する。もう１つは、第２のオペレー
シヨン（さらに第５、第８、第11等のオペレーシ
ヨン）が現在進行中かどうかを標示する信号であ
る。この信号（op2進行信号と呼ぶ）は、装置の
制御信号ｑから直接引き出される。論理ブロツク
LB２にも、同様な信号（op3進行信号と呼ぶ）
が印加される。op3進行信号は、第３のオペレー
シヨン（さらに第６、第９、第12等のオペレーシ
ヨン）が現在進行中かどうかを標示する信号であ
る。op3進行信号は装置の制御信号ｒから直接引
き出される。論理ブロツクLB３にも、同様な信
号（op1進行信号と呼ぶ）が印加される。op1進
行信号は、第１のオペレーシヨン（さらに第４、
第７、第10等のオペレーシヨン）が現在進行中か
どうかを標示する信号である。op1進行信号は装
置の制御信号ｐから直接引き出される。 第１図に示した同期回路における各信号の状態
の推移を表１に示す。表１の左から第１欄に、バ
ス信号Ｐ，Ｑ、およびＲの値の推移を示す。各装
置の論理ブロツクLB１，LB２、およびLB３に
それぞれ入力される信号の状態を、第２欄、第３
欄、および第４欄にそれぞれ示す。各論理ブロツ
クへの入力は以下の通りである。ただしそれぞれ
の記号の上部に付す −はその信号の否定を表わ
す。 論理ブロツクLB１ ANDゲート２ 開始信号、バス信号、バス信号Ｒ ANDゲート３ バス信号、バス信号Ｐ ORゲート４ ANDゲート２出力、ANDゲート３出力、 op2進行信号 (注)表１においてop2進行信号はマルで囲んだ２
で表わす。 論理ブロツクLB２ ANDゲート１２ バス信号Ｐ、バス信号 ANDゲート１３ バス信号Ｑ、バス信号 ORゲート１４ ANDゲート１２出力信号、ANDゲート１３
出力信号、op3進行信号 (注)表１においてop3進行信号はマルで囲んだ３
で表わす。 論理ブロツクLB３ ANDゲート２２ バス信号、バス信号Ｑ ANDゲート２３ バス信号、バス信号Ｒ ORゲート２４ ANDゲート２２出力信号、ANDゲート２３
出力信号、op1進行信号
スを介して相互接続されている多重処理システム
に関する。 各装置またはサブシステムは一連のオペレーシ
ヨンを実行することができる。このような多重処
理システムにおいては、一連のオペレーシヨンの
実行中に、互いの装置の正確な同期をとらねばな
らない。すなわち、バスに接続されている全ての
装置またはサブシステムの各々ｉ番目のオペレー
シヨンが終了するまでは、各装置または各サブシ
ステムが各々（ｉ＋１）番目のオペレーシヨンを
開始しないようにしなければならない。 本発明は特にこうした多重処理システムの同期
に関する。 〔従来技術〕 従来こうした同期をとる方法として、全ての装
置に共通のクロツク信号を供給する方法があつ
た。しかしながらこの方法には欠点がいくつかあ
る。例えば、オペレーシヨンの複雑さの違いや、
異なる回路技術を使用することからくる回路の動
作速度の違いがあるために、各装置または各サブ
システムのオペレーシヨンの実行時間がまちまち
である場合が多い。こうした装置を共通のクロツ
ク信号で制御する場合は、最も遅いオペレーシヨ
ンに合うようにクロツク信号の周波数を下げなけ
ればならない。さらにオペレーシヨンの実行時間
がその時その時で異つている場合は、正常なオペ
レーシヨンを維持するためにクロツク信号の周波
数を下げたり、実行時間が短い時はそれを利用す
るためにクロツク信号の周波数を上げたりしなけ
ればならない。 〔発明が解決しようとする問題点〕 以上に説明したように、共通のクロツク信号を
用いる同期方法は、オペレーシヨンに応じてその
周波数を変化させなければならない。 本発明の目的は、多重処理システムの各装置が
それぞれ一連のオペレーシヨンを実行する際、こ
うした共通のクロツク信号を用いないで容易に各
装置の同期を行う手段を多重処理システムに提供
することにある。 〔問題点を解決するための手段〕 複数の装置またはサブシステムが共通のバスを
介して相互接続され、各装置またはサブシステム
がそれぞれ同じまたは異なる一連のオペレーシヨ
ンを実行するために構成されており、全ての装置
またはサブシステムの各々ｉ番目のオペレーシヨ
ンが終了するまでは、各装置または各サブシステ
ムが各々（ｉ＋１）番目のオペレーシヨンを開始
することのないようにこれらを互いに同期させる
ことを必要とする多重処理システムにおいて、次
のような同期機構を多重処理システムに備えるこ
とによつて本発明の目的は達成される。同期機構
は、制御ラインに接続された同期手段を各装置に
備えている。各装置の同期手段は、関連する装置
の選択されたオペレーシヨンの終了時に各々の制
御ラインに制御信号を発生する。全ての制御ライ
ンはグループとして論理手段を介してバスの中の
選択されたバスラインに接続される。論理手段は
制御信号の受取りに応答し全ての装置の選択され
たオペレーシヨンが終了した時にのみバス信号を
バスラインに発生する。バス信号は各々の制御ラ
インを介して各同期手段に印加され、各同期手段
はバス信号受取時に関連する装置を付勢してオペ
レーシヨンシーケンス中の次のオペレーシヨンの
実行を開始する。 〔実施例〕 複数の装置またはサブシステムを相互に接続す
るバスを共有する多重処理システムに、本発明は
適用できる。複数の装置またはサブシステムは、
装置間の優先順位を決定してバスに接続されてい
る他の装置との通信を行うためのバス競合回避機
構の制御のもとで動作する。一般にこうしたバス
競合回避機構は、バス制御を要求する装置間の競
合を処理する手順、および１つの装置から他の装
置へ制御信号を伝達する手順、を有している。し
かしながらこうした手順を行うためには、バスに
接続されている全ての装置が実行するオペレーシ
ヨンの同期が、正確にとれていることが必要であ
る。本発明はこの同期に関する。 本実施例では、３本の制御ラインが使用され
る。この３本の制御ラインは、各々の装置から３
本のそれぞれのバスラインへ至るラインであり、
３本のバスラインは、装置間を相互接続するバス
の一部となつている。各装置は、３つの２進変数
である制御信号ｐ，ｑ、およびｒを３本の制御ラ
インにそれぞれ送出する。これらの制御信号はそ
の２進値によつて、その時点での装置の動作状況
を表わす。３本の制御ラインは、ワイヤードOR
により対応するバスラインに接続されている。第
１のバスラインが、各装置において生ずる全ての
制御信号ｐをワイヤードORを介して伝達し、第
２のバスラインが、各装置において生ずる全ての
制御信号ｑをワイヤードORを介して伝達し、第
３のバスラインが、各装置において生ずる全ての
制御信号ｒをワイヤードORを介して伝達する。
第２図に、各装置で一連のオペレーシヨンが実行
されるときの制御信号の状態変化の様子の一例を
示す。ただし第２図において、下位レベルが２進
値“１”を表わすものとする。 第２図の上段より、装置Ａ、装置Ｂ、および装
置ｎの各々における、オペレーシヨンシーケンス
中の４つの連続するオペレーシヨンが実行される
際の、制御信号ｐ，ｑ、およびｒの状態変化の様
子を表わす波形図である。第２図の最下段は、以
上の３つの装置の制御信号ｐをORすることによ
つて生ずるバス信号ｐ、３つの装置の制御信号ｑ
をORすることによつて生ずるバス信号Ｑ、およ
び３つの装置の制御信号ｒをORすることによつ
て生ずるバス信号Ｒ、の状態変化を表わす波形図
である。説明を簡単にするために装置が３つ
（Ａ、Ｂ、およびｎ）の場合しか示していないが、
もちろん装置の数はこれ以上であつてもよくその
場合は、全ての装置のそれぞれの制御信号のOR
をとつてそれぞれのバス信号が生成される。バス
に接続されている全ての装置によつてバス信号
Ｐ，Ｑ、およびＲの状態の変化が監視され、これ
らのバス信号を用いて装置を制御し必要ならば同
期させてオペレーシヨンを実行する。以上の制御
信号を生成する、同期論理の実際の回路構成は、
第１図を参照して後に説明する。 第２図に示すように、初めはオペレーシヨンを
実行している装置はなく、各装置の制御信号ｐ，
ｑ、およびｒ、ならびにバス信号Ｐ，Ｑ、および
Ｒの２進値はそれぞれ０、０、および１である。
従つてバス信号Ｐ，Ｑ、およびＲの値は、各装置
の制御信号ｐ，ｑ、およびｒの値にそれぞれ一致
しており、多重処理システムは安定状態にある。
所望の装置の制御信号ｐの値を“１”に強制する
ことによつてオペレーシヨンシーケンスが開始す
る。第１図の例では、この開始のために装置Ａを
選択してある。以下にオペレーシヨンシーケンス
を順に追つて説明する（以上に説明した制御信号
ｐ，ｑ、およびｒに対応する制御ラインをそれぞ
れｐ―制御ライン、ｑ―制御ライン、およびｒ―
制御ラインと呼び、同様にバス信号Ｐ，Ｑ、およ
びＲに対応するバスラインをそれぞれＰ―バスラ
イン、Ｑ―バスライン、およびＲ―バスラインと
呼ぶことにする）。 (イ) 外部からの開始信号によつて、装置Ａの制御
信号ｐの値が“１”に切替わる。全ての装置の
ｐ―制御ラインはワイヤードOR論理（後に説
明する）を介してＰ―バスラインに接続されて
いるので、装置Ａの制御信号ｐの値が“１”と
なることによりバス信号Ｐの値が“１”に切替
わる。そうして装置Ａが第１のオペレーシヨン
（opA1）を開始する。他の全ての装置はバス信
号Ｐの値が“１”になつたことを検知し、それ
ぞれの制御信号ｐの値を“１”に切替えてそれ
ぞれの第１のオペレーシヨン（opB1、……、
opn1）を開始する。全ての装置の制御信号ｐ，
ｑ、およびｒがそれぞれ等しい値１、０、およ
び１となり従つてバス信号Ｐ，Ｑ、およびＲの
値が１、０、および１となる。ここで多重処理
システムは再び安定状態となる。バス信号Ｐの
切替えによつて生ずる制御信号ｐの切替えの時
間的な遅れは、信号の伝搬時間および各装置の
信号処理速度に起因するものであり、この遅れ
は装置によつて異なる場合もある。 (ロ) 各装置がそれぞれの第１のオペレーシヨンを
終えると、それぞれの制御信号ｒを“１”から
“０”に切替える。第２図からわかるように、
各装置の第１のオペレーシヨン（opA1、opB1
等）の実行時間はまちまちである。全ての装置
のｒ―制御ラインはワイヤードOR論理を介し
てＲ―バスラインに接続されているので、全て
の装置の第１のオペレーシヨンが終了するまで
（第２図の例では装置ｎが最後となつている）
は、バス信号Ｒの値を切替えない。第１のオペ
レーシヨンが全て終了するとバス信号Ｒは
“１”から“０”に切替わる。 (ハ) 全ての装置はバス信号Ｒの値が“０”になつ
たことを検知し、それぞれの制御信号ｑの値を
“１”に切替えてそれぞれの第２のオペレーシ
ヨン（opA2、opB2、……、opn2）を開始す
る。(イ)および(ロ)と同様に、制御信号ｑの切替え
の時間的な遅れ、および第２のオペレーシヨン
の実行時間は、装置によつてまちまちである。
全ての装置のｑ―制御ラインはワイヤードOR
論理を介してＱ―バスラインに接続されている
ので、最も早く切替わる制御信号ｑ（第２図の
例では装置ｎが最も早い）によつて、バス信号
Ｑは“０”から“１”に切替わる。こうして全
ての装置の制御信号ｐ，ｑ、およびｒがそれぞ
れ等しい値１、１、および０となり従つてバス
信号Ｐ，Ｑ、およびＲの値が１、１、および０
となる。ここで多重処理システムは再び安定状
態となる。 (ニ) 各装置がそれぞれの第２のオペレーシヨンを
終えると、それぞれの制御信号ｐを“１”から
“０”に切替える。全ての装置の第２のオペレ
ーシヨンが終了（第２図の例では装置ｎが最後
となつている）すると、バス信号Ｐは“１”か
ら“０”に切替わる。 (ホ) 全ての装置はバス信号Ｐの値が“０”になつ
たことを検知し、それぞれの制御信号ｒの値を
“１”に切替えてそれぞれの第３のオペレーシ
ヨン（opA3、opB3、……、opn3）を開始す
る。この切替えの時間的な遅れ、およびオペレ
ーシヨンの実行時間は、装置によつてまちまち
である。全ての装置のｒ―制御ラインはワイヤ
ードOR論理を介してＲ―バスラインに接続さ
れているので、最も早く切替わる制御信号ｒ
（第２図の例では装置ｎが最も早い）によつて、
バス信号Ｒは“０”から“１”に切替わる。こ
うして全ての装置の制御信号ｐ，ｑ、およびｒ
がそれぞれ等しい値０、１、および１となり従
つてバス信号Ｐ，Ｑ、およびＲの値が０、１、
および１となる。ここで多重処理システムは再
び安定状態となる。 (ヘ) 各装置がそれぞれの第３のオペレーシヨンを
終えると、それぞれの制御信号ｑを“１”から
“０”に切替える。全ての装置の第３のオペレ
ーシヨンが終了（第２図の例では装置Ｂが最後
となつている）すると、バス信号０は“１”か
ら“０”に切替わる。この時点で多重処理シス
テムはオペレーシヨンシーケンス開始時と同じ
状態になる。従つてシーケンスを続行させるに
は、任意の１つの装置に開始信号を入力すれば
よい。第４のオペレーシヨン以降は、(イ)ないし
(ヘ)の繰り返しである。 以上に説明した処理はオペレーシヨンシーケン
スが終了するまで続く。実際にはそれぞれの装置
はオペレーシヨンの数をカウントすることができ
る。または１つの装置がこれをカウントし、新た
なバスラインを付加してカウント値を標示できる
ようにしてもよい。オペレーシヨンシーケンスの
オペレーシヨンに対して１から順に番号を付ける
と、その番号が３の倍数のところでは、制御信号
ｐ，ｑ、およびｒの値が０、０、および１となつ
ており、オペレーシヨンシーケンスは、この値に
始まつてこの値に終ることを意味する。オペレー
シヨンシーケンスがこの値に終わらない場合は、
擬オペレーシヨンをオペレーシヨンシーケンスの
後に追加して、この値に終るようにしてもよい。 以上に説明したオペレーシヨンシーケンスの同
期は、各装置（装置Ａ、装置Ｂ、……、装置ｎ）
に備えた同期回路によつて実現できる。第１図に
この同期回路を示す。第１図の一点鎖線より左側
に、３本のバスライン、すなわちＰ―バスライ
ン、Ｑ―バスライン、およびＲ―バスラインを示
す。３本のバスラインは、装置間を相互接続する
バスの一部となつている。第１図の一点鎖線より
右側に同期回路を示す。同期回路の制御ライン
ｐ，ｑ、およびｒは、ワイヤードOR論理の接続
部Ｌ１，Ｌ２、およびＬ３によつて、Ｐ―バスラ
イン、Ｑ―バスライン、およびＲ―バスラインに
それぞれ接続されている。接続部Ｌ１，Ｌ２、お
よびＬ３は通常のオープンコレクタトランジスタ
段で構成されている。 各装置の同期回路は便宜上３つの独立した論理
ブロツクLB１，LB２、およびＬ３から成るとみ
なすことができる。各論理ブロツクは、１つのイ
ンバータ、２つのANDゲート、および１つのOR
ゲートを組合せて構成する。論理ブロツクLB１
において、これらの構成要素に番号１、２、３、
および４をそれぞれ付ける。同様に論理ブロツク
LB２において、11、12、13、および14、論理ブ
ロツクLB３において、21、22、23、および24と
する。 Ｐ，Ｑ、およびＲ―バスラインは各装置の３つ
の論理ブロツクLB１，LB２，およびLB３へ、
入力線として接続されている。各装置において、
論理ブロツクLB１の出力信号が制御信号ｐであ
り、論理ブロツクLB２の出力信号が制御信号ｑ
であり、論理ブロツクLB３の出力信号が制御信
号ｒである。 論理ブロツクへの入力であるバス信号Ｐ，Ｑ、
およびＲの他に、論理ブロツクLB１には、さら
に２つの信号が印加される。１つは外部からの開
始信号であり、オペレーシヨンシーケンスを開始
するために関連する装置の１つが選択されると、
この開始信号を用いてオペレーシヨンシーケンス
の開始を強制する。もう１つは、第２のオペレー
シヨン（さらに第５、第８、第11等のオペレーシ
ヨン）が現在進行中かどうかを標示する信号であ
る。この信号（op2進行信号と呼ぶ）は、装置の
制御信号ｑから直接引き出される。論理ブロツク
LB２にも、同様な信号（op3進行信号と呼ぶ）
が印加される。op3進行信号は、第３のオペレー
シヨン（さらに第６、第９、第12等のオペレーシ
ヨン）が現在進行中かどうかを標示する信号であ
る。op3進行信号は装置の制御信号ｒから直接引
き出される。論理ブロツクLB３にも、同様な信
号（op1進行信号と呼ぶ）が印加される。op1進
行信号は、第１のオペレーシヨン（さらに第４、
第７、第10等のオペレーシヨン）が現在進行中か
どうかを標示する信号である。op1進行信号は装
置の制御信号ｐから直接引き出される。 第１図に示した同期回路における各信号の状態
の推移を表１に示す。表１の左から第１欄に、バ
ス信号Ｐ，Ｑ、およびＲの値の推移を示す。各装
置の論理ブロツクLB１，LB２、およびLB３に
それぞれ入力される信号の状態を、第２欄、第３
欄、および第４欄にそれぞれ示す。各論理ブロツ
クへの入力は以下の通りである。ただしそれぞれ
の記号の上部に付す −はその信号の否定を表わ
す。 論理ブロツクLB１ ANDゲート２ 開始信号、バス信号、バス信号Ｒ ANDゲート３ バス信号、バス信号Ｐ ORゲート４ ANDゲート２出力、ANDゲート３出力、 op2進行信号 (注)表１においてop2進行信号はマルで囲んだ２
で表わす。 論理ブロツクLB２ ANDゲート１２ バス信号Ｐ、バス信号 ANDゲート１３ バス信号Ｑ、バス信号 ORゲート１４ ANDゲート１２出力信号、ANDゲート１３
出力信号、op3進行信号 (注)表１においてop3進行信号はマルで囲んだ３
で表わす。 論理ブロツクLB３ ANDゲート２２ バス信号、バス信号Ｑ ANDゲート２３ バス信号、バス信号Ｒ ORゲート２４ ANDゲート２２出力信号、ANDゲート２３
出力信号、op1進行信号
【表】
以上に説明した本発明の同期機構により、共通
のクロツク信号を必要とせずに容易に各装置の同
期を行うことが可能となる。
のクロツク信号を必要とせずに容易に各装置の同
期を行うことが可能となる。
第１図は本発明に従つて各々の装置に備えた同
期回路の構成を表わすブロツク図、第２図は各々
の装置で動作する第１図の同期回路の各々の信号
およびバス信号を表わす波形図である。
期回路の構成を表わすブロツク図、第２図は各々
の装置で動作する第１図の同期回路の各々の信号
およびバス信号を表わす波形図である。
Claims (1)
- 【特許請求の範囲】 １ 複数の装置またはサブシステムが、複数のバ
スラインを有する共通のバスを介して相互接続さ
れ、一連のオペレーシヨンを前記装置が個々に実
行するように構成されている多重処理システムに
おいて、 前記複数の装置またはサブシステムが制御ライ
ンに接続された同期手段を各々備え、該各々の同
期手段は関連する前記装置またはサブシステムの
選択されたオペレーシヨンの終了時に各々の前記
制御ラインに制御信号を発生し、全ての前記制御
ラインはグループとして論理手段を介して前記バ
スのうち選択されたバスラインに接続され、前記
論理手段は前記制御信号の受取りに応答し全ての
前記装置またはサブシステムの前記選択されたオ
ペレーシヨンが終了した時にのみバス信号を前記
バスラインに発生し、該バス信号は前記各々の制
御ラインを介して前記各々の同期手段に印加さ
れ、該各々の同期手段は前記バス信号の受取りに
応答して関連する前記装置で次のオペレーシヨン
を開始せしめることを特徴とする多重処理システ
ムのための同期機構。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP83303985.2 | 1983-07-08 | ||
| EP83303985A EP0131658B1 (en) | 1983-07-08 | 1983-07-08 | A synchronisation mechanism for a multiprocessing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6019274A JPS6019274A (ja) | 1985-01-31 |
| JPS6314387B2 true JPS6314387B2 (ja) | 1988-03-30 |
Family
ID=8191211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59078781A Granted JPS6019274A (ja) | 1983-07-08 | 1984-04-20 | 多重処理システムのための同期機構 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4663708A (ja) |
| EP (1) | EP0131658B1 (ja) |
| JP (1) | JPS6019274A (ja) |
| DE (1) | DE3374238D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2610821B2 (ja) * | 1986-01-08 | 1997-05-14 | 株式会社日立製作所 | マルチプロセツサシステム |
| FR2606902B1 (fr) * | 1986-11-14 | 1989-02-03 | Labo Electronique Physique | Circuit integre et procede de traitement numerique a module autocadence |
| JPH06103494B2 (ja) * | 1986-11-18 | 1994-12-14 | 株式会社日立製作所 | ベクトル処理装置の制御方式 |
| US4833638A (en) * | 1986-12-23 | 1989-05-23 | Bell Communications Research, Inc. | Parallel processing state alignment |
| US5483659A (en) * | 1987-09-14 | 1996-01-09 | Yamamura; Kimio | Apparatus for controlling a signal processing system to operate in high and low speed modes |
| US5222237A (en) * | 1988-02-02 | 1993-06-22 | Thinking Machines Corporation | Apparatus for aligning the operation of a plurality of processors |
| US5159686A (en) * | 1988-02-29 | 1992-10-27 | Convex Computer Corporation | Multi-processor computer system having process-independent communication register addressing |
| US5050070A (en) * | 1988-02-29 | 1991-09-17 | Convex Computer Corporation | Multi-processor computer system having self-allocating processors |
| FR2631470A1 (fr) * | 1988-05-11 | 1989-11-17 | Labo Electronique Physique | Unite de controle d'un circuit integre de traitement de donnees |
| EP0605401B1 (en) * | 1988-09-19 | 1998-04-22 | Fujitsu Limited | Parallel computer system using a SIMD method |
| US5123100A (en) * | 1989-01-13 | 1992-06-16 | Nec Corporation | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units |
| US5313620A (en) * | 1989-04-06 | 1994-05-17 | Bell Communications Research, Inc. | Selective receiver for each processor in a multiple processor system |
| US5179708A (en) * | 1989-04-07 | 1993-01-12 | At&T Bell Laboratories | System inhibiting message delivery to destination process until priority of process excuting on distination processor is no higher than priority of sending process |
| US6038584A (en) * | 1989-11-17 | 2000-03-14 | Texas Instruments Incorporated | Synchronized MIMD multi-processing system and method of operation |
| US5212777A (en) * | 1989-11-17 | 1993-05-18 | Texas Instruments Incorporated | Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation |
| FR2656442B1 (fr) * | 1989-12-21 | 1994-07-29 | Bull Sa | Processeur a plusieurs unites microprogrammees avec mecanisme d'execution anticipee des instructions. |
| JP2511588B2 (ja) * | 1990-09-03 | 1996-06-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デ―タ処理ネットワ―ク、ロックを獲得させる方法及び直列化装置 |
| JPH04184556A (ja) * | 1990-11-20 | 1992-07-01 | Mitsubishi Electric Corp | 多重処理システムおよび多重処理システムの同期制御方法 |
| IE920032A1 (en) * | 1991-01-11 | 1992-07-15 | Marconi Gec Ltd | Parallel processing apparatus |
| US5832253A (en) * | 1993-12-06 | 1998-11-03 | Cpu Technology, Inc. | Multiprocessors system for selectively wire-oring a combination of signal lines and thereafter using one line to control the running or stalling of a selected processor |
| US5659689A (en) * | 1994-03-01 | 1997-08-19 | Intel Corporation | Method and apparatus for transmitting information on a wired-or bus |
| US5944980A (en) * | 1996-09-06 | 1999-08-31 | Mitsubishi Gas Chemical Company Co., Inc. | Method for producing isotropic pitch, activated carbon fibers and carbon materials for non-aqueous secondary battery anodes |
| US6925556B2 (en) * | 2001-02-14 | 2005-08-02 | Intel Corporation | Method and system to determine the bootstrap processor from a plurality of operable processors |
| WO2007105257A1 (ja) * | 2006-03-01 | 2007-09-20 | Fujitsu Limited | 同期制御システム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678467A (en) * | 1970-10-20 | 1972-07-18 | Bell Telephone Labor Inc | Multiprocessor with cooperative program execution |
| SE347826B (ja) * | 1970-11-20 | 1972-08-14 | Ericsson Telefon Ab L M | |
| US3810119A (en) * | 1971-05-04 | 1974-05-07 | Us Navy | Processor synchronization scheme |
| US3943494A (en) * | 1974-06-26 | 1976-03-09 | International Business Machines Corporation | Distributed execution processor |
| US4369494A (en) * | 1974-12-09 | 1983-01-18 | Compagnie Honeywell Bull | Apparatus and method for providing synchronization between processes and events occurring at different times in a data processing system |
| US4333144A (en) * | 1980-02-05 | 1982-06-01 | The Bendix Corporation | Task communicator for multiple computer system |
| US4392196A (en) * | 1980-08-11 | 1983-07-05 | Harris Corporation | Multi-processor time alignment control system |
| JPS5745758A (en) * | 1980-09-03 | 1982-03-15 | Hitachi Ltd | Loop type data transmission controller |
| US4493053A (en) * | 1982-12-10 | 1985-01-08 | At&T Bell Laboratories | Multi-device apparatus synchronized to the slowest device |
-
1983
- 1983-07-08 DE DE8383303985T patent/DE3374238D1/de not_active Expired
- 1983-07-08 EP EP83303985A patent/EP0131658B1/en not_active Expired
-
1984
- 1984-04-20 JP JP59078781A patent/JPS6019274A/ja active Granted
- 1984-07-06 US US06/628,176 patent/US4663708A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3374238D1 (en) | 1987-12-03 |
| US4663708A (en) | 1987-05-05 |
| JPS6019274A (ja) | 1985-01-31 |
| EP0131658B1 (en) | 1987-10-28 |
| EP0131658A1 (en) | 1985-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6314387B2 (ja) | ||
| US4503490A (en) | Distributed timing system | |
| KR100301720B1 (ko) | 클록제어장치 및 방법 | |
| US5489865A (en) | Circuit for filtering asynchronous metastability of cross-coupled logic gates | |
| GB1579944A (en) | Multi-processor data processing systems | |
| US5913053A (en) | Synchronous controller for synchronously operating a plurality of actuators | |
| US4341950A (en) | Method and circuitry for synchronizing the read and update functions of a timer/counter circuit | |
| EP0077835A1 (en) | Data exchanging method and device | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH0322103A (ja) | 数値制御装置の軸制御方法 | |
| JPS62160564A (ja) | パイプライン制御方式 | |
| JP2794440B2 (ja) | Ｐｗｍ制御装置 | |
| KR100244682B1 (ko) | 로봇의 다중모터제어시스템의 동기화장치 | |
| JP2588290B2 (ja) | データ入出力システム | |
| SU978357A1 (ru) | Делитель частоты импульсов с регулируемым коэффициентом делени | |
| JP2545986B2 (ja) | 論理パス多重化方式 | |
| SU771724A1 (ru) | Регистр сдвига | |
| JPS6013503B2 (ja) | 同期運転方式 | |
| SU608121A1 (ru) | Устройство дл многоканального программного управлени | |
| JPS58166424A (ja) | インタフエ−ス部タイミング制御方式 | |
| SU1381504A1 (ru) | Микропрограммное устройство управлени | |
| KR100395216B1 (ko) | 버스 시스템의 시스템 동기 장치 및 그 방법 | |
| JP2517943B2 (ja) | タイマ装置 | |
| JPS59139468A (ja) | デユアルタイプの演算処理装置におけるマスタ−、スレ−ブ切換装置 | |
| JPS6133561A (ja) | 入出力装置の割込み制御方法 |