JPS59139468A - デユアルタイプの演算処理装置におけるマスタ−、スレ−ブ切換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は２つの演算処理回路をそれぞれ互に高速バスに
対して並列に接続し、一方をマスター側、他方をスレー
ブ側として互に同期して動作するように構成したいわゆ
るチーアルタイブの演算処理装置におけるマスター、ス
レーブ切換装置に関する。

従来例の構成とその問題点 一般にテユアルタイプの演算処理装置は高速バスに対し
て互に並列に接続されている２つの演算処理回路を一方
をマスター側、他方をスレーブ側として互に同期するよ
うに構成しているが、もともと２つの演算処理回路はそ
れぞれ個別に形成されており、完全に同期をとることは
非常に困難であった。そのため、２つの演算処理回路に
おいてその属性すなわちマスター側として動作させるが
スレーブ側として動作させるかを切換える場合、そのタ
イミングが非常に取り難いという問題があった。したが
って、これまでのこの種のプーアルタイプの演算処理装
置では現実にマスター側、スレーブ側を切換えられるよ
うに構成したものがほとんどなく、２つの演算処理回路
に均等にマスター、スレーブの働きをさせるということ
がほとんど不可能であった。

発明の目的 本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で容易にかつ正確にマスター、スレーブの
切換えが行なえる優れたマスター、スレーブ切換装置を
提供することを目的とするものである。

発明の構成 本発明は高速バスに対して並列に接続された２つの演算
処理回路内に切換え指令信号を受けて自己の演算処理回
路が入出力処理中であるか否かを判定する第１の判定手
段、自己の演算処理回路が環中、処理実行中でないと判
定したとき自己の演算処理回路の属性を切換える切換手
段、この切換手段によってその属性が切換えられたとき
、元の属性が何であったかを判定し、元の属性がマスタ
ーであったとき、そのまま処理を終了させ、元の属性が
スレーブであったとき、自己の演算処理回路を強制的に
一旦入出力のアクセスデータ受信待ちの処理にし、引き
続いて、これを強制的に受信済みの状態にしてマスター
としての動作をさせる制御手段を設けたものであり、簡
単な構成で容易にその属性を切換えることができる。

実施例の説明 第１図は本発明のプーアルタイプの演算処理装置におけ
るマスタースレーブ切換装置の一実施例を示すブロック
図であり、図中、■、２は各々個別に形成された演算処
理回路、３は属性の切換え指令を行なう切換指令装置、
４ａ、４ｂ、４ｃはそれぞれ切換指令装置３、演算処理
装置１．２に接続された高速バス制御回路、５はデータ
の伝送路となる高速バス、６は演算処理回路１．２間の
同期をとるために設けられた同期ポート制御部、７は上
記制御部６のインプットアウトプットポート（Ｓｉｏポ
ート）である。

尚、演算処理回路１．２はそれぞれ高速バス制御回路’
４ｂ、４ｃを介して高速バス５に接続されると共に図示
していない各種回路や機器に接続されこれらの間でデー
タの授受を行なうように構成されている。そして、一方
の演算処理回路（たとえば１）で得られるパラレル形式
の同期信号が同期ポート制御回路６によって一旦シリア
ル形式の同期信号に変換され再びパラレル形式の同期信
号に変換されて他方の演算処理回路（たとえば２）に伝
達され、他方の演算処理回路内で他方の演算処理回路で
得られるパラレル形式の同期信号と比較され、他方の演
算処理回路が一方の演算処理回路に同期して動作するよ
うに構成されている。

上記実施例において、定常状態では他方の演算処理回路
（たとえば２）が一方の演算処理回路（たとえば１）に
同期して動作しており、相互間及び図示していない各種
回路、機器との間でデータの授受を行ない所要の処理を
実行している。すなわち演算処理回路１．２はたとえば
一方の演算処理回路１がマスター側、他方の演算処理回
路２がスレーブ側として動作している。

−今、切換指令装置より切換指令信号を送出したとする
。切換指令信号は高速バス制御回路４ａ１高速バス５、
高速バス制御回路４１−＋、４Ｃを介してそれぞれ演算
処理回路１．２に入力きれる。演算処理回路１．２は切
換指令信号を受けると、第２図に示すように演算処理回
路１．２の内ＲＯＭｌＲＡＭ内にメモリーされたプログ
ラムにしたがって、先ず自己の演算処理回路が入出力処
理中であるか否かの判定を行なう。自己の入出力が動作
中であれば予め定められた一定時間、上記指令信号にも
とづく実行権を放棄し、上記一定時間後に再び入出力処
理中であるか否かの判定を行なう、入出力が非動作中で
あれば引き続いて自己の演算処理回路が独自の固有の処
理を実行中であるか否かの判定を行なう。自己独自の固
有の処理実行中であれば入出力動作中の場合と同様子め
定められた一定時間上記指令信号にもとづく実行権を放
棄し上記一定時間経過後に再び入出力処理中であるか否
かの判定に戻る。自己固有の処理非実行中であれば次に
自己の演算処理回路の属性を切換える。

すなわち、マスター側の演算処理回路はスレーブ側に、
スレーブ側の演算処理回路はマスター側にそれぞれ切換
えられる。そして、その後、自己の演算処理回路が元ス
レーブ側であったか否かの判定を行なう。元マスター側
である場合にはそのまま属性切換え処理を終了し、元の
スレーブ側である場合には引き続いて自己の演算処理回
路をマスター側の演算処理回路からの入出力のアクセス
データ受信待ちの処理にし、引続いてこれを強制的に受
信済みの状態にしてスレーブ側の処理を終結させ、マス
ターとしての動作をさせる。

このように、上記実施例によれば各演算処理回路１．２
内のＲＯＭ、ＲＡＭにメモリーされたプログラムにより
、各演算処理回路１．２の入出力非動作中および固有の
処理非実行中に各演算処理回路１．２の属性を切換える
ように構成しておシ、したがって、任意のタイミングで
容易に属性を切換えることができ、実用上きわめて有利
である。

発明の効果 本発明は上記実施例により明らかなように、高速バスに
対して並列に接続された２つの演算処理回路内に切換え
指令信号を受けて自己の演算処理回路が入出力処理中で
あるか否かを判定する承１の判定手段、自己の演算処理
回路が自己固有の処理実行中であるか否かを判定する第
２の判定手段、これらの判定手段が入出力処理中および
処理実行中でないと判定したとき自己の演算処理回路の
属性を切換える切換手段、この切換手段によってその属
性が切換えられたとき元の属性が何であったかを判定し
、元の属性がマスター側であったときにはそのまま属性
切換処理を終了させ、元の属性がスレーブ側であったと
きには自己の演算処理回路を強性的にアクセスデータ受
信待ちの状態にしここにデータを与えてスレーブとして
の処理を終結させる手段を設けたものであり、簡単な構
成で任意にマスター、スレーブの切換えを行なうことが
でき、実用上きわめて有利なものである。

【図面の簡単な説明】

第１図は本発明のデュアルタイプの演算処理装置におけ
るマスター、スレーブ切換装置の一実施例のブｐ２り図
、第２図は同装置を構成する各演算処理回路の動作を示
すフローチャート図である。 １．２・・・演算処理回路、３・・・切換指令装置、４
ａ。 ４ｂ１４ｃ・・・高速バス制御回路、５・・・高速バス
、６・・・同期ボート制御部、７・・・Ｓｉｏポート。

Claims (1)

【特許請求の範囲】
1. 高速バスに対して並列に接続された２つの演算処理回路
   内に切換え指令信号を受けて自己の演算処理回路が入出
   力処理中であるか否かを判定する第１の判定手段、自己
   の演算処理回路が自己固有の処理実行中であるか否かを
   判定する第２の判定手段、これらの判定手段が入出力処
   理中および処理実行中でないと判定したとき、自己の演
   算処理回路の属性を切換える切換手段、この切換手段に
   よってその属性が切換えられたとき元の属性が何であっ
   たかを判定し、元の属性がマスター側であったときその
   まま属性切換処理を終了させ、スレーブ側であったとき
   自己の演算処理回路をアクセスデータ受信待ちの状態に
   し、ここにデータを与えて強制的にスレーブとしての処
   理を終結させ、マスターとしての動作を行なうようにす
   る手段を設けて成るプーアルタイプの演算処理装置にお
   けるマスター、スレーブ切換装置。