JPH07117938B2 - 計算機間の処理の同期方式 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、複数の各計算機が同期をとりながら、処理
の分担を行っている計算機間の処理の同期方式に関する
ものである。

［従来の技術］ 複数の計算機を用いて各計算機が同期をとりながら処理
の分担を行うものとして、例えばリアルタイム・シミュ
レーションがあり、従来第５図のブロック図に示すよう
な構成で行われていた。計算機２台構成の場合、例えば
実機データ及び計算式にしたがって処理するシミュレー
ション用としての第１の計算機51、機外の光景を映し出
すための模擬視界用としての第２の計算機52及び制御回
路部53から構成される。第１の計算機51からの起動信号
54により制御回路部53内のクロック回路55が動き、一定
時間毎に同期信号発生回路56にクロック信号57を送る。
このクロック信号57により同期信号発生回路56は第１の
計算機51及び第２の計算機52に同期信号58,59を送る。
この同期信号58,59で２台の計算機51,52が処理を開始す
る。

この処理の流れを第６図のタイミングチャートに示す。
同期信号58及び59により第１、第２の計算機51及び52は
各々の処理510及び511を開始する。ここで、第２の計算
機52の処理511は第１の計算機51の処理510の結果のデー
タが必要な場合であり、そのデータは計算機間の転送処
理512及び513で第２の計算機52に渡される。

［発明が解決しようとする問題点］ このように、従来の計算機間の処理の同期方式では、同
期信号58,59が単一の同期信号発生回路56から同一のタ
イミングにより発生しているので、第１の計算機51の処
理510の結果のデータが第２の計算機52で使われるの
は、次回の同期信号59bで開始される処理においてであ
る。従って、第１の計算機51及び第２の計算機52を通し
た１回の処理が完了するのは、制御回路53による同期信
号58及び59の１周期t0内で終了せず、１周期t0にさらに
次の周期における第２の計算機52の処理の時間分を加え
た時間t2を必要とする欠点があった。

この発明の目的は、第１の計算機の周期内で次段以降の
計算機の処理を終了させ、全体の処理を最短時間で行わ
せることのできる計算機間の処理の同期方式を提供する
ことである。

［問題点を解決するための手段］ この発明に係る計算機間の処理の同期方式は、第１の同
期信号により処理を開始する第１の計算機と、前記第１
の計算機の処理結果のデータを受けて前記第１の同期信
号と同じ周期の第２の同期信号により処理を開始する第
２の計算機とを少なくとも有し、複数の計算機でデータ
を受け渡しながら処理を行う計算機間の処理の同期方式
において、同期信号発生回路を各計算機毎に個別に設
け、第１の計算機の同期信号の周期内で次段以降の各計
算機の各同期信号を順次発生させ、後段の同期信号を前
段の同期信号発生からその前段の計算機の処理に要する
時間よりも長くずらして発生させることを特徴とするも
のである。

［作用］ この計算機間の処理の同期方式では、複数の計算機でデ
ータを受け渡しながら処理を分担させる際に、処理の開
始となる同期信号発生を計算機ごとに時間をずらせて発
生させ、各々の処理を順々に行わせ、全体の処理を最短
時間で行う。

［実施例］ 第１図はこの発明による計算機間の処理の同期方式の第
１の実施例の全体構成を示すブロック図である。この図
に示すように２台の計算機、第１の計算機11及び第２の
計算機12の同期をとるために制御回路部13を設ける。こ
の制御回路部13は、一定時間毎にクロック信号を発生す
るクロック回路14、クロック信号15を受け各計算機11,1
2に同期信号16,17を出す第１、第２の同期信号発生回路
18,19から構成される。第１、第２の同期信号発生回路1
8,19の各々は互いに個別に構成しているので、クロック
回路14からのクロック信号15を受けてから同期信号16,1
7出力までの時間遅れを個別に設定することができる。
クロック回路14は第１の計算機11からの起動信号110に
より一定時間毎のクロック信号15を出力する。

次に上記構成の動作を第２図のタイミングチャートを参
照しながら説明する。ここで、第２の計算機12は第１の
計算機11の後段に位置し、その処理111は、第１の計算
機11の処理112の結果のデータを使用するものとする。

まず、第１の同期信号発生回路18の同期信号16aが第１
の計算機11に入り処理112が開始する。処理終了後、第
１、第２の計算機11,12間の転送処理113,114により第２
の計算機12にデータが移される。その後、第１の計算機
11に第１の同期信号発生回路18から次の同期信号16bが
入る前に、第２の同期信号発生回路19からの同期信号17
aが第２の計算機12に入り、処理111が行われる。このと
き、第２の同期信号発生回路19の同期信号17（17a,17b
…）の発生のタイミングを、第１の計算機11の処理112
及び計算機間の転送処理113及び114に要する時間を考慮
して設定している。このように、第１及び第２の計算機
11及び12の処理を連続して行え、両方を通じて１回の処
理に要する時間（t2）を短くすることができる。

第３図、第４図は第２の実施例を説明するブロック図及
びタイミングチャートであり、計算機が３台の例を示
す。第１図のものに、第２の計算機12の処理結果のデー
タを用いる第３の計算機131を増設し、そのための第３
の同期信号発生回路132を備える。そして、第２の計算
機12の処理111が終了後、第２、第３の計算機間の転送
処理133,134により第３の計算機131にデータが移され
る。その後、前述と同様に第３の同期信号発生回路132
の同期信号135（135a）が入り、処理136が行われる。

なお、第３の計算機131は第２計算機12の処理結果のデ
ータを用いて処理したが、前段の計算機であればよく第
１の計算機11の処理結果のデータでもよい。また、第３
の計算機131を第１の計算機11に対して前段とみなし
て、処理を循環させてもよい。

［発明の効果］ 以上詳細に説明したように、この発明によれば複数の計
算機でデータを受け渡しながら行う分担処理において、
各々の処理を順々に行うよう時間的にずらしているの
で、第１の計算機の同期信号の周期内で次段以降の計算
機の処理を終了させることができ、全体の処理を最短時
間で行うことができる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例のブロック図、第２図
は第１の実施例のタイミングチャート、第３図は第２の
実施例のブロック図、第４図は第２の実施例のタイミン
グチャート、第５図は従来の同期方式を説明するブロッ
ク図、第６図は第５図を説明するタイミングチャートで
ある。 11……第１の計算機、12……第２の計算機、131……第
３の計算機、13……制御回路部、14……クロック回路、
18……第１の同期信号発生回路、19……第２の同期信号
発生回路、16,17,135……同期信号、111,112,136……処
理。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の同期信号により処理を開始する第１
   の計算機と、前記第１の計算機の処理結果のデータを受
   けて前記第１の同期信号と同じ周期の第２の同期信号に
   より処理を開始する第２の計算機とを少なくとも有し、
   複数の計算機でデータを受け渡しながら処理を行う計算
   機間の処理の同期方式において、 同期信号発生回路を各計算機毎に個別に設け、第１の計
   算機の同期信号の周期内で次段以降の各計算機の各同期
   信号を順次発生させ、後段の同期信号を前段の同期信号
   発生からその前段の計算機の処理に要する時間よりも長
   くずらして発生させることを特徴とする計算機間の処理
   の同期方式。