JPH0773139A - バッファデータ転送装置 - Google Patents
バッファデータ転送装置Info
- Publication number
- JPH0773139A JPH0773139A JP21716493A JP21716493A JPH0773139A JP H0773139 A JPH0773139 A JP H0773139A JP 21716493 A JP21716493 A JP 21716493A JP 21716493 A JP21716493 A JP 21716493A JP H0773139 A JPH0773139 A JP H0773139A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- output
- signal
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】同期式バッファデータ転送装置の連続転送のサ
イクル時間を短縮する。 【構成】バッファ３の出力データを保持するデータ保持
回路１３と、外部回路２からのデータ出力要求信号を受
け基準クロック信号に同期した１クロック周期のデータ
出力応答信号を返送する応答信号作成回路１１と、デー
タ出力要求信号を受け基準クロック信号に同期してマイ
クロコンピュータ４からのバッファ制御情報に基づいて
データの読み出しをバッファ３に指示し、一定時間の経
過後にデータ保持回路１３にバッファ３の出力データを
取り込み外部回路２に転送する指示を出すバッファコン
トロール回路１２とから成る。外部回路２は要求信号を
出力すると１クロック後に応答信号を受信し、１クロッ
ク後に要求信号を止めると同時に応答信号も止まるの
で、３クロック後には次の要求信号を送信できる。出力
データは次のデータが格納されるまでデータ保持回路１
３に保持され継続する。
イクル時間を短縮する。 【構成】バッファ３の出力データを保持するデータ保持
回路１３と、外部回路２からのデータ出力要求信号を受
け基準クロック信号に同期した１クロック周期のデータ
出力応答信号を返送する応答信号作成回路１１と、デー
タ出力要求信号を受け基準クロック信号に同期してマイ
クロコンピュータ４からのバッファ制御情報に基づいて
データの読み出しをバッファ３に指示し、一定時間の経
過後にデータ保持回路１３にバッファ３の出力データを
取り込み外部回路２に転送する指示を出すバッファコン
トロール回路１２とから成る。外部回路２は要求信号を
出力すると１クロック後に応答信号を受信し、１クロッ
ク後に要求信号を止めると同時に応答信号も止まるの
で、３クロック後には次の要求信号を送信できる。出力
データは次のデータが格納されるまでデータ保持回路１
３に保持され継続する。
Description
【０００１】
【産業上の利用分野】本発明はバッファデータ転送装置
に関し、特に情報処理システムにおいて基準クロック信
号に同期してバッファデータを要求元に転送するバッフ
ァデータ転送装置に関する。
に関し、特に情報処理システムにおいて基準クロック信
号に同期してバッファデータを要求元に転送するバッフ
ァデータ転送装置に関する。
【０００２】
【従来の技術】基準クロック信号に同期して要求元から
送られてくるデータ出力要求信号に対して、データ出力
応答信号を返送しながら一つずつバッファデータを要求
元に転送する同期式データ転送方式を用いた従来のバッ
ファデータ転送装置では、外部回路からデータ出力要求
信号を受け取ると、バッファからデータを読み出してバ
スに出力した後、基準クロック信号に同期させてデータ
出力応答信号を送出している。外部回路はこのデータ出
力応答信号を受け取ると、基準クロック信号に同期して
バスのデータを取り込み、同時にデータ出力要求信号の
出力を止める。続いて、バッファデータ転送装置は、外
部回路からのデータ出力要求信号が止まったことを確認
すると、基準クロック信号に同期させてデータ出力応答
信号を止める。外部回路はデータ出力応答信号が止まっ
たことを確認し、基準クロック信号に同期させて次のデ
ータ出力要求信号を出力し、以下同様な処理が繰り返さ
れることによりデータ転送が行われる。
送られてくるデータ出力要求信号に対して、データ出力
応答信号を返送しながら一つずつバッファデータを要求
元に転送する同期式データ転送方式を用いた従来のバッ
ファデータ転送装置では、外部回路からデータ出力要求
信号を受け取ると、バッファからデータを読み出してバ
スに出力した後、基準クロック信号に同期させてデータ
出力応答信号を送出している。外部回路はこのデータ出
力応答信号を受け取ると、基準クロック信号に同期して
バスのデータを取り込み、同時にデータ出力要求信号の
出力を止める。続いて、バッファデータ転送装置は、外
部回路からのデータ出力要求信号が止まったことを確認
すると、基準クロック信号に同期させてデータ出力応答
信号を止める。外部回路はデータ出力応答信号が止まっ
たことを確認し、基準クロック信号に同期させて次のデ
ータ出力要求信号を出力し、以下同様な処理が繰り返さ
れることによりデータ転送が行われる。
【０００３】
【発明が解決しようとする課題】上述した従来のバッフ
ァデータ転送装置では、外部回路からのデータ出力要求
信号を受け取ると、まずバッファからデータを読み出し
て出力し、その後でデータ出力応答信号を返送するが、
これらの処理をすべてデータ出力要求信号を確認しなが
ら行っており、図３に示すタイムチャートのような動作
となっている。すなわち、データ出力要求信号を受信し
て１クロック周期（ｔ３）後にバッファコントロール信
号によりデータ読み出しを開始し、ｔ１時間経過してバ
ッファデータが出力された後、ｔ２時間後に基準クロッ
ク信号に同期してデータ出力応答信号が返送される。要
求元の外部回路ではこのデータ出力応答信号を確認して
からデータ出力要求信号を止め、データ出力要求信号が
止まったことを確認すると、バッファデータ転送装置は
基準クロック信号に同期してデータ出力応答信号を停止
すると共に、バッファコントロール信号を止めてバッフ
ァデータの出力を停止している。このため、最初のデー
タ転送動作（で示す）を終了し次のデータ転送動作
（で示す）を開始するまでのサイクル時間Ｔが長くな
り、転送速度が遅くなるという欠点があった。
ァデータ転送装置では、外部回路からのデータ出力要求
信号を受け取ると、まずバッファからデータを読み出し
て出力し、その後でデータ出力応答信号を返送するが、
これらの処理をすべてデータ出力要求信号を確認しなが
ら行っており、図３に示すタイムチャートのような動作
となっている。すなわち、データ出力要求信号を受信し
て１クロック周期（ｔ３）後にバッファコントロール信
号によりデータ読み出しを開始し、ｔ１時間経過してバ
ッファデータが出力された後、ｔ２時間後に基準クロッ
ク信号に同期してデータ出力応答信号が返送される。要
求元の外部回路ではこのデータ出力応答信号を確認して
からデータ出力要求信号を止め、データ出力要求信号が
止まったことを確認すると、バッファデータ転送装置は
基準クロック信号に同期してデータ出力応答信号を停止
すると共に、バッファコントロール信号を止めてバッフ
ァデータの出力を停止している。このため、最初のデー
タ転送動作（で示す）を終了し次のデータ転送動作
（で示す）を開始するまでのサイクル時間Ｔが長くな
り、転送速度が遅くなるという欠点があった。
【０００４】本発明の目的は、上述の欠点を除去し、一
つのデータの転送を短時間で行えるバッファデータ転送
装置を提供することにある。
つのデータの転送を短時間で行えるバッファデータ転送
装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明のバッファデータ
転送装置は、基準クロック信号に同期して送られてくる
データ出力要求信号に対してデータ出力応答信号を返送
すると共にバッファのデータを転送する同期式データ転
送方式を用いたバッファデータ転送装置において、前記
バッファから出力されたデータを一時的に保持するデー
タ保持手段と、前記データ出力要求信号を受け取ると前
記基準クロック信号に同期して１クロック周期のデータ
出力応答信号を返送する応答信号作成手段と、前記デー
タ出力要求信号を受け取ると前記基準クロック信号に同
期してマイクロコンピュータ等からのバッファ制御情報
に基づいて前記バッファに必要なデータの読み出しを指
示し一定時間の経過後に前記データ保持手段に前記バッ
ファの出力データを前記基準クロック信号に同期して取
り込み転送バスに出力することを指示するバッファコン
トロール手段とを備えて構成されている。
転送装置は、基準クロック信号に同期して送られてくる
データ出力要求信号に対してデータ出力応答信号を返送
すると共にバッファのデータを転送する同期式データ転
送方式を用いたバッファデータ転送装置において、前記
バッファから出力されたデータを一時的に保持するデー
タ保持手段と、前記データ出力要求信号を受け取ると前
記基準クロック信号に同期して１クロック周期のデータ
出力応答信号を返送する応答信号作成手段と、前記デー
タ出力要求信号を受け取ると前記基準クロック信号に同
期してマイクロコンピュータ等からのバッファ制御情報
に基づいて前記バッファに必要なデータの読み出しを指
示し一定時間の経過後に前記データ保持手段に前記バッ
ファの出力データを前記基準クロック信号に同期して取
り込み転送バスに出力することを指示するバッファコン
トロール手段とを備えて構成されている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。
ック図である。
【０００８】図１に示すように、本実施例のバッファデ
ータ転送装置１は、バッファ３から出力されたデータを
一時的に保持するデータ保持回路１３と、外部回路２か
らのデータ出力要求信号を受け取ると基準クロック信号
に同期した１クロック周期のデータ出力応答信号を返送
する応答信号作成回路１１と、データ出力要求信号を受
け取ると基準クロック信号に同期してマイクロコンピュ
ータ４からのバッファ制御情報に基づきバッファ３から
必要なデータを読み出し、一定時間の経過後にデータ保
持回路１３からデータを外部回路２に転送させるバッフ
ァコントロール回路１２とを備えて構成されている。
ータ転送装置１は、バッファ３から出力されたデータを
一時的に保持するデータ保持回路１３と、外部回路２か
らのデータ出力要求信号を受け取ると基準クロック信号
に同期した１クロック周期のデータ出力応答信号を返送
する応答信号作成回路１１と、データ出力要求信号を受
け取ると基準クロック信号に同期してマイクロコンピュ
ータ４からのバッファ制御情報に基づきバッファ３から
必要なデータを読み出し、一定時間の経過後にデータ保
持回路１３からデータを外部回路２に転送させるバッフ
ァコントロール回路１２とを備えて構成されている。
【０００９】なお、バッファデータ転送装置１には、外
部回路２から基準クロック信号２０とデータ出力要求信
号２１とが入力され、マイクロコンピュータ４からは転
送すべきデータのアドレスを含むバッファ制御情報４０
が入力され、バッファデータ転送装置１から外部回路２
に対し、応答信号作成回路１１で作成されたデータ出力
応答信号２２と、データ保持回路１３からの出力データ
２３とが出力される。バッファコントロール回路１２で
作成されたバッファコントロール信号３０によりバッフ
ァ３から読み出されたバッファデータ３１は、バッファ
読み出し処理信号３２により基準クロック信号２０に同
期してデータ保持回路１３に保持され、出力データ２３
として転送バスに出力される。
部回路２から基準クロック信号２０とデータ出力要求信
号２１とが入力され、マイクロコンピュータ４からは転
送すべきデータのアドレスを含むバッファ制御情報４０
が入力され、バッファデータ転送装置１から外部回路２
に対し、応答信号作成回路１１で作成されたデータ出力
応答信号２２と、データ保持回路１３からの出力データ
２３とが出力される。バッファコントロール回路１２で
作成されたバッファコントロール信号３０によりバッフ
ァ３から読み出されたバッファデータ３１は、バッファ
読み出し処理信号３２により基準クロック信号２０に同
期してデータ保持回路１３に保持され、出力データ２３
として転送バスに出力される。
【００１０】以上のように構成されたバッファデータ転
送装置１の動作を、図２に示すタイムチャートを参照し
ながら説明する。
送装置１の動作を、図２に示すタイムチャートを参照し
ながら説明する。
【００１１】バッファデータ転送装置１に対し外部回路
２からデータ出力要求信号２１（参照）が入力される
と、応答信号作成回路１１は、１クロック周期（ｔ３）
後に基準クロック信号２０に同期させてデータ出力応答
信号２２を１クロック周期間だけ外部回路２に返送し、
１クロック周期後には出力を止める。外部回路２は、バ
ッファデータ転送装置１からデータ出力応答信号２２を
受け取ると基準クロック信号２０に同期させてデータ出
力要求信号２１（参照）の出力を止める。これで、デ
ータ出力要求信号２１及びデータ出力応答信号２２が共
に停止し、１クロック周期後には次のデータ出力要求信
号２１（参照）をバッファデータ転送装置１に対して
出力することが可能となる。
２からデータ出力要求信号２１（参照）が入力される
と、応答信号作成回路１１は、１クロック周期（ｔ３）
後に基準クロック信号２０に同期させてデータ出力応答
信号２２を１クロック周期間だけ外部回路２に返送し、
１クロック周期後には出力を止める。外部回路２は、バ
ッファデータ転送装置１からデータ出力応答信号２２を
受け取ると基準クロック信号２０に同期させてデータ出
力要求信号２１（参照）の出力を止める。これで、デ
ータ出力要求信号２１及びデータ出力応答信号２２が共
に停止し、１クロック周期後には次のデータ出力要求信
号２１（参照）をバッファデータ転送装置１に対して
出力することが可能となる。
【００１２】バッファコントロール回路１２は、外部回
路２からデータ出力要求信号２１が入力されると、同時
にマイクロコンピュータ４から入力されるバッファ制御
情報４０を基に、基準クロック信号２０に同期させてバ
ッファコントロール信号３０を作成してバッファ３に出
力する。バッファ３はバッファコントロール信号３０を
受け取ると、対応するバッファデータ３１を読み出し、
バッファデータ転送装置１に出力する。
路２からデータ出力要求信号２１が入力されると、同時
にマイクロコンピュータ４から入力されるバッファ制御
情報４０を基に、基準クロック信号２０に同期させてバ
ッファコントロール信号３０を作成してバッファ３に出
力する。バッファ３はバッファコントロール信号３０を
受け取ると、対応するバッファデータ３１を読み出し、
バッファデータ転送装置１に出力する。
【００１３】バッファコントロール回路１２は、バッフ
ァコントロール信号３０をバッファ３に出力した後、バ
ッファ３からバッファデータ３１が出力される時間を置
いてバッファ読み出し処理信号３２をデータ保持回路１
３に出力する。データ保持回路１３は、このバッファ読
み出し処理信号３２により基準クロック信号２０に同期
してバッファデータ３１を取り込んで保持し、出力デー
タ２３として外部回路２に出力する。図２では、バッフ
ァ３がバッファコントロール信号３０を受けてからバッ
ファデータ３１を出力するまでの動作時間ｔ１は、図３
の場合と同じで１クロック周期を超えるものとして示し
てある。データ保持回路１３は次のバッファ読み出し処
理信号３２を受けるまで取り込んだデータを保持するの
で、出力データ２３もその間継続する。
ァコントロール信号３０をバッファ３に出力した後、バ
ッファ３からバッファデータ３１が出力される時間を置
いてバッファ読み出し処理信号３２をデータ保持回路１
３に出力する。データ保持回路１３は、このバッファ読
み出し処理信号３２により基準クロック信号２０に同期
してバッファデータ３１を取り込んで保持し、出力デー
タ２３として外部回路２に出力する。図２では、バッフ
ァ３がバッファコントロール信号３０を受けてからバッ
ファデータ３１を出力するまでの動作時間ｔ１は、図３
の場合と同じで１クロック周期を超えるものとして示し
てある。データ保持回路１３は次のバッファ読み出し処
理信号３２を受けるまで取り込んだデータを保持するの
で、出力データ２３もその間継続する。
【００１４】いま、出力データ２３が出力されている時
間をｔｏｕｔで表し、バッファコントロール信号３０に
よってバッファデータ３１が出力されるまでの時間をｔ
１、バッファデータ３１が出力されてから出力データ２
３が出力されるまでの時間をｔ２とすると、外部回路２
は、バッファデータ転送装置１からデータ出力応答信号
２２を受け取った後、一定時間（ｔ１＋ｔ２）が経過し
てからｔｏｕｔの時間内に出力データ２３を読み取れば
よいことになる。この時点では、バッファデータ転送装
置１に対して既に次のデータ出力要求信号２１（参
照）が出力されている。図２の場合は、出力データ２３
が出力されるタイミングは次のデータ出力要求信号２１
（参照）が出力されるタイミッグと一致しているが、
バッファ３のデータ読み出し時間ｔ１が１クロック周期
より短い場合には、出力データ２３は１クロック周期前
に出力される。
間をｔｏｕｔで表し、バッファコントロール信号３０に
よってバッファデータ３１が出力されるまでの時間をｔ
１、バッファデータ３１が出力されてから出力データ２
３が出力されるまでの時間をｔ２とすると、外部回路２
は、バッファデータ転送装置１からデータ出力応答信号
２２を受け取った後、一定時間（ｔ１＋ｔ２）が経過し
てからｔｏｕｔの時間内に出力データ２３を読み取れば
よいことになる。この時点では、バッファデータ転送装
置１に対して既に次のデータ出力要求信号２１（参
照）が出力されている。図２の場合は、出力データ２３
が出力されるタイミングは次のデータ出力要求信号２１
（参照）が出力されるタイミッグと一致しているが、
バッファ３のデータ読み出し時間ｔ１が１クロック周期
より短い場合には、出力データ２３は１クロック周期前
に出力される。
【００１５】以上の処理を繰り返すことにより、連続し
たデータ転送に必要なサイクル時間は３クロック周期と
なり高速なデータ転送が可能となる。なお、出力データ
２３が出力されてからデータを取り込むまでの時間（外
部回路２の動作のため図示してない）をｔ４（０＜ｔ４
＜ｔｏｕｔ）、サイクル時間をｔｃ、転送データ数をｎ
（ｎ＝１，２，３……）とすると、ｎ個のデータを転送
するために必要な時間Ｔｎは、Ｔｎ＝（ｎ−１）ｔｃ＋
（ｔ１＋ｔ２＋ｔ３＋ｔ４）となる。
たデータ転送に必要なサイクル時間は３クロック周期と
なり高速なデータ転送が可能となる。なお、出力データ
２３が出力されてからデータを取り込むまでの時間（外
部回路２の動作のため図示してない）をｔ４（０＜ｔ４
＜ｔｏｕｔ）、サイクル時間をｔｃ、転送データ数をｎ
（ｎ＝１，２，３……）とすると、ｎ個のデータを転送
するために必要な時間Ｔｎは、Ｔｎ＝（ｎ−１）ｔｃ＋
（ｔ１＋ｔ２＋ｔ３＋ｔ４）となる。
【００１６】
【発明の効果】以上説明したように、本発明のバッファ
データ転送装置は、データ保持回路を備え、データ出力
要求信号を受け取ると直ちにバッファからデータを読み
出し、同時にデータ出力応答信号を１クロック周期だけ
返送するため、データ転送に必要なサイクル時間を短く
しデータ転送速度を向上できる効果がある。
データ転送装置は、データ保持回路を備え、データ出力
要求信号を受け取ると直ちにバッファからデータを読み
出し、同時にデータ出力応答信号を１クロック周期だけ
返送するため、データ転送に必要なサイクル時間を短く
しデータ転送速度を向上できる効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本実施例の動作を示すタイムチャートである。
【図３】従来のバッファデータ転送装置の動作を示すタ
イムチャートである。
イムチャートである。
１ バッファデータ転送装置 ２ 外部回路 ３ バッファ ４ マイクロコンピュータ １１ 応答信号作成回路 １２ バッファコントロール回路 １３ データ保持回路 ２０ 基準クロック信号 ２１ データ出力要求信号 ２２ データ出力応答信号 ２３ 出力データ ３０ バッファコントロール信号 ３１ バッファデータ ３２ バッファ読み出し処理信号 ４０ バッファ制御情報
Claims (1)
- 【請求項１】 基準クロック信号に同期して送られてく
るデータ出力要求信号に対してデータ出力応答信号を返
送すると共にバッファのデータを転送する同期式データ
転送方式を用いたバッファデータ転送装置において、前
記バッファから出力されたデータを一時的に保持するデ
ータ保持手段と、前記データ出力要求信号を受け取ると
前記基準クロック信号に同期して１クロック周期のデー
タ出力応答信号を返送する応答信号作成手段と、前記デ
ータ出力要求信号を受け取ると前記基準クロック信号に
同期してマイクロコンピュータ等からのバッファ制御情
報に基づいて前記バッファに必要なデータの読み出しを
指示し一定時間の経過後に前記データ保持手段に前記バ
ッファの出力データを前記基準クロック信号に同期して
取り込み転送バスに出力することを指示するバッファコ
ントロール手段とを備えたことを特徴とするバッファデ
ータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21716493A JPH0773139A (ja) | 1993-09-01 | 1993-09-01 | バッファデータ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21716493A JPH0773139A (ja) | 1993-09-01 | 1993-09-01 | バッファデータ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0773139A true JPH0773139A (ja) | 1995-03-17 |
Family
ID=16699865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21716493A Withdrawn JPH0773139A (ja) | 1993-09-01 | 1993-09-01 | バッファデータ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773139A (ja) |
-
1993
- 1993-09-01 JP JP21716493A patent/JPH0773139A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| JP2002236480A (ja) | 画面上の画像フレームを更新する方法及び表示システム | |
| JPH11167515A (ja) | データ伝送装置及びデータ伝送方法 | |
| JPH0773139A (ja) | バッファデータ転送装置 | |
| JPH03177953A (ja) | データ転送方式 | |
| JP2000155701A (ja) | デバッグ回路 | |
| JPH0628002A (ja) | プログラマブルコントローラの並列運転における同期方法 | |
| JPH07117938B2 (ja) | 計算機間の処理の同期方式 | |
| JPH0430616B2 (ja) | ||
| JPS59157734A (ja) | デ−タ転送方式 | |
| JPS61120257A (ja) | デ−タ転送装置 | |
| JPH0528106A (ja) | データ転送方式 | |
| JPH02135934A (ja) | 並列データ伝送の同期信号インターフェース方式 | |
| JPH0410045A (ja) | マイクロプロセッサ | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| KR920007992Y1 (ko) | 준비신호 중계회로 | |
| JPH05219140A (ja) | データ入出力方式 | |
| JP3404932B2 (ja) | 電子回路の検査装置 | |
| JPH08106430A (ja) | データ転送方法 | |
| JPS5850380B2 (ja) | 制御システムの試験装置 | |
| JPH08272738A (ja) | マイクロプロセッサシステムにおけるリカバリータイム補償方式 | |
| JP2001005742A (ja) | データ転送方式 | |
| JPH0659884A (ja) | ディジタル信号処理装置 | |
| JPH0756645B2 (ja) | データ処理装置 | |
| JPS6247787A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |