JPS59157734A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS59157734A JPS59157734A JP2927983A JP2927983A JPS59157734A JP S59157734 A JPS59157734 A JP S59157734A JP 2927983 A JP2927983 A JP 2927983A JP 2927983 A JP2927983 A JP 2927983A JP S59157734 A JPS59157734 A JP S59157734A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data transfer
- section
- cpu
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置でのデータ転送方式、特に磁気デ
ィスク等の高速でデータ転送を行なう必要のあるデータ
転送方式に関する。
ィスク等の高速でデータ転送を行なう必要のあるデータ
転送方式に関する。
従来技術
従来、データ転送レートの低い入出力装置と中央処理装
置（以下ＣＰＵという）との間のデータ転送は、ＣＰＵ
の処理の空時間を使っである単位毎の転送を行なう方法
（サイクルスチールモード）か、入出力装置にバッファ
メモリを設け、ＣＰＵを介して主メモリとの間で、ブロ
ンク単位でデータの転送を行なうブロック転送方式がと
られていた。
置（以下ＣＰＵという）との間のデータ転送は、ＣＰＵ
の処理の空時間を使っである単位毎の転送を行なう方法
（サイクルスチールモード）か、入出力装置にバッファ
メモリを設け、ＣＰＵを介して主メモリとの間で、ブロ
ンク単位でデータの転送を行なうブロック転送方式がと
られていた。
また、データ転送レートの高い入出力装置と主メモリ間
のデータ転送は、主にＤＭＡ （ダイレクトメモリアク
セス）方式がとられている。このＤＭＡ方式として入出
力側にバッファメモリを設け、パスライン及び主メモリ
の空時間を利用してバッファと主メモリ間でＤＭＡｅ行
なう方法と。
のデータ転送は、主にＤＭＡ （ダイレクトメモリアク
セス）方式がとられている。このＤＭＡ方式として入出
力側にバッファメモリを設け、パスライン及び主メモリ
の空時間を利用してバッファと主メモリ間でＤＭＡｅ行
なう方法と。
あらかじめ決められたパスライン専有時間を利用してバ
ッファと主メモリ間でＤＭＡを行なう方法があった。ま
た、データ転送の開始より終了まで入出力装置が主メモ
リ及びバズラインを専有してＤＭＡを行ない、入出力装
置側のバッファメモリ及びＤＭＡ制御部等の簡略化を計
ったものもあった。
ッファと主メモリ間でＤＭＡを行なう方法があった。ま
た、データ転送の開始より終了まで入出力装置が主メモ
リ及びバズラインを専有してＤＭＡを行ない、入出力装
置側のバッファメモリ及びＤＭＡ制御部等の簡略化を計
ったものもあった。
しかし短時間ではあっても主メモリ及びパスラインを専
有する必要のある方式では、システム全体の処理速度が
低下すると共に、実行中の処理の中断を招き、ＣＰＵが
複数の入出力装置を制御することが難かしい。
有する必要のある方式では、システム全体の処理速度が
低下すると共に、実行中の処理の中断を招き、ＣＰＵが
複数の入出力装置を制御することが難かしい。
またパスライン及び主メモリの空時間を利用してＤＭＡ
を行なう方法では、ＣＰＵでの主メモリの使用と入出力
装置よりのＤＭＡでの主メモリの使用の衝突が発生した
場合に、先にメモリ使用要求のあった装置がメモリを使
用し、後から要求のあった装置は先の装置のメモリアク
セスの後にメモリアクセスを行なうため全体の処理速度
は待ち時間分づつ低下する。
を行なう方法では、ＣＰＵでの主メモリの使用と入出力
装置よりのＤＭＡでの主メモリの使用の衝突が発生した
場合に、先にメモリ使用要求のあった装置がメモリを使
用し、後から要求のあった装置は先の装置のメモリアク
セスの後にメモリアクセスを行なうため全体の処理速度
は待ち時間分づつ低下する。
また常時ＣＰＵより入出力装置にクロックパルスを供給
し、同一のクロックパルスで動作する同期式でに、パス
ライン専有時間を調整する必要は本来ないが１両者が一
定のタイミングで動作するため同程度の速度で動作でき
る装置でないと効率が悪く、任意の処理速度の装置を接
続する可能性のある中規模以上のシステムには不向きで
めった。
し、同一のクロックパルスで動作する同期式でに、パス
ライン専有時間を調整する必要は本来ないが１両者が一
定のタイミングで動作するため同程度の速度で動作でき
る装置でないと効率が悪く、任意の処理速度の装置を接
続する可能性のある中規模以上のシステムには不向きで
めった。
目的
本発明は上述の点に鑑みなされたもので非同期系の入出
力機器を含む電子機器のデータ転送の効率化を計るため
、特にディスク装置等の高速外部記憶装置と主メモリ間
のＤＭＡ転送時に前記高速外部記憶装置のクロックパル
スにより主メモリを同期させ、ＤＭＡ実行時にメモリア
クセスの衝突のない、すなわちデッドサイクルの発生の
ない。
力機器を含む電子機器のデータ転送の効率化を計るため
、特にディスク装置等の高速外部記憶装置と主メモリ間
のＤＭＡ転送時に前記高速外部記憶装置のクロックパル
スにより主メモリを同期させ、ＤＭＡ実行時にメモリア
クセスの衝突のない、すなわちデッドサイクルの発生の
ない。
かつ外部記憶装置側にＤＭＡのためのバックアメモリを
必要としないデータ転送方式を提案することを目的とす
る。
必要としないデータ転送方式を提案することを目的とす
る。
実施例
本発明の一実施例をタイミングチャート及びブロック図
を用いて説明する。
を用いて説明する。
第１図はＣＰＵ基本タイミングで第３図は実施例のブロ
ック図である。第１図に示す如くｌサイクルがバス１サ
イクルを表わす。ａＩ””ａ２”ａｓ ”ａ４の如く、
ｌバスサイクルは全て等しく、バス７の制御タイミング
ｈ−ＣＰ Ｕの基本クロック発生回路１よりのクロック
ＭＣＰ８により制御される。第２図はディスク装置から
の転送要求が発生した場合のタイミングチャートでおり
、ａｎ、ａｎ＋１はＣＰＵの基本クロンク発生＠路１の
クロックＭＣＰ８で動作しており、ここでディスク装置
の制御部５にて転送要求”Ｔｌ”が発生すると、ＣＰＵ
を動作させる基本クロック１１を制御部５よりのクロッ
ク９に切り換えるべくクロツク切換信号１０’！ｉ＝ク
ロツク選択回路２に出力し、ＣＰＵを動作させる基本ク
ロック１１をディスクの制御部５よりのクロック９に切
り換える。そして、ｌバスサイクルのたとえは前半はＣ
ＰＵ３の内部処理時間であれば。
ック図である。第１図に示す如くｌサイクルがバス１サ
イクルを表わす。ａＩ””ａ２”ａｓ ”ａ４の如く、
ｌバスサイクルは全て等しく、バス７の制御タイミング
ｈ−ＣＰ Ｕの基本クロック発生回路１よりのクロック
ＭＣＰ８により制御される。第２図はディスク装置から
の転送要求が発生した場合のタイミングチャートでおり
、ａｎ、ａｎ＋１はＣＰＵの基本クロンク発生＠路１の
クロックＭＣＰ８で動作しており、ここでディスク装置
の制御部５にて転送要求”Ｔｌ”が発生すると、ＣＰＵ
を動作させる基本クロック１１を制御部５よりのクロッ
ク９に切り換えるべくクロツク切換信号１０’！ｉ＝ク
ロツク選択回路２に出力し、ＣＰＵを動作させる基本ク
ロック１１をディスクの制御部５よりのクロック９に切
り換える。そして、ｌバスサイクルのたとえは前半はＣ
ＰＵ３の内部処理時間であれば。
前半をディスク装置のデータ転送のためのＤＭＡによる
メモリ及びバス専有可能時間、後半をＣＰＵ３の専有時
間とすることにより、ＣＰＵ３及びディスク装置の制御
部５の双方に待ち時間の発生がなく、効率のよいＤＭＡ
転送が行なえる。例えばディスクの転送レートが１メガ
バイト／秒の場合には、１回のデータ転送が１バイト毎
であればｌμｓに１回、２バイト毎でｂれば２μｓ毎に
ＤＭＡが実行出来ればよい。ここでバスサイクルを主記
憶装置６のサイクルタイムの２倍の周期以上でＤＭＡ要
求サイクル以下とする様に制御部５より出力クロック９
を送出すれば、パスライン全ディスクとＣＰＵで共用し
て使用出来る。たとえばバスサイクルを１μ秒とすれば
よい。これによりＣＰＵのバス使用とディスク制御部５
のＤＭＡによりバス使用とが衝突することが無くなる。
メモリ及びバス専有可能時間、後半をＣＰＵ３の専有時
間とすることにより、ＣＰＵ３及びディスク装置の制御
部５の双方に待ち時間の発生がなく、効率のよいＤＭＡ
転送が行なえる。例えばディスクの転送レートが１メガ
バイト／秒の場合には、１回のデータ転送が１バイト毎
であればｌμｓに１回、２バイト毎でｂれば２μｓ毎に
ＤＭＡが実行出来ればよい。ここでバスサイクルを主記
憶装置６のサイクルタイムの２倍の周期以上でＤＭＡ要
求サイクル以下とする様に制御部５より出力クロック９
を送出すれば、パスライン全ディスクとＣＰＵで共用し
て使用出来る。たとえばバスサイクルを１μ秒とすれば
よい。これによりＣＰＵのバス使用とディスク制御部５
のＤＭＡによりバス使用とが衝突することが無くなる。
″！、ＩＣディスク制御部５にＣＰＵの基本クロック１
１との間のタイミングの違いによる同期制御が不用とな
る。なお第３図の４ｔｒｉｉ気テイスクユニツトである
。
１との間のタイミングの違いによる同期制御が不用とな
る。なお第３図の４ｔｒｉｉ気テイスクユニツトである
。
効果
以上説明した様に本発明によれば、簡単なりロックの制
御回路のみで、複雑な同期回路の必要がなく、また外部
記憶装置にＦＩＦＯバッファや、転送バッファも必要と
せず、必要時のみクロックの同期をとるだけで効率のよ
いデータ転送方式が実現する。
御回路のみで、複雑な同期回路の必要がなく、また外部
記憶装置にＦＩＦＯバッファや、転送バッファも必要と
せず、必要時のみクロックの同期をとるだけで効率のよ
いデータ転送方式が実現する。
第１図はバスサイクル及びＣＰＵ専有タイミングを示す
タイミングチャート。 第２図はディスク装置よｐＤＭＡ転送要求のある場合の
バスサイクルタイミングチャート。 第３図は実施例のシステム構成図でｂる。 図においてｌは基本クロック発生回路、２はクロック選
択回路、３は中央処理装置（ＣＰＵ）。 ４は磁気ディスクユニット、５仁磁気ディスク制御部、
６は主記憶装置ｓ ７はパスラインである。
タイミングチャート。 第２図はディスク装置よｐＤＭＡ転送要求のある場合の
バスサイクルタイミングチャート。 第３図は実施例のシステム構成図でｂる。 図においてｌは基本クロック発生回路、２はクロック選
択回路、３は中央処理装置（ＣＰＵ）。 ４は磁気ディスクユニット、５仁磁気ディスク制御部、
６は主記憶装置ｓ ７はパスラインである。
Claims (1)
- 情報を演算処理する中央処理部と、該中央処理部により
パスラインを介して制御可能な主記憶部と、該主記憶部
に前記パスラインを介してダイレクトメモリアクセスに
よりデータを転送可能なデータ転送部とを備えた情報処
理装置において、前記中央処理部を動作させる第１．の
クロック発生部と、前記データ転送部を動作させる第２
のクロック発生部と、該第２のクロック発生部よりのク
ロックと前記第１のクロック発生部のクロックとを切り
換えて前記中央処理部に出力するクロック切り換え部と
を備え、前記データ転送部のダイレクトメモリアクセス
でのデータ転送時は前記第２のクロック発生部のクロッ
クを前記中央処理部に出力し、データ転送を前記データ
転送部のタイミングで行ない、前記データ転送部のダイ
レクトメモリアクセスでのデータ転送時板外は前記第１
のクロック発生部のクロックを前記中央処理部に出力し
、前記第１のクロック発生部のクロックで前６己中央処
理装置を動作させること特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2927983A JPS59157734A (ja) | 1983-02-25 | 1983-02-25 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2927983A JPS59157734A (ja) | 1983-02-25 | 1983-02-25 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59157734A true JPS59157734A (ja) | 1984-09-07 |
Family
ID=12271825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2927983A Pending JPS59157734A (ja) | 1983-02-25 | 1983-02-25 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59157734A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50116143A (ja) * | 1974-02-26 | 1975-09-11 | ||
| JPS5730019A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Information processing device |
-
1983
- 1983-02-25 JP JP2927983A patent/JPS59157734A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50116143A (ja) * | 1974-02-26 | 1975-09-11 | ||
| JPS5730019A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Information processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| JPH0821011B2 (ja) | バス拡張制御方式 | |
| US5513338A (en) | Apparatus for tracing activity on a bus of an in-circuit emulator | |
| JPS6290742A (ja) | 中央処理装置の性能を向上させる方法および装置 | |
| JPS59157734A (ja) | デ−タ転送方式 | |
| JP2756445B2 (ja) | 非同期回路リセット方式 | |
| JP2000155701A (ja) | デバッグ回路 | |
| JPH03177953A (ja) | データ転送方式 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| JP2615504B2 (ja) | マイクロコントローラ | |
| JP2579003B2 (ja) | メモリ間データ転送装置 | |
| JPH02140852A (ja) | Ｄｍａ転送制御装置 | |
| JPS61120257A (ja) | デ−タ転送装置 | |
| JPH11224180A (ja) | インターフェース回路 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JP3450667B2 (ja) | データプロセッサ | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JPH0410045A (ja) | マイクロプロセッサ | |
| JPH0756645B2 (ja) | データ処理装置 | |
| KR19980069502A (ko) | 디엠에이 인터페이스 회로 | |
| JP2004110705A (ja) | データ転送装置 | |
| JPH05216821A (ja) | ワードシリアル出力回路の同期方式 | |
| JPH06266658A (ja) | マルチプロセッサ用バスシステム |