JPS5850380B2 - 制御システムの試験装置 - Google Patents

Description

【発明の詳細な説明】 この発明は制御装置からのデータを被制御装置に与えて
少なくともそのデータを一時的に蓄え、その蓄えたデー
タに基いて被制御装置が制御される制御システムにおい
て、制御装置から被制御装置に対し、データが正しく与
えられているか否かを試験する試験装置に関する。

従来のこの種の試験装置は例えば制御装置である電子計
算機を試験プログラムにより動作させ、その書込サイク
ルによってデータを被試験装置のレジスタに書込み、次
に読出しサイクルとしてその書込まれたレジスタ内のデ
ータを読出し、これが正しく読出されたか否かを試験し
ていた。

このように特に読出しサイクルを必要とし、また特別の
試験プログラムによって転送データがレジスタに正しく
セットされたか否かを試験する必要があった。

従来のこの種の装置においては第１図に示すように計算
機等の制御装置１１からデータバス１２を通じて第２図
Ａに示すように書込みサイクルｔａにデータＤ１が供給
される。

これと共に転送されるべきレジスタに対するアドレスＡ
１が第２図Ｂに示すようにアドレスバス１３に与えられ
る。

アドレスバス１３上のアドレスＡＩは被制御装置１４内
のアドレスセレクタ１５において解読され、その出力が
第２図Ｃに示すように生じている間に制御装置１１の端
子１６より第２図りに示すように書込み指令が与えられ
る。

これとアドレスセレクタ１５の出力との一致がゲート１
１で採られて、第２図Ｅに示すケート１７の出力により
データバス１２上のデータＤ１がレジスタ１８に第２図
Ｆに示すように書込まれる。

そのレジスタ１８に書込まれたデータを読出すに次の読
出しサイクルｔｂにおいて制御装置１１の端子１９から
第２図Ｇに示すように読出し信号が読出し回路２１に与
えられ、その信号の期間ｔｃにレジスタ１８内のデータ
がデータバス１２に供給される。

この時レジスタ１８からのデータを得るためにはアドレ
スバス１３にはアドレスＡ１を与えておき、アドレスセ
レクタ１５の出力は読出し回路２１にも与えられ、レジ
スタ１８の内容が読出されるようにされる。

図に示してないがこのようなレジスタ１８及び読出し回
路２１の組合わせはデータバス１２及びアドレスバス１
３に複数組が接続されており、これ等レジスタに蓄えら
れたデータに基き図に示してない被制御装置内の器機が
動作される。

このような試験システムにおいてその被制御装置１４内
のレジスタ１８にデータを正しく書込むことができるか
否かを試験するには制御装置１１を試験プログラムで動
作させ、そのデータ転送（書込み）サイクルｔａと読出
しサイクルｔｂとを交互に繰返し、レジスタ１８内のデ
ータが正しく書込まれたか否かをその読出しサイ゛クル
において調べていた。

このように従来の試験においては特に試験プログラムに
よって試験を行なう必要があり、かつ転送サイクルｔａ
を実行した後、次に読出しサイクルとしているため、一
つのレジスタ１８を試験するのに二つの装置サイクルを
必要としていた。

又、いちいち試験プログラムによって動作させなければ
ならず、被制御装置１４が通常に動作している状態にお
いてそのレジスタが正しく動作しているかどうかは確認
することはできなかった。

この発明の目的は被試験装置が通常に動作している状態
においてそのレジスタ内に正しくデータが格納されたか
どうかを自動的に常時試験することができ、かつ特に読
出しサイクルを設けることなく、転送サイクル中におい
て試験をも行なうことができる試験装置を提供すること
にある。

この発明によればデータバスに分離回路が挿入され、デ
ータ転送サイクル中においてそのレジスタに対するデー
タ転送が終了した後に上記データバス中の分離回路を制
御してその両側のデータバスを分離状態とし、令書込ん
だレジスタの内容をデータバスに読出し、この時まだ転
送サイクルであるため制御装置からは先のレジスタに与
えたデータが送出されており、分離回路の入出力側、即
ち両側のデータバス上の各データ、つまり制御装置より
のデータ及びレジスタよりのデータを比較回路で比較す
ることによって正しいデータがレジスタに格納されたか
否かが試、験される。

例えば第３図に第１図と対応する部分に同一符号を付け
て示すが、この発明においてはデータバス１２に分離回
路２３が挿入される。

分離回路２３はその入出力側、つまり分離回路２３の制
御装置１１側のデータバス１２ａと被制御装置１４側の
データバス１２ｂとを分離することかできるものであり
、その端子２４から指令によりその分離動作が制御され
る。

端子２４の信号が低レベルの場合は制御装置１１側のデ
ータバス１２ａは被制御装置１４側のデータバス１２ｂ
と接続される。

この例においては分離回路２３はデータ転送時において
は制御装置１１からのデータを被制御装置１４に転送す
るが、端子１９からの読出し信号が分離回路２３に与え
られている場合は、被制御装置１４のデータバス１２ｂ
のデータを制御装置１１側に送出する動作を行なう双方
向噂とした場合であるが、制御装置１１から被制御装置
１４へのみデータを転送するものでもよい。

分離回路２３が分離状態にされている時にその両側のデ
ータバス１２ａ及び１２ｂの各データを比較回路２６で
比較し、その比較結果を制御装置１１に供給することが
できるようにされる。

データ転送サイクル中において、読出し信号を発生させ
ると共に分離回路２３を分離状態とするためのタイミン
グ、その後比較回路２６に対する比較結果が制御装置１
１に対し有効なものであるとするためのタイミングをそ
れぞれ発生するタイミング発生回路２７が設けられる。

つまり書込み信号端子１６からの書込み信号を発生する
と、タイミング発生回路２γより所定時間遅れてその出
力端子２８に読出し信号を発生し、これは分離回路２３
に分離信号として与えられると共にオアゲート２９を通
じて被制御装置１４内の読出し信号線３１に与えられ、
これを通じて読出し回路２１が読出し制御される。

その後タイミング発生回路２７の端子３２からの信号が
比較回路２６に与えられ、その信号の間、その比較出力
は有効なものとして制御回路１１に供給される。

制御回路１１の端子１９からの読出し信号はオアゲート
２９を通じて読出し信号線３１に供給される。

例えば第４図Ａに示すように転送サイクルｔａにおいて
データバス１２にデータＤ１が与えられると共にアドレ
スバス１３にアドレスＡ、が第４図Ｂに示すように与え
られる。

これによりアドレスセレクタ１５によってレジスタ１８
が選択される。

制御装置１１の端子１６から第４図りに示すように書込
み信号が送出され、これに基いてレジスタ１８にデータ
Ｄ１が第４図Ｆに示すように書込まれる。

この書込み信号はタイミング回路２γにも供給されてお
り、その書込み信号より遅れてタイミング回路２７の端
子２８に読出し信号が第４図Ｈに示すように発生する。

この信号により分離回路２３は分離状態となり、その制
御装置１１側のデータバス１２ａと被制御装置１４側の
データバス１２ｂとが分離される。

これと共に読出し信号線３１が高レベルとなって読出し
回路２１よりレジスタ１８の内容が被制御装置１４側の
データバス１２ｂに、第４図にのＤ２として示すように
供給される。

端子２８の読出し信号の期間ｔｃの間においてタイミン
グ回路２１の端子３２に第４図■に示すようなサンプリ
ング信号が発生し、比較回路２６において制御装置１１
より発生しているデータバス１２ａ上のデータＤ１とレ
ジスタ１８から読出されたデータバス１２ｂ上のデータ
Ｄ２とが比較される。

第４図Ｊに示すようにその比較が一致している場合は高
レベルが不一致の場合は低レベルが制御装置１１に供給
される。

このようにこの発明の試験装置によれば転送サイクルｔ
ａの間においてレジスタ１８にセントされたデータが正
しいかどうかが自動的に試験される。

従って制御装置が通常に動作してＣ）る間においても被
制御装置１４の各レジスタが正常に動作しているか否か
が自動的にテストされ、わざわざ試験プログラムによっ
てテストする必要はない。

そのテストは転送サイクル中に行なわれ、読出しサイク
ルを特に設けないため高速度に試験することができる。

尚制御装置１１としてはプログラムより動作するものに
限らず、記憶されているデータを順次読出して被制御装
置に自動的に与える場合でも良く、又転送すべきデータ
が周期的に発生するようなものでなくても良い。

比較回路２６としては端子３２からのタイミングが与え
られた時たけ比較動作するように構成してもよく、或い
は常時比較動作を行なっており、タイミングが与えられ
た時だけ出力を出すように構成しても良い。

【図面の簡単な説明】

第１図は従来の制御システムを示すブロック図、第２図
はその動作の説明に供するためのタイムチャート、第３
図はこの発明による制御システムの試験装置の一例を示
すブロック図、第４図はその動作の説明に供するための
ブロック図である。 １１：被制御装置、１２：データバス、１３ニアドレス
バス、１４：被制御装置、１５ニアドレスセレクタ、１
８：レジスタ、２１：読出し回路、２３：分離回路、２
６：比較回路、２７：タイミング回路。

Claims (1)

【特許請求の範囲】
1. １ 制御装置からデータが被制御装置に与えられ、その
   データが少なくとも一時的に蓄えられ、そのデータに基
   き、その被制御装置が制御される制御システムにおいて
   、上記制御装置及び被制御装置間のデータバスに挿入さ
   れた分離回路と、その分離回路の入出力側のデータを比
   較する比較回路と、上記制御装置からのデータ転送指令
   に基き、そのデータが上記データバスへ与えられている
   間に上記分離回路を分離状態にするタイミングと、上記
   被制御装置に与えられたデータを上記データバスに読出
   すタイミングと、上記比較回路から有効な比較出力を取
   出すタイミングとをそれぞれ発生するタイミング発生回
   路とを具備する制御システムの試験装置。