JPH01231103A - プログラマブル・コントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は数値演算命令を実行する数値演算回路とシーケ
ンス命令を実行するシーケンス演算回路との２台の演算
回路（ＣＰＵ）からなるプログラマブル・コントローラ
に関する。

（実施例） 各種機器を制御するシーケンス制御命令の中には通常の
シーケンス演算処理を行なうシーケンス命令の他に高度
な数値演算を処理する数値演算命令がある。しかしシー
ケンス制御が複雑化するに伴い、この数値演算命令の割
合いが増大する傾向にある。また一方、各機器を制御す
る場合の高速応答性の要求から」１記シーケンス演算に
おいても高速化が要求されている。

従来、このようなシーケンス命令と数値演算命令とを実
行するプログラマブル・コントローラは第４図に示すよ
うに、１台の演算回路（ＣＰＵ）１からなり、この演算
回路１で上記制御命令に含まれるシーケンス命令と数値
演算命令とを実行していた。この各命令の実行タイミン
グは、外部のクロック回路２から供給されるクロック信
号に同期するので、各命令の実行速度はクロック信号の
周波数に対応する。

また、制御命令が複雑化するに伴い、第５図に示すよう
に、シーケンス命令を専用に実行するシーケンス演算回
路（ＣＰＵ）３と数値演算命令を実行する数値演算回路
（ＣＰＵ）４との２台の演算回路を備えたプログラマブ
ル・コントローラが提案されている。このようなプログ
ラマブル・コントローラにおいては、各演算回路３．４
は共通のクロック回路５から出力されるクロック信号に
て駆動される。また、各演算回路３，４は一つのパスラ
イン６を共用しているので、このパスライン６を２台の
演算回路３．４で同時に使用できない。よって、バス制
御回路７を設けて、パスライン６の制御権をいずれか一
方の演算回路３．４へ切換制御している。

具体的には、外部から制御命令の実行が指示されると、
前記クロック回路５のクロック信号に同期してその制御
命令に含まれるシーケンス命令をパスライン５を使用し
て実行する。そして、その過程で数値演算命令を検出す
ると、バス権制御回路７へ切換制御信号を送出する。バ
ス権制御回路７はクロック回路５から出力されるクロッ
ク信号に同期して、シーケンス演算回路３ヘホールド信
号を送出するとともに数値演算口４へ送出しているホー
ルド信号を解除する。しかして、パスライン６の制御権
がシーケンス演算回路３から数値演算回路４へ切換る。

よって、数値演算回路４はその数値演算命令をパスライ
ン６を使用して実行する。数値演算命令に対する数値演
算処理が終了すると、パスライン６の制御権が再び元の
シーケンス演算回路３へ戻る。

しかしながら、第５図のように構成されたプログラマブ
ル・コントローラにおいてもまだ次のような問題がある
。すなわち、シーケンス命令を専用に実行するシーケン
ス演算回路３と数値演算命令を専用に実行する数値演算
回路４とは共通した１個のクロック回路５からのクロッ
ク信号で駆動される。よって、両波算回路３．４はこの
クロック信号の周波数（周期）で定まる同一速度で演算
処理を実行する。

しかし、一般に同一性能の素子を使用した演算回路（Ｃ
ＰＵ）において、一般のシーケンス命令を実行する速度
の方が数値演算命令を実行する速度より速い。従って、
クロック回路５のクロック信号の周波数をシーケンス命
令を実行する場合の速度に対応して設定すると、数値演
算命令に対する実速度が追付かないので、数値演算回路
（ＣＰＵ）４を構成する各素子を高速処理に対応する高
価な素子を使用する必要がある。その結果、製造費が大
幅に上昇する問題がある。

一方、クロック回路５のクロック信号の周波数（周期）
を数値演算命令を実行する場合の速度に対応して設定す
ると、シーケンス命令に対する実行速度が低下する。す
なわち、シーケンス演算回路３の持つ処理速度の機能を
最大限に利用していないことになる。その結果、プログ
ラマブル・コントローラ全体の演算処理速度が低下する
問題がある。

（発明が解決しようとする課題） このように、たとえ第５図に示すように、シーケンス命
令と数値演算命令とを別々の演算回路（ＣＰＵ）で実行
したとしても、その演算処理の速度を規定するクロック
信号を一つのクロック回路から供給しているので、各演
算回路（ＣＰＵ）の持つ速度機能を最大限に利用できな
く、プログラマブル・コントローラ全体の演算処理速度
が低下する問題があった。

本発明は、数値演算命令を実行する数値演算回路とシー
ケンス命令を実行するシーケンス演算回路とをそれぞれ
専用のクロック信号で駆動することによって、たとえ同
一速度機能の素子を使用した演算回路であったとしても
、各演算回路の速度機能を最大限に利用でき、装置全体
の演算処理速度を大幅に上昇できるプログラマブル・コ
ントローラを提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明のプログラマブル・コントローラにおいては、数
値演算命令を実行する数値演算回路と、シーケンス命令
を実行するシーケンス演算回路と、数値演算回路へ第１
のクロック信号を供給する第１のクロック回路と、シー
ケンス演算回路へ前記第１のクロック信号より短い周期
を有する第２のクロック信号を供給する第２のクロック
回路と、少なくとも一方の演算回路からこの演算回路に
入力しているクロック信号に同期して送出されるホール
ド要求信号およびホールド解除信号を受領して、他方の
クロック信号に同期してホールド要求信号およびホール
ド解除を他方の演算回路へ送出する同期制御回路とを備
えたものである。

（作用） このように構成されたプログラマブル・コントローラに
おいては、数値演算回路における数値演算命令は第１の
クロック回路から出力される第１のクロック信号に定ま
る演算処理速度にて実行され、シーケンス演算回路にお
けるシーケンス命令は第２のクロック回路から出力され
る第２のクロック信号にて定まる演算処理速度にて実行
される。そして、第２のクロック信号の周期は第１のク
ロック信号の周期より短いので、シーケンス命令の実行
速度が数値演算速度より速くなり、各演算回路の持つ速
度機能を最大限に利用することになり、全体の演算処理
速度が上昇する。

なお、異なる周期（タイミング）で駆動される演算回路
間におけるパスラインの制御権の移動は同期制御回路で
もって実行される。すなわち、−方のクロック信号に同
期して一方の演算回路から送出されるホールド要求信号
およびホールド解除信号は他方のクロック信号に同期し
て他方の演算回路へ送出される。しかして、パスライン
の制御権が円滑に移動する。

（実施例） 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例のプログラマブル・コントローラの概略
構成を示すブロック図である。制御命令のうちシーケン
ス命令を実行するシーケンス演算回路（ＣＰＵ）１１お
よび数値演算命令を実行する数値演算回路（ＣＰＵ）１
２は共通するアドレスバス１３およびデータバス１４に
接続されている。また、数値演算回路１２のクロ・ンク
入力端子Ｘ１には第１のクロック回路１５から第１のク
ロック信号ａが入力されており、上記数値演算命令はこ
の第１のタック信号ａに同期して実行される。なお、こ
の第１のクロック信号ａの周期は数値演算回路１２が数
値演算処理を実行する場合における実行可能最大速度に
対応する周期に設定されている。同様に、シーケンス演
算回路１１のクロック入力端子Ｘ１には第２のクロック
回路１６から第２のクロック信号すが入力されており、
上記シーケンス命令はこの第２のタック信号すに同期し
て実行される。そして、この第２のクロ・ツク信号の周
期はシーケンス演算回路１１がシーケンス演算処理を実
行する場合における実行可能最大速度に対応する周期に
設定されている。シーケンス演算回路１１と数値演算回
路１２とがほぼ同一処理速度を有する素子で構成されて
いるので、第２のクロック信号すの周期が第１のクロッ
ク信号ａの周期より短い。

シーケンス演算回路１１の出力端子ＨＯから出力される
Ｈレベルのホールド要求信号Ｃはオアゲート１７を介し
て同期制御回路としてのフリ・ノブフロップ１８の入力
端子りへ入力される。このフリップフロップ１８は、ク
ロック端子ＣＫに第１のクロック回路１５の第１のクロ
ック信号ａが印加されると、出力端子ＱからＨレベルの
ホールド要求信号を数値演算回路１２のホールド端子Ｈ
１へ送出する。数値演算回路１２の出力端子ＨＡから出
力されるＨレベルのホールド応答信号ｄはアンドゲート
１９を介してシーケンス演算回路１１のホールド応答端
子ＨＡＩへホールド応答受付信号ｅとして入力されると
ともに、外部の電子構成部材へ外部ホールド応答信号ｆ
として出力される。

また、外部の電子構成部材から入力されたＨｌノベルの
外部ホールド信号ｇは前記オアゲート１７を介して前述
した同期制御回路としてのフリ・ノブフロップ１８の入
力端子りへ入力されるとともに、オアゲート２０を介し
てフリップフロップ２１の入力端子りへ入力される。こ
のフリップフロップ２１はシーケンス演算回路１１のク
ロック端子ＣＬＫから出力される第２のクロック信号す
に対応するクロック信号ｂ′がクロック端子ＣＫに入力
されると、出力端子ＱからＨレベルのバス要求信号りを
シーケンス演算回路１１のバス要求端子ＢＳへ送出する
。

また、外部の電子構成部材から入力されたパルス状の外
部割込信号ｉは数値演算回路１２の割込端子ＩＮへ入力
されるとともに、フリップフロップ２２の入力端子ＰＲ
へ入力される。このフリップフロップ２２は、入力端子
ＰＲへ外部割込信号ｉのパルスが入力されると、その値
をクリア端子ＣＬにリセット信号ｊが入力されるまで保
持して、Ｈレベル信号をオアゲート２０を介して前記フ
リップフロップ２１の入力端子りへ印加する。

また、シーケンス演算回路１１の出力端子ＷＯからＨレ
ベルの待機信号ｋが数値演算回路１２の入力端子Ｗ！へ
送出される。

次に第１図のように構成されたプログラマブル・コント
ローラの動作を第２図および第３図のタイムチャートを
用いて説明する。

先ず、第２図において、外部からシーケンス演算回路１
１に対してシーケンス命令の実行指令が入力されると、
アドレスバス１３およびデータバス１４の制御権を確保
する必要がある。したがって、シーケンス演算回路１１
は第２のクロック信号すの一つの立上りにに同期して、
出力端子ＨＯからＨレベルのホールド要求信号Ｃを出力
する。

すると、オアゲート１７を介してフリップフロップ１８
の入力端子りがＨレベルになる。そして、このフリップ
フロップ１８は第１のクロック信号ａの立上りに同期し
て、出力端子ＱをＨレベルへ立上らせ、数値演算回路１
２のホールド端子Ｈ１をＨレベルとする。

ホールド端子Ｈ１にてＨレベルのホールド要求信号を受
信した数値演算回路１２は一定時刻後に出力端子ＨＡか
らＨレベルのホールド応答信号ｄを出力する。しかして
、これ以降、数値演算回路１２は動作をホールド状態に
移行して、アドレスバス１３およびデータバス１４の制
御権を放棄する。そしてこの時点においては、シーケン
ス演算回路１１からＨレベルのホールド要求信号Ｃが出
力されているので、アンドゲート１９が成立し、シーケ
ンス演算回路１１のホールド応答端子ＩＡＩへＨレベル
のホールド応答受付信号ｅが入力する。Ｈレベレのホー
ルド応答受付信号ｅを受信したシーケンス演算回路１１
はそれ以降アドレスバス１３及びデータバス１４の制御
権を数値演算回路１２から受領したと判断して、アドレ
スバス１３およびせデータバス１４を用いてシーケンス
命令を第２のクロック信号すに同期して実行する。

一連のシーケンス命令に対する演算処理が終了すると、
第２のクロック信号すの立上りに同期して、出力端子Ｈ
Ａから出力されているＨレベルのホールド要求信号Ｃを
取下げて、Ｌレベルのホールド解除信号を送出する。す
ると、アンドゲート１９の成立が解除され、シーケンス
演算回路１１のホールド応答端子ＨＡＩへ入力されてい
るホールド応答受付信号ｅがＬレベルへ解除される。

また、フリップフロップ１８０入力端子りがＬレベルへ
変化するので、第１のクロック信号ａの立上りに同期し
てフリップフロップ１８の出力端子ＱがＬレベルへ変化
し、数値演算回路１２のホールド端子Ｈ１にはＬレベル
のホールド解除信号が入力される。すると、数値演算回
路１２は一定時間後に出力端子ＨＡから出力しているＨ
レベルのホールド応答信号ｄをＬレベルへ解除する。し
かして、アドレスバス１３．データバス１４の制御権が
シーケンス演算回路１１から数値演算回路１２へ移動す
る。そして、数値演算回路１２は数値演算命令を第１の
クロック信号ａに同期して実行する。

次に外部の電子構成部材からＨレベル継続期間が有限の
パルス状の外部割込信号ｉが入力した場合には、第３図
に示すように、この外部割込信号ｉは数値演算回路１２
の割込端子ＩＮへ入力される。したがって、この時点で
数値演算回路１２がアドレスバス１３とデータバス１４
の制御権を保有していた場合には、直ちに該当割込信号
ｉに対する割込処理を実行する。

外部割込信号ｉが人力した時点で各バス１３゜１４の制
御権がシーケンス演算回路１１側に移動していた場合に
は、この外部割込信号ｉはフリップフロップ２２にてＨ
レベルに保持され、フリップフロップ２１によってクロ
ック信号ｂ′に同期してシーケンス演算回路１１のバス
要求端子ＢＲへＨレベルのバス要求信号りとして入力さ
れる。

しかして、シーケンス演算回路１１はシーケンス命令の
動作を中断して、数値演算回路１２へ待機信号ｋを送出
し、自己はホールド状態へ移行する。

待機信号ｋを受信した数値演算回路１２は、バスＩＬ制
御酢が帰ってきたので、前述した割込処理を実行する。

割込処理が終了して、リセット信号ｊが人力されると、
フリップフロップ２２が解除され、バス要求信号りが元
のＬレベルへ戻る。しかして、シーケンス演算回路１１
は待機信号ｋを解除して、バス制御権を取戻し、シーケ
ンス命令を再開する。

次に、外部の電子構成部材がアドレスバス１３およびデ
ータバス１４を使用する場合は、Ｈレベルの外部ホール
ド信号ｇが入力される。Ｈレベルの外部ホールド信号ｇ
が入力されると、オアゲート１７を介してフリップフロ
ップ１８の入力端子りが強制的にＨレベルに移行させら
れるので、数値演算回路１２がバス制御権を保持してい
た場合には、そのバス制御権は、シーケンス演算回路１
１からホールド要求信号Ｃが出力された場合と同様に、
シーケンス演算回路１１へ移動する。

そして、外部ホールド信号ｇはオアゲー　ト２゜を介し
てフリップフロップ２１をクロック信号ｂ′の立上りに
同期してセットするので、シーケンス演算回路１１にＨ
レベルのバス要求信号りが送出される。しかして、シー
ケンス演算回路１１はホールド状態へ移行して、アドレ
スバス１３およびデータバス１４の制御権を放棄する。

しかして、アドレスバス１３およびデータバス１４の制
御権は外部の電子構成部材へ移行する。

このように構成されたプログラマブル・コントローラに
よれば、制御命令がシーケンス命令の場合は第２のクロ
ック信号すに同期する速度でもってシーケンス演算回路
１１で実行され、数値演算命令の場合は第１のクロック
信号ａに同期する速度でもって数値演算回路１２で実行
される。そして、各クロック信号ａ、ｂの周期（周波数
）は、該当演算回路１２．１１が数値演算およびシーケ
ンス演算を実行する場合における最大速度に対応するよ
うに個別に設定されている。

よって、各演算回路１１．１２が有する演算速度機能を
最大限に活用できる。その結果、各演算回路を同一クロ
ック信号で駆動していた第５図に示す従来のプログラマ
ブル・コントローラに比較して、全体の演算処理速度を
大幅に向上できる。

なお、本発明は上述した実施例に限定されるものではな
い。実施例においては、シーケンス演算回路１１から数
値演算処理回路１２ヘホ一ルド要求信号およびホールド
解除信号をフリップフロップ１８からなる同期制御回路
を介して送出するようにしたが、逆に、数値演算回路１
２からシーケンス演算回路１１ヘホールド要求信号およ
びホールド解除信号を送出するようにしてもよい。

［発明の効果コ 以上説明したように本発明のプログラマブル・コントロ
ーラによれば、数値演算命令を実行する数値演算回路と
シーケンス命令を実行するシーケンス演算回路とをそれ
ぞれ専用のクロック信号で駆動している。よって、たと
え同一速度機能の素子を使用した演算回路であったとし
ても、各演算回路の速度機能を最大限に利用でき、装置
全体の演算処理速度を大幅に上昇できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるプログラマブル・コ
ントローラを示すブロック構成図、第２図および第３図
は同実施例の動作を示すタイムチャート、第４図および
第５図は従来のプログラマブル・コントローラを示すブ
ロック図である。 １１・・・シーケンス演算回路、１２・・・数値ｌ寅算
回路、１３・・・アドレスバス、１４・・・データバス
、１５・・・第１のクロック信号、１６・・・第２のク
ロノり回路、１８・・・フリップフロップ（同期制御回
路）、２１．２２・・・フリップフロップ、ａ・・・第
１のクロック信号、ｂ・・・第２のクロック信号、Ｃ・
・・ホールド要求信号、ｄ・・・ホールド応答信号。 出願人代理人　弁理士　鈴江武彦 １！！１４　　図 第！：＋ｌ！Ｉ

Claims (1)

【特許請求の範囲】
1. 数値演算命令を実行する数値演算回路と、シーケンス命
   令を実行するシーケンス演算回路と、前記数値演算回路
   へ第１のクロック信号を供給する第１のクロック回路と
   、前記シーケンス演算回路へ前記第１のクロック信号よ
   り短い周期を有する第２のクロック信号を供給する第２
   のクロック回路と、少なくとも一方の演算回路からこの
   演算回路に入力している一方のクロック信号に同期して
   送出されるホールド要求信号およびホールド解除信号を
   受領して、他方のクロック信号に同期して前記ホールド
   要求信号およびホールド解除を他方の演算回路へ送出す
   る同期制御回路とを備えたことを特徴とするプログラマ
   ブル・コントローラ。