JPS61115298A - レジスタ回路 - Google Patents
レジスタ回路Info
- Publication number
- JPS61115298A JPS61115298A JP59236398A JP23639884A JPS61115298A JP S61115298 A JPS61115298 A JP S61115298A JP 59236398 A JP59236398 A JP 59236398A JP 23639884 A JP23639884 A JP 23639884A JP S61115298 A JPS61115298 A JP S61115298A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift
- output
- input
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシフト動作機能を有するレジスタ回路に関する
ものである。
ものである。
（従来の技術〕
従来、シフト動作機能を有するレジスタ回路は一般的に
、シフト制御信号により並列入力データと７７ト入カデ
ータを選択入力し、クロック信号の一方の半サイクルの
間入力したデータを保持する第１のデータ保持回路と、
第１のデータ保持回路の出力を入力し、クロック信号の
他方の半サイクルの間そのデータを保持し、その出力を
並列出力データ及びシフト出力データとする第２のデー
タ保持回路により構成されていた。ここで、並列人出、
力動作（以後ノーマル動作と称す）あるいはたデータは
クロック信号に従い、第１及び第２のデータ保持回路を
経て、並列出力データ及びシフト出力データとして送出
されるようになっていた。
、シフト制御信号により並列入力データと７７ト入カデ
ータを選択入力し、クロック信号の一方の半サイクルの
間入力したデータを保持する第１のデータ保持回路と、
第１のデータ保持回路の出力を入力し、クロック信号の
他方の半サイクルの間そのデータを保持し、その出力を
並列出力データ及びシフト出力データとする第２のデー
タ保持回路により構成されていた。ここで、並列人出、
力動作（以後ノーマル動作と称す）あるいはたデータは
クロック信号に従い、第１及び第２のデータ保持回路を
経て、並列出力データ及びシフト出力データとして送出
されるようになっていた。
上記従来のレジスタ回路にあっては、ノーマル動作ある
いはシフト動作を行なう場合、シフト制御信号により選
択する入力データが異なるのみで、以後選択されたデー
タはクロック信号に従い、第１及び第２のデータ保持回
路を経て、出力データ及びシフト出力データとして送出
されるようになっていたため、並列出力データとシフト
出力データは同一の内容でありシフト動作を行なってい
る場合にもシフトされているデータが並列出力に現われ
ることになり、無用なパルスを出力してしまうことにな
った。このためにレジスタの出力を例えばメモリ装置の
書込パルスに使用すゐ場合、シフト動作時に不正な書込
パルスが発生し記憶内容を書き替えてしまうという事が
起こった。
いはシフト動作を行なう場合、シフト制御信号により選
択する入力データが異なるのみで、以後選択されたデー
タはクロック信号に従い、第１及び第２のデータ保持回
路を経て、出力データ及びシフト出力データとして送出
されるようになっていたため、並列出力データとシフト
出力データは同一の内容でありシフト動作を行なってい
る場合にもシフトされているデータが並列出力に現われ
ることになり、無用なパルスを出力してしまうことにな
った。このためにレジスタの出力を例えばメモリ装置の
書込パルスに使用すゐ場合、シフト動作時に不正な書込
パルスが発生し記憶内容を書き替えてしまうという事が
起こった。
Ｃ問題点の解決手段〕
本発明は、上記従来の欠点を除去し、レジスタ回路の並
列出力をシフト動作時にシフト動作前の値に保持させて
おきシフト動作終了後に初めてシフト動作により設定し
た値を出力するようにすることにより、シフト動作中に
おいても無用なパルスを出力しないようにするものであ
って、その解決のための手段として、シフト制御信号に
より並列入力データとシフト入力データを選択入力し、
クロック信号の一方の半サイクルの間このデータを保持
する第１のデータ保持回路と、第１のデータ保持回路の
出力を入力しクロックの他方の半サイクルの間及びシフ
ト制御信号によりシフト動作を行なっている間入力した
データを保持しその出力を並列出力デニタとする第２の
データ保持回路と、１ＩＥｌのデータ保持回路の出力を
入力し、クロック信号の他方の半サイクルの間入力した
データを保持しその出力をシフト出力データとする第３
のデータ保持回路とからなるレジスタ回路を提供せんと
するものである。
列出力をシフト動作時にシフト動作前の値に保持させて
おきシフト動作終了後に初めてシフト動作により設定し
た値を出力するようにすることにより、シフト動作中に
おいても無用なパルスを出力しないようにするものであ
って、その解決のための手段として、シフト制御信号に
より並列入力データとシフト入力データを選択入力し、
クロック信号の一方の半サイクルの間このデータを保持
する第１のデータ保持回路と、第１のデータ保持回路の
出力を入力しクロックの他方の半サイクルの間及びシフ
ト制御信号によりシフト動作を行なっている間入力した
データを保持しその出力を並列出力デニタとする第２の
データ保持回路と、１ＩＥｌのデータ保持回路の出力を
入力し、クロック信号の他方の半サイクルの間入力した
データを保持しその出力をシフト出力データとする第３
のデータ保持回路とからなるレジスタ回路を提供せんと
するものである。
次に本発明について図面を参照して詳細に説明する。本
発明の一実施例を示す第１図において、本発明のレジス
タ回路は、シフト制御人力１ｏにより並列データ入力−
１２とシフト人力１３を選択するセレクタｌと、セレク
タの出力を入力としクロック人力１１が論理値１である
ときにデータを保持する２ツチ２と、７７ト制御入力ｌ
Ｏとクロック人力１１の反転信号の論理和が１である時
に、２ツチ２の出力しているデータを保持するラッチ３
と、クロック入力１１０反軽信号が論理値１であるとき
にラッテ２の出力しているデータを保持するラッチ４で
構成されており、ラッチ３．４の出力はそれぞれ並列デ
ータ出力１４．シフト出力１５である。ここでラッチ２
，３．４ｔｉ同一機能であり、Ｈ入力が論理値０のとき
データスルー、論理値１のときデータ保持状態となる。
発明の一実施例を示す第１図において、本発明のレジス
タ回路は、シフト制御人力１ｏにより並列データ入力−
１２とシフト人力１３を選択するセレクタｌと、セレク
タの出力を入力としクロック人力１１が論理値１である
ときにデータを保持する２ツチ２と、７７ト制御入力ｌ
Ｏとクロック人力１１の反転信号の論理和が１である時
に、２ツチ２の出力しているデータを保持するラッチ３
と、クロック入力１１０反軽信号が論理値１であるとき
にラッテ２の出力しているデータを保持するラッチ４で
構成されており、ラッチ３．４の出力はそれぞれ並列デ
ータ出力１４．シフト出力１５である。ここでラッチ２
，３．４ｔｉ同一機能であり、Ｈ入力が論理値０のとき
データスルー、論理値１のときデータ保持状態となる。
ノーマル動作時にはシフト制御入力１０によりセレクタ
ｌは並列データ人力１２を選択しておシクロツクが入力
されるに従ってセレクタ１がらのデータはラッチ２．ラ
ッチ３を経て、並列データ出カニ４へと渡される。この
詩、ラッチ４はラッテ３と同一の動作をしているが、そ
のシフト出力は利用していない。次にシフト制御１人力
１０によりシフト動作に変えることによりセレクタ１は
シフト入力１３を選択し、さらに２ツチ３はクロック人
力１１の値と無関係にデータ保持状態となる。
ｌは並列データ人力１２を選択しておシクロツクが入力
されるに従ってセレクタ１がらのデータはラッチ２．ラ
ッチ３を経て、並列データ出カニ４へと渡される。この
詩、ラッチ４はラッテ３と同一の動作をしているが、そ
のシフト出力は利用していない。次にシフト制御１人力
１０によりシフト動作に変えることによりセレクタ１は
シフト入力１３を選択し、さらに２ツチ３はクロック人
力１１の値と無関係にデータ保持状態となる。
ここでクロックが入力されることによりセレクタ１の出
力はラッチ２．２ツチ４を経由してシフト出力１５へと
渡される。シフト動作を終了する場合には２ツチ２がデ
ータ保持状態で終了するようにりａツクに注意し、その
後７７ト制御人力１０によりノーマル動作に戻すことに
より２ツチ３はデータスルーとなり、並列データ出力１
４にはシフト動作により新水に設定されたデータが出力
される。以後ラッチ３は再びクロックに従って動作する
。
力はラッチ２．２ツチ４を経由してシフト出力１５へと
渡される。シフト動作を終了する場合には２ツチ２がデ
ータ保持状態で終了するようにりａツクに注意し、その
後７７ト制御人力１０によりノーマル動作に戻すことに
より２ツチ３はデータスルーとなり、並列データ出力１
４にはシフト動作により新水に設定されたデータが出力
される。以後ラッチ３は再びクロックに従って動作する
。
以上説明したように本発明のレジスタ回路は、上述の如
き構成としたため、レジスタの出力はシフト動作直前の
データが、シフト動作中保持し続けられ、シフト動作終
了後に始めてシフト動作により設定されたデータに変る
ことになり、何ビットのシフト動作を行なっても無用の
パルスを出力しないという効果がある。
き構成としたため、レジスタの出力はシフト動作直前の
データが、シフト動作中保持し続けられ、シフト動作終
了後に始めてシフト動作により設定されたデータに変る
ことになり、何ビットのシフト動作を行なっても無用の
パルスを出力しないという効果がある。
第１図は、本発明の一実施例を示すレジスタ回路のブロ
ック図である。
ック図である。
Claims (1)
- シフト制御信号により並列入力データとシフト入力デ
ータを選択入力し、クロック信号の一方の半サイクルの
間このデータを保持する第１のデータ保持回路と、第１
のデータ保持回路の出力を入力し、クロック信号の他方
の半サイクルの間及びシフト制御信号によりシフト動作
を行なつている間入力したデータを保持し、その出力を
並列出力データとする第２のデータ保持回路と、第１の
データ保持回路の出力を入力し、クロック信号の他方の
半サイクルの間入力したデータを保持し、その出力をシ
フト出力データとする第３のデータ保持回路とからなる
レジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236398A JPS61115298A (ja) | 1984-11-09 | 1984-11-09 | レジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236398A JPS61115298A (ja) | 1984-11-09 | 1984-11-09 | レジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61115298A true JPS61115298A (ja) | 1986-06-02 |
Family
ID=17000167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59236398A Pending JPS61115298A (ja) | 1984-11-09 | 1984-11-09 | レジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61115298A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5638279A (en) * | 1992-08-19 | 1997-06-10 | Toyota Jidosha Kabushiki Kaisha | Vehicle navigation system and navigation method |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
-
1984
- 1984-11-09 JP JP59236398A patent/JPS61115298A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5638279A (en) * | 1992-08-19 | 1997-06-10 | Toyota Jidosha Kabushiki Kaisha | Vehicle navigation system and navigation method |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| JPH07114348B2 (ja) | 論理回路 | |
| JPH01310433A (ja) | 倍密度走査用ラインメモリ | |
| JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
| US4387294A (en) | Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu | |
| JPS61115298A (ja) | レジスタ回路 | |
| JPH057738B2 (ja) | ||
| JP2646561B2 (ja) | クロック分配回路 | |
| SU1594519A1 (ru) | Ячейка однородной вычислительной среды | |
| JP3107595B2 (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
| KR910006684Y1 (ko) | 중앙처리장치 신호 제어회로 | |
| JPH10290142A (ja) | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 | |
| JPS625724Y2 (ja) | ||
| JPS6133721Y2 (ja) | ||
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH0353317A (ja) | プリンタインタフェイス回路 | |
| JPH03171234A (ja) | クロック同期式記憶回路 | |
| JPH0333962A (ja) | シリアルインターフェイス回路 | |
| JPH04162832A (ja) | シフトパス制御回路 | |
| JPH0756651A (ja) | クロック発生回路 | |
| JPH05128898A (ja) | 半導体記憶装置 | |
| JPH01231103A (ja) | プログラマブル・コントローラ | |
| JPH01126572A (ja) | Ｌｓｉのテスト信号発生回路 | |
| JPS63287109A (ja) | タイミング発生回路 | |
| JPS5815323A (ja) | 位相シフト回路 |