SU1594519A1 - Ячейка однородной вычислительной среды - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве базового элемента при построении однородных вычислительных сред. Целью изобретени   вл етс  расширение функциональных возможностей за счет возможности динамической реконфигурации информационных потоков. Устройство содержит блок 1 управлени  вычислени ми, двунаправленный коммутатор 2, входные мультиплексоры 3,4, триггер 5, арифметико-логический блок 6, мультиплексоры 7,8, блок 9 управлени  дополнительным каналом транзита, триггер 10, блок 11 модификации адреса, триггер 12, мультиплексор 13, демультиплексоры 14,15. Поставленна  цель достигаетс  введением новых элементов и св зей. 6 ил.

Description

О- О

В)(.Пр.

-3

Ш

т

505)52 22232 25

ффф

«w

ад «в

в

21

11

ти -o

с

I

15 3 35J73B

(Л

сд

со

4 01

3

П

Изобретение относитс  к вычислительной технике и может быть использовано в качестве базового элемента При построении однородных вычислительных сред.

Целью изобретени   вл етс  расширение функциональных возможностей за ;;чет возможности динамической реконфигурации информационных потоков. ,п

На фиг. 1 приведена с труктурна  схема предлагаемой  чейки; на фиг.2 - функциональна  схема двунаправленно- fo коммутатора ; на фиг.- 3 - функцио- 1 альна  схема блока модификации адре- jc (paj на фиг. 4 - функциональна  схема флока управлени  дополнительным ка- йалом транзита, на фиг. 5 - функцио- цапъпа  схема блока управлени  вычис- ени ми; на фиг. 6 - то же, вариант. jQ , Предлагаема   чейка содержит блок 1 управлени  вычислени ми, двунаправленный коммутатор 2, входные мультиплексоры 3 и 4, триггер 5, арифметико-логический блок 6, мультип- 25 лексоры 7 и 8, блок 9 управлени  Дополнительным каналом транзита, 1|риггер 10, блок 11 модификации ад- lieca, триггер 12, мультиплексор 13, 7|емультиплексоры 14 и 15, св зи 16- 3|0 между элементами  чейки, информа-- ионные входы-выходы 31-34  чейки, св зи 35-52 между элементами  чейки., элементы И 53-56, элементы НЕ 57-60,, элементы И 61-64 с трехстабильным выходом , элементы ИЛИ 65-68, элемен- 35 ты И 69-76, элементы НЕ 77-80, счетчик 81, элемент ИЛИ 82, схемы 83-86 с;равнени , элементы И 87 и ИЖ 88, элемент 89 задержки, элементы И 90, ЛИ 91, И 92, НЕ 93, И 94 и ИЛИ-НЕ 40 95, триггер 96, элементы И 97 и 98, ЛИ 99 и НЕ 100, триггер 101, узлы 102-106 блока управлени  вычислени - №1, элементы И 107 и ИЛИ 108, элементы И-НЕ 109 и 110, элементы НЕ 111 45 : ИЛИ 112, триггер 113, элементы И- НЕ 114 и 115, элементы НЕ 116 и ИЛИ 117, триггер 118, элемент ИЛИ 119, элементы И-НЕ 120-122, элементы НЕ 123 и ИЛИ 124, триггер 125, элементы 50 -НЕ 126 и НЕ 127, триггер 128, мультиплексор 129, дешифратор 130 кода операций, элементы И-НЕ 131 и 132, элементы НЕ 133 и ИЛИ 134, триггер 135, элементы И-НЕ 136 и 137, элемен- 55 ы НЕ 138 и ИЛИ 139, триггер 140, лемент И 141, элементы ИЛИ 142 и 143, элементы И 144, И-НЕ 145 и НЕ 146, триггер 147, узлы 148-151 и 152158 блока управлени  вычислени ми, причем структура узлов 148-150 идентична структуре узла 151, а структура узлов 102-106 - структуре узла 152.

Ячейка работает по двум режимам: режим программировани  и режим обработки информации.

В режиме программировани   чейка настраиваетс  на выполнение требуемых функций.

В режиме обработки информации  чейка функционирует следуюсцим образом .

Ячейка способна принимать данные с двух из четьфех информационных входов-выходов 31-34, обрабатывать их в блоке 6 и передавать результат на один из двух оставшихс  незадействованных входов-выходов. Адреса входа первого и второго операндов задаютс  соответственно узлами 105, 106 и 155, 156 блока 1. Адрес выхода ре- зультата определ етс  узлами 157 и 158 блока 1.

При необходимости (в зависимости от состо ни  узла 104 в блоке 1) возможна дополнительна  задержка результата блока 6 на один такт с помощью- триггера 12 и мультиплексора 13. Одновременно с операци ми блока 6 осуществл етс  транзит с входа, адрес которого определ етс  узлами 105 и 106 блок-а 1 на выход, адрес которого определ етс  узлами 153 и 154 блок-а 1 .

( Однобитовый блок 6 предназначен дл  вьтолнени  операций последова-

тельного сложени  с накоплением переноса, логического умножени  (с инверсией и без), логического сложени , сложени  по модулю два, запомнани  1 (блок 6 работает как D-три гер) .

Все операции блока 6 имеют задержку при.реализации функций в один такт (за исключением операции Запоминание 1, котора  имеет внутрен- нюю задержку два такта. Кроме указанных операций  чейка может выполн ть следующие операции: Расширенный транзит, Дополнительный транзит, Генераци  константы, Генераци  макрокоцстанты.

Операци  Генераци  константы производитс  при признаке задержки равном О, а операци  Генераци  макроконстанты - при признаке задержки , равном 1, Дл  выполнени  данJ:лах t05 и 106, на выходы, указанные в узлах 153, 154 и 157, 158, следующим образом:М тактов на вькод по адресу, указываемому узлами 153 и 154, и М тактов по адресу, указываемому узлами 157 и 158.

При операци х Генераци  константы , Генераци  микроконстанты и Дополнительный транзит, а также пр нулевом коде в узлах 148-151 работа блока модификации адреса блокируетс 

Фо,рмула из обретени 

Ячейка однородной вычислительной среды, содержаща  блок управлени  вы

5

ных операций задействованы узлы 155 158 и 148-151 блока 1, Операци  Дополнительный транзит аналогична по смыслу операции Генераци  макроконстанты . При вьтолкении данной операции с помощью блока 9 и с использованием узлов 155-158- блока 1 обеспечиваетс  реализаци  задержки сигнала на шесть тактов. Операци  Расширенный транзит возможна при признаке задержки, равном О, и достигаетс  пересылкой данных с входа , выбранного мультиплексором 3, на выход, выбранный мультиплексором 15, а также с входа, выбраного мультиплексором 4, на выход, выбранный мультиплексором 14.

Блок 11 позвол ет в режиме обработки информации измен ть направление выдачи информации из  чейки. При этом, если содержимое узлов 148-151 блока 1 не равно нулю хот  бы в одном разр де,  чейка вьздает результаты операции блока 6 в течение такта на выход, указанный узлами 157 и 158 блока 1, ив течение М тактов (М задаетс  в двоичном коде углами 148-151 блока 1) на выход, указанный узлами 153 и .154 блока 1. Информаци  передаваема  транзитов, вьщаетс  по чередующимс  адресам, задаваемым узлами 153, 154 и 157, 158 блока 1..

Модификаци  адресов возможна при вьтолнении операций Сложение, Логическое умножение, Логическое умножение с инверсией, Сложение по модулю 2, Запоминание -1 и Расширенный транзит.

При коде операции Нет операции и ненулевом коде в узлах 148-151  чейка функционирует в режиме Транзит с модификацией адреса. Данна  операци  предусматривает передачу .информации с входа, указанного в уз

0

5

0

5

5

0

5

0

5

0

5

196

числени ми, три мультиплексора, три триггера, два демультплексора, два входных мультиплексора, арифметико- логический блок, причем выход первого входного мультиплексора соединен с первым информационным входом арифметико-логического блока, второй вход которого соединен с первым информа- ционньм входом первого мультиплексора и подключен к выходу второго входного мультиплексора, выход арифметико-логического блока подключен к вто- . рому информационному входу первого мультиплексора, выход которого соединен с входом первого триггера, выход которого подключен к входу второго триггера и к первому информационному входу второго мультиплексора, второй информационный вход которого подключен к выходу второго триггера, выход второго мультиплексора подключен к информационному входу первого демуль- типлексора, выход кода операции блока управлени  вычислени ми соединен с управл ющим входом арифметико-логического блока, вход ввода программы и выход вывода программы блока управлени  вычислени ми подключены соответственно к входу ввода программы и к выходу вывода программы  чейки, управл ющие входы первого и второго входных мультиплексоров, первого и второго демультиплексоров и вторбго мультиплексора соединены с соответствующими выходами блока управлени  вычислени ми, отличающа с  тем, что, с целью расширени  функциональных возможностей за счет динамической реконфигурации информационных потоков, в нее введены двунаправленный коммутатор, блок модификации адреса и блок управлени  дополнительным каналом транзита, причем информационные входы-выходы  чейки с первого по четвертый подключены соответственно к информационным входам- выходам с первого по четвертый двунаправленного коммутатора, выходы которого с первого по четвертый подключены соответственно к информационным входам с первого по четвертый /первого и второго входных мультиплексоров , с первого по четвертый выходы первого и второго демультиплексоров подключены соответственно с первого по четвертый информахщонным входам двунаправленного коммутатора, управл ющие входы которого соединены с

соответствующими выходами блока управлени  вычислени ми, выходы кода операции , стробировани  кода операции, кода модифицируемого адреса блока уп ра влени  вычислени ми, выход блокировки модификации адреса блока управ- ле|ни  дополнительным каналом транзи- Taj и вход тактовых импульсов  чейки по дключены к соответствующим входам бл|ока модификации адреса, выход кото- рфо подключен к входу признака моди- фи|кации адреса блока управлени  вы- чи слени ми, выход первого мультиплексора входа подключен к информацион- но|му входу блока управлени  вычисле- ни| ми и к информационному входу тре- . ть;его триггера, выход которого под- к первому информационному вх|оду третьего мультиплексора, выход KoJToporo подключен к первому инфор- ма ;ционному входу блока управлени  до олнительным каналом транзита, второй информационный вход, вход признака введени  задержки и выходы управ- леНи  длительностью задержки переда0

с n 5

ваемой информа1 ии, управлени  направлением передачи информации, управлени  выбором источника информации , индикации введени  задержки которого подключены соответственно к младшему разр ду выхода кода операции и к выходу признака введени  задержки блока управлени  вычислени ми, к У11равл юп1ему входу второго мультиплексора , информационному входу второго демультиплексора, управл ющему, входу первого мультиплексора, входу признака введени  задержки блока управлени  вычислени ми, управл ющий и второй информационный входы третьего мультиплексора подключены соответственно к выходам стробировани -кода операции и младшему разр ду выхода вывода программы блока управлени  вычислени ми, вход тактовых импульсов и вход управлени  вводом програм- ш  чейки подключены соответственно к синхровходу и входу признака режи ма ввода программы блока управлени  вычислени ми.

ТУ

УВП

«J 52

87

27

50о- 510- 5201

91

ffS itl

Фиг.

Claims (1)

1. Фо.рмула изобретения,.

   Ячейка однородной вычислительной среды, содержащая блок управления вы-.

   19 6 числениями, три мультиплексора, три триггера, два демультплексора, два входных мультиплексора, арифметикологический блок, причем выход первого входного мультиплексора соединен с первым информационным входом арифметико-логического блока, второй вход которого соединен с первым информационным входом первого мультиплексора и подключен к выходу второго входного мультиплексора, выход арифметико-логического блока подключен к вто- . рому информационному входу первого мультиплексора, выход которого соединен с входом первого триггера, выход которого подключен к входу второго триггера и к первому информационному входу второго мультиплексора, второй информационный вход которого подключен к выходу второго триггера, выход второго мультиплексора подключен к информационному входу первого демультиплексора, выход кода операции блока управления вычислениями соединен с , управляющим входом арифметико-логического блока, вход ввода программы и выход вывода программы блока управления вычислениями подключены соответственно к входу ввода программы и к выходу вывода программы ячейки, управляющие входы первого и второго 'входных мультиплексоров, первого и второго демультиплексоров и второго мультиплексора соединены с соответствующими выходами блока управления вычислениями, отличающаяся тем, что, с целью расширения Функциональных возможностей за счет динамической реконфигурации информационных потоков, в нее введены двунаправленный коммутатор, блок модификации адреса и блок управления дополнительным каналом транзита, причем информационные входы-выходы ячейки с первого по четвертый подключены соответственно к информационным входамвыходам с первого по четвертый двунаправленного коммутатора, выходы которого с первого по четвертый подключены соответственно к информационным входам с первого по четвертый /первого и второго входных мультиплексоров, с первого по четвертый выходы первого и второго демультиплексоров подключены соответственно с первого по четвертый информационным входам двунаправленного коммутатора, управляющие входы которого соединены с соответствующими выходами блока управления вычислениями, выходы кода операции, стробирования кода операции, кода модифицируемого адреса блока управления вычислениями, выход блокировки модификации адреса блока управления дополнительным каналом транзита и вход тактовых импульсов ячейки подключены к соответствующим входам бл,ока модификации адреса, выход которого подключен к входу признака модификации адреса блока управления вычислениями, выход первого мультиплексора входа подключен к информационному входу блока управления вычислениями и к информационному входу третьего триггера, выход которого подключен к первому информационному входу третьего мультиплексора, выход которого подключен к первому информа)ционному входу блока управления дополнительным каналом транзита, второй информационный вход, вход признака^ введения задержки и выходы управления длительностью задержки переда10 ваемой информации, управления направлением передачи информации, управления выбором источника информации, индикации введения задержки которого подключены соответственно к младшему разряду выхода кода операции и к выходу признака введения задержки блока управления вычислениями, к управляющему входу второго мультиплексора, информационному входу второго демультиплексора, управляющему, входу первого мультиплексора, входу признака введения задержки блока управления вычислениями, управляющий и второй информационный входы третьего мультиплексора подключены соответственно к выходам стробирования-кода операции и младшему разряду выхода вывода программы блока управления вычислениями, вход тактовых импульсов и вход управления вводом программы ячейки подключены соответственно к синхровходу и входу признака режи·; ма ввода программы блока управления вычислениями.

   ι '

   ЧТ β

   Фиг.З

   ФигЛ