JPS61292747A - バツフアレジスタ - Google Patents

バツフアレジスタ

Info

Publication number
JPS61292747A
JPS61292747A JP13476685A JP13476685A JPS61292747A JP S61292747 A JPS61292747 A JP S61292747A JP 13476685 A JP13476685 A JP 13476685A JP 13476685 A JP13476685 A JP 13476685A JP S61292747 A JPS61292747 A JP S61292747A
Authority
JP
Japan
Prior art keywords
signal
pointer
output
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13476685A
Other languages
English (en)
Inventor
Kiyoshi Fukushima
福嶋 清
Shinji Miyata
宮田 真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13476685A priority Critical patent/JPS61292747A/ja
Publication of JPS61292747A publication Critical patent/JPS61292747A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発8Ahマイクロコンピュータ等に使用されるバッフ
ァレジスタKr!にAL、特に先取シ命令方式で用いら
れるキューバッファレジスタに関する。
(従来技術) 近年、マイクロコンピュータ等では命令のフェッチサイ
クルの遅れによるシステムスピードの低下を防ぐために
、命令のキューバッファレジスタc以下、QBRという
)を備え、バスの空サイクル時に命令を先取シ(ブリフ
ェッチ)する方法が通常とられる。命令のQBRは命令
の7エツチと 2デコードのタイミングを調整するもの
で機能的に1FIPo構造になっていれ祉良い。このF
IFOを実現するにはシフトレジスタを使用したものと
RAMを使用したものがある。
従来のシフトレジスタ方式のQBRFiQBRのうち一
つ以上が空の時、QBR内の最も奥の段に入力データを
シフトさせながらつめて書込み、一方読出し時には必要
なデータをシフトアウトして得るようにしている。この
方式ではキューライト時に入力したデータを必要な位t
iでシフトさせるタイミングを作るのが難しく、またそ
の制御回路も非常に複雑である。さらに、キエーリード
とキューライトが同時にできない欠点も6p現在あまシ
使用されない。
RAM方式のQBHの一例を第3図に示す。この方式は
キー−2イト(QWR)信号2によって入力バッファ(
INB[JF ) 10入カデータ(QIN)をキュー
ライトポインタ(QWRポインタ)3で指さJ・たRA
M4のビット書き込むと共に、キューライトポインタ3
を+1インクリメントする。
またキューリード(QRD)信号5によってキューリー
トポインタ(QRDポインタ)6で指されたRAM4の
ビットを出力バッファ(OLITBLIF’ )7から
出力して出力データとし、それと共にキューリートポイ
ンタ6を+1インクリメントする。
各ボイスタからのアドレスh夫々デコーダ8,9でデコ
ードされ、書込アドレス、脱出アドレスとしてRAM4
に入力される。
(解決すべき問題点) QRDYIO及びQFULLIIの2つの信号はキュー
ライトポインタ3よシキエーリードポインタ6の内容を
引いた結果を比較器12で比較し1得られる。この方式
では几AMを使用するため第3図の入出力バッファlお
よび7たけでなく、プリチャージのタイミングとその制
御回路(図示せず)キューリートポインタ6、キューラ
イトポインタ3及びそれらのデコーダ8 、9 、QR
DYとQFULLの信号を発生する為の演算比較回路1
2が必要であった。従って、この方式では複雑な制御回
路が必要となる上に、やはシキーーリードとキューライ
トが同時に実行できないという欠点があった。
(発明の目的) 本発明の目的は回路構成と制御が簡単で、かつリードと
ライトが同時に実行可能なバッファレジスタを提供する
事にある。
c問題点を解決するための手段) 本発明のバッファレジスタは第1の信号によシシフト動
作を実行するシフトレジスタと、前記第1の信号および
それと異なる第2の信号によシ制御されるポインタと、
該ポインタによシ前記シフトレジスタの任意のピッNC
データを選択入力する手段とを含んで構成される。
(実施例) 以下に、本発明の一実施例について説明する。
第1図は本発明の一実施例を示す回路ブロック図である
。本尖施例は4ビット×4ビット段の命令キューバッフ
ァレジスタ(QBR)を示している。
ここでQWR15はQBRへのデータ書込み信号。
QRD16は、中央処理装置(以下、CPUという)が
QBRからデータ読出しを終了したことを示す信号工0
〜工3はQBRのデータ入力端子、00〜03杖QBR
のデータ出力端子、R,E8ET17はキューポインタ
PO〜P4のイニシャライズ信号である。QRDY18
はQBRがレティ状態である事を示す信号で、この信号
がインアクティブの時はCP UFiQRD信号16を
出力しない。QFULL19はQBRが満杯である事を
示す信号で、この信号がアクティブの時にはCPUはQ
WR信号15を出力しない。PO〜P4は右シフト、左
シフト可能々シフトレジスタで構成されたキューポイン
タである。SHRはQWRの反転信号とQRDとを入力
とする2人力ANDゲートで、その出力はSHR信号と
なる。SHLはQRDの反転信号とQWRとを入力とす
る2人力ANDゲートで、その出力はSHL信号となる
。QRDYBはキューポインタPOの出力を入力とする
インバータで、その出力はQRDY信号となる。POo
はトランスファーゲートでSHL信号によって10ルベ
ルを入力する。またPo1はトランスファーゲートで8
H几信号によってキューポインタP1の出力を人力とし
、そしてPooとPOIの出力を接続し1キユーポイン
タPOへの入力となるマルチプレクサを構成する0同様
KPIOとpHはトランスファーゲートで前者はSHL
信号によってキューポインタPoの出力を入力とし、後
者は8H几信号によってキューポインタP2の出方を入
力とし、両者の出力を接続してキューポインタPIへの
入力となるマルチプレクサを構成する。
P2OとP21は同様のトランスファーケートで前者は
SHL信号によってキューポインタPiの出力を入力と
し、後者はSHR信号によってキューポインタP3の出
力を入力とし、両者の出力を接続してキューポインタP
2への入力となるマルチプレクサを構成する。さらにP
2OとP31もトランスファーゲートで前者はSHL信
号にょってキューポインタP2の出力を入力とし、後者
は8HR信号によってキューポインタP4の出力を人力
とし両者の出貨を接続してキー−ポインタP3への入力
となるマルチプレクサを構成する。I40とI41も同
様のトランスファーゲートで前者は8HL信号によって
キューポインタP3の出力を入力とし、後者は8)1R
信号によって10ルベルを入力し、両者の出力を接続し
てキューポインタP4への入力となるマルチプレクサを
構成する。810−820−830−840.811−
821−831−841,812−822−832−8
42゜813−823−833−843祉データ入力端
子IO,II、I2.I3のテークを入力し、QRD信
号16に同期してシフト動作を実行するシフトレジスタ
である。トランス7アーゲートoos、。
06.007.008社キューポインタPOの出力の反
転信号によってシフトレジスタS10.811゜812
.813の出力をそれぞれQBR出力00゜01.02
,03へ出力する。同様にトランスファーゲート015
,016.017,018はキューポインタP1の出力
の反転信号によってシフトレジスタ820,821.8
22,823の出力をそれぞれシフトレジスタδ10,
811,812,813へ入力する。同様にトランスフ
ァーゲート025゜026.027,028Fiキユー
ポインタP2の出力の反転信号によってシフトレジスタ
830,831゜832.833の出力をそれぞれシフ
トレジスタ820.821,822,823へ入力する
。同様にトランスファーゲート035,036,037
,038はキューポインタP3の出力の反転信号によっ
てシフトレジスタ840,841.842,843の出
力をそれぞれシフトレジスタ830,831,832゜
833へ入力する。同様にトランスファーゲート040
.041,042,043はキューポインタP4の出力
信号によってQBRの入力IO,II、I2、工3をそ
れぞれシフトレジスタ840.841゜842.843
へ入力する。
トランスファーケート000−001−oo 2−00
3はキューポインタPOの出力信号によって、QBRの
入カデータIO,Il、I2.I3をそれぞれQBR出
力00,01,02,03へ出力する。
またトランスファーゲー)010−011−012−0
13はキューポインタP1の出方信号によってQ、BR
(7)入71データIO,Il、I2.I3をそれぞれ
シフトレジ−X/S10.Sll 、812,813へ
入力する。トランスファーゲート020,021 。
022.023はキューポインタP2の出力信号によっ
てQBTLの入力f−夕IO,II、I2.I3をそれ
ぞれシ7トレジス/S20.821,822゜823へ
入力する。さらに、トランスファーゲー)030,03
1,032,033はキューポインタP3の出力信号に
よってQBRの入カデータエ0゜If、I2.I3をそ
れぞれシフトレジスタ830゜831.832,833
へ入力する。
本実施例の動作を1g2図のタイミングチャートに従っ
て説明する。第2図においてT1へT12は各タイミン
グを示す。またQWR及びQRDの両信号及びRESB
T信号、入カデータエ0〜工3絋第1図の本発明のQB
Rが様々な状態になるように適宜設定したものである。
T1はRESETがかかる以前でキューポインタP4−
PO,QBR出力03〜00 、QRDY 。
QFULL等の出力信号は全て不定(図中1X1)であ
る。I2でRESETかアクティブになシ、キー−ポイ
ンタp4−poiipo=11 ’ 、PI〜P 4 
=t o eにイニシャライズされる。その結果QBR
出力03−00にはI3−IOの入カデータ即ちt p
 Heが出力されると共にQRDY、QFULLは1イ
ンアクテイブ1になる。I3でRESETか1インアク
テイブになると、QRDとQWRは共にインアクティブ
になるので5HR−8HLの両信号Fi1インアクティ
フ1に11、I2の状態を保持する。I4でQWRがア
クティブになると。
8HL信号か1アクテイフ1になシキューポインタは左
シフトしてPlが1アクテイフ1になる。
シフトレジスタ810−813には工〇−工3の入カデ
ータ’FH’が書き込まれる。QBR出力oo−oaに
はシフトレジスタ810−813のテーク’Fi’が出
力される。さらに、キューポインタPOが1インアクテ
イブ1になるのでQRDYが17りティ71になる。T
5でQRDか2アクテイブ1になるとキューポインタh
右シフトし?POが1アクテイブ′となる。またシフト
レジスタはデータをシフトして%QBR出力00−03
には工0−13の入力データ即ち’ Elf ’か出力
され、QRDYi’インアクティブ′になる。T6でQ
WRか1アクテイブ1になると、T4と同様にシフトレ
ジスタの810−813にはlo−T3の入力データ即
ち’ E n ’が書き込まれる。そして、キューポイ
ンタは左シフトしてPlが1アクテイブ1となる。また
QBR出力00−03に扛シフトレジスタ810−81
3のデータe E IIゝが出力され、QRDYは9ア
クテイブ1になる。T7でもQWRが1アクテイブ1で
あ夛、キューポインタは左シフ トLP 2が1アクテ
イブ1になシ、シフトレジスタ820−823にはlo
−T3の入力データ即ち’DH’が書き込まれる。また
QBR出力oO−03にはシフトレジスタ510−81
3のデータ1E「が出力される。T8でQRD−QWR
が共に1アクテイブ1になるので、シフトレジスタ82
0−823KIO−T37)入力チー1即ち’Cii’
が書き一込まれると共にシフトし、QBRの出力00−
03にはシフトレジスタ810−813の出力データ’
DH’が出力される。またキューポインタはSHR信号
・8HL信号が共に1インアクテイア1になるため前の
T7の状態を保持しT2が1アクテイフ1のままに々る
。T9でQVIが1アクテイブ1になるとキューポイン
タは左シフトしてT3か1アクテイブ1となシ、シフト
レジスタ830−833にはQBHの入力デー?即ち’
BH’が査き込まれる。またQBR,の出力00−03
にはシフトレジスタ810−813のデータ’DH”が
出力される。TIOでもQWRが1アクテイフ1で、キ
ューポインタは左シフトしてT4が1アクテイブ9とな
シ、シフトレジスタ840−843にはQBRの入力デ
ータ即ち’AH’が書き込まれる。またQBR出力00
−03にhシフトレジスタ810−813のデータ’D
H’が出力される。キューポインタP4が1アクテイブ
1になるのでQFULLが1アクテイブ′になる。Tl
lではQ′wR・QRDか共に9インアクテイフ1であ
るので、T3と同様に全ての出力がT10と同じ状態を
保持する。T12でQ几りが9アクテイブ1になるとキ
ューポインタは右シフトしてT3が1アクテイフ1にな
る。シフトレジスタ社シフトしてQBR出力00−03
にaシフトレジスタ810−813のデータ’CH’が
出力される。キューポインタP4は1インアクテイブ1
になるのでQF[JLL4’インアクティフ1になる。
本実施例ではキューポインタを右シフトの左シ 4フト
可能なシフトレジスタで構成したか、バイナリカウンタ
等のカウンタで構成してそのテコード出力をキューポイ
ンタ信号としても良い。また、QBHの構成を4ビット
×4段で説明したが、とむ。
れも任意のmピッ)xn段のQBRでも何ら艙賃えない
(発明の効果) 以上説明したように本発明によれは、従来のRAM方式
のQBRで必要であったキューリートポインタとキュー
ライトポインタか一つのポインタで兼用でき、QRDY
・QFULL等の状態信号も何ら必要とゼす、単にキュ
ーポインタ出力を取シ出すだけで良い。このため回路構
成が非常に簡単になシ、ハードウェアの減少か可能とな
る。また、従来シフトレジスタ方式とRAM方式の両者
の欠点であった複雑なタイミング制御も不要になシ、Q
RD(読出し)とQWR(書込み)が同時に実行できる
等、その効果は非常に大である。
【図面の簡単な説明】
第1図a本発明の一実施例のブロック図、第2図は第1
図のタイミングチャート、第3図は従来のブロック図で
ある。 QWR・・・・・・キューバッファレジスタへの書込信
号、QRD・・・・・・キューバッファレジスタからの
読出信号、lo−T3・・・・・・キューバッファレジ
スタのデータ入力端子、00−03・・・・・・キュー
バッファレジスタからのデータ出力端子、QRDY・・
・・・・キューバッファレジスタがレディ状態であるこ
とを示す信号、QFULL・・・・・・キューパッファ
レジスタが満杯である事を示す信号、RESET・・・
・・・キューバッファレジスタのイニシャライズ信号、
8HR。 SHL・・・・・・2人力ANDゲート、QB、DYB
・・・・・・インバータ、POO,POI 、PIO,
pH、P2O。 P2O,P21.P2O,P31.P41,000−0
03゜010.013,020−023,030−03
3,040−043・・・・・・トランスファーケート
、005−008゜015−018,025−028,
035−038,045−048・・・・・・トランス
ファーゲート、PO−P4・・・・・・シフトレジスタ
構成のキューポインタ、510−820−830−84
0,811−821−831−841゜812−822
−832−842.813−823−833−843・
・・・・・シフトレジスタ、Tl−T12・・・・・・
タイミング信号、キューポインタPO(7)8・・・・
・・1’LESET信号によって曾11にセットされる
端子、キューポインタP1〜P4のR・・・・・・RE
SET信号によって101にリセットされる端子。 7丁〜゛\ 代理人 弁理士  内 原   晋(、′  □ゝ:髪
1図

Claims (1)

    【特許請求の範囲】
  1. 第1の信号によりシフト動作を実行するシフトレジスタ
    と、前記第1の信号およびこれと異なる第2の信号によ
    り制御されるポインタと、該ポインタにより前記シフト
    レジスタの任意のビットにデータを選択入力する手段と
    を有する事を特徴とするバッファレジスタ。
JP13476685A 1985-06-20 1985-06-20 バツフアレジスタ Pending JPS61292747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13476685A JPS61292747A (ja) 1985-06-20 1985-06-20 バツフアレジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13476685A JPS61292747A (ja) 1985-06-20 1985-06-20 バツフアレジスタ

Publications (1)

Publication Number Publication Date
JPS61292747A true JPS61292747A (ja) 1986-12-23

Family

ID=15136061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13476685A Pending JPS61292747A (ja) 1985-06-20 1985-06-20 バツフアレジスタ

Country Status (1)

Country Link
JP (1) JPS61292747A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1681680A2 (en) * 2001-09-17 2006-07-19 SanDisk Corporation Dynamic column block selection
US7170802B2 (en) 2003-12-31 2007-01-30 Sandisk Corporation Flexible and area efficient column redundancy for non-volatile memories
US7586793B2 (en) 2001-09-17 2009-09-08 Sandisk Corporation Dynamic column block selection
US7974124B2 (en) 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories
US8027195B2 (en) 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US8102705B2 (en) 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US8144512B2 (en) 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
US8468294B2 (en) 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects
US9748001B2 (en) 2009-07-06 2017-08-29 Sandisk Technologies Llc Bad column management with bit information in non-volatile memory systems
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1681680A2 (en) * 2001-09-17 2006-07-19 SanDisk Corporation Dynamic column block selection
EP1681680A3 (en) * 2001-09-17 2006-08-02 SanDisk Corporation Dynamic column block selection
US7586793B2 (en) 2001-09-17 2009-09-08 Sandisk Corporation Dynamic column block selection
US7768841B2 (en) 2001-09-17 2010-08-03 Sandisk Corporation Dynamic column block selection
US7170802B2 (en) 2003-12-31 2007-01-30 Sandisk Corporation Flexible and area efficient column redundancy for non-volatile memories
US7405985B2 (en) 2003-12-31 2008-07-29 Sandisk Corporation Flexible and area efficient column redundancy for non-volatile memories
US8228729B2 (en) 2009-06-05 2012-07-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US8102705B2 (en) 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US8027195B2 (en) 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US7974124B2 (en) 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories
US9748001B2 (en) 2009-07-06 2017-08-29 Sandisk Technologies Llc Bad column management with bit information in non-volatile memory systems
US8144512B2 (en) 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
US8468294B2 (en) 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells

Similar Documents

Publication Publication Date Title
JPS61292747A (ja) バツフアレジスタ
JPS6351287B2 (ja)
JPH02168320A (ja) マイクロプロセッサ
US4225921A (en) Transfer control technique between two units included in a data processing system
US5734927A (en) System having registers for receiving data, registers for transmitting data, both at a different clock rate, and control circuitry for shifting the different clock rates
KR950012058B1 (ko) 레지스터 제어 회로
US4217639A (en) Logic for generating multiple clock pulses within a single clock cycle
US4566062A (en) Timing control system in data processor
KR940001268B1 (ko) 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서
US4914581A (en) Method and apparatus for explicitly evaluating conditions in a data processor
JPS6410854B2 (ja)
JPS61211742A (ja) バツフアレジスタ
JPH0443415A (ja) 中央演算処理装置
SU1594519A1 (ru) Ячейка однородной вычислительной среды
JP2667810B2 (ja) ベクトル処理装置
Chapman PicoBlaze for Spartan-6, Virtex-6, 7-Series, Zynq and UltraScale Devices (KCPSM6)
KR100432242B1 (ko) 병렬 입출력 장치의 인터럽트 발생 장치
JPH04353925A (ja) 演算装置
RU2020744C1 (ru) Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде
JPS63629A (ja) デ−タ処理方式
JPS6112575B2 (ja)
JPH01256094A (ja) レジスタファイル
JPH07249983A (ja) フィールドプログラム可能なゲートアレイのローディング方式
JPH02280263A (ja) マイクロプロセッサ
JPH05120079A (ja) 動作履歴記憶装置