JPS6045808A - 数値制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は数値側（ａ１１装置に関し、特に複数の制御軸
に対する指令パルスの分配方式に関するものである。従
来のパルス分配方式によるＮＧ装置においては、１個の
パルス先住器が設けられ、そこから１１１られる指令パ
ルスを、複数の制御軸に対してそれぞれ決められたパル
ス数だけ分配するようにしている。このため制御モード
が制限され、柔軟性を°欠く憾みがあった。

本発明は上記の実情に鑑の成されたもので、以下本発明
の実施例を図面と共に説明する。

第１図において、（１，）　（１χ）−−−−−（ＩＩ
−１）はＮＣボードで、、Ｘ、Ｙ、Ｚ、Ｕ、Ｖ、Ｗ−−
−−−軸等で表わされる各制御軸を制御する制御回路か
設Ｊｌられている。ボード（１，）にはパルス発生回路
（２）。

補間演算回路（３）、パルス切り替え回路（４）及びパ
ルス入出力端子（５，）等が設りられている。パルス切
り替え回路（４）はフリップフロップ（６）、インノ＼
−タ［７）　（８）及びゲート［１）　（１０）　（ｉ
ｌ）等により図示のように構成されている。他のホード
（１λ）〜（１ｎ）もボード（１，）と同一構成さてお
り、それぞれパルス入出力端子（５λ）〜（５ｎ）か設
げられている。

尚、（１２）はハスラインである。

本発明は複数の制御軸を同期させて動作さゼる場合、こ
の複数の制御軸の一つを主軸とし他を従軸と成し、主軸
を制御するホード内に設けられたパルス発生回路から得
られるパルスを、複数の制御軸の共通の指令パルスとし
て用いるようにしたものである。

例えはボード（１１）で制御される制御軸を主軸とし、
ポー１”（１２）〜（１１）で制御される制御軸を従軸
とする。この場合はボード（１１）におけるフリップフ
ロップ（６）の出力をＱ、＝ｒｌゴ、Ｑ２−「０」に設
定すると共にボード（１２）〜（１１）におＬ−するフ
リップフロップ（６）の出力をＱ、＝ｒＯＪ。

Ｑ２−　ｒ　ｉ　Ｊ　に設定する。これによってボート
（１＋）におしプるゲート（９）（１１）が開かれ、ゲ
ート（１０）が閉ざされる。従ってパルス発生回路（２
）から出力される指令パルスＦＰがゲー１−　（１１）
を通って補間演算口＋２＆（３１に供給されると共に、
ゲート（９）を血って☆ｊ１．１子（５１）から外部に
出力される。一方。

ポー　ド（１２）〜（ｌｉ）においては、ゲート（１０
）が開かれゲー１−　（９１（１１）が閉ざされる。従
、って。

これらのボード（１２）〜（ｌｉ＞のパルス発生回路（
２）からのパルスＦＰはゲー）（１１）で阻止される。

そしてホード　（１１）の端子（５，）から出力された
パルスＦＰがハスライン（１２）を通じて端子（５ｚ）
〜（５１）からボード（１２）〜（１ｊ）に入力され、
さらにゲート（１０）を通じて補間演算回路（３）に供
給される。以上によれば、ボード　（１））〜（１１）
の補間演算回路（３）が１ボード（１１）のパルス発生
回路（２）から得られるパルスＦＰを共通の指令パルス
として動作される。これによって各制御軸を互いに同期
させて制御することができる。

またこの同期制御とは別に例えばボード（１ｎ）で制さ
れる制御軸を単独で制御する場合は、このホード（１ｎ
）におけるフリップフロップ（６）の出力をＱＩ　＝　
ｒＯＪ、Ｑ２−ｒＯＪに設定する。これによってゲート
（１１）が開きケート（！］＋　（１’Ｏ）が閉ざされ
るので、このボード（Ｉｎ）の補間１′３Ａ算回路（３
）には、このボード（１ｎ）のパルス発生回路（２）か
ら得られるパルスＦＰが供給される６尚、各ボード（１
１）〜（１ｎ）のフリップフロップ（６）の出力の設定
は、各ボート内にそれぞれ設げられたづ一ブ・コンピュ
ータ（図示せず）の指示に基づいて行われる。

以上によれば、ポーＦ　（１＋）〜（１ｎ）のうらの任
意の複数のボードを同期させて動作させることができる
と共に、任意のボードを単独に動作させることかできる
。また単にボードの数を増加するたけて制御軸の数を増
やすことができる。従って。

従来のＮＣ装置に比べて設定し得る制御モードのパター
ンが１′：口Ｊ１になると共に、制御モードの数の増減
も簡単になり、柔軟性に冨んだ制御を行うことができる
。

次に同期制御される複数のボードにおける補間ｔｌｔ算
動作を同時にスタートさせるだめのスタート回路の実施
例について第２図と共に説明する。複数の制御軸を同期
制御する場合、補間演算のスタートを各軸で同時に行う
には、メイン・コンピュータからパスラインを通して各
ボードにスタート信号を与えればよいが、同期させる複
数の制御軸を選択する機能をメイン・コンピュータに持
たせる必’、１３ｙがあるう本実施例は一つのボードに
スタート指令を与えるだけで、他のボードも同時にスタ
ートさせるようにしたものである。

負）２図においてホード（１，）〜（１ｎ）にはスター
ト信号切り替え回路（１３）　、サブ・コンピュータ（
１４）及び補間演算回路（３）が設けられている。

スタート信号切り替え回路（１３）はフリソプフロソ７
”　（１５）　、スイッチ回路（Ｉ６）及びインバータ
（１７）　（１Ｂ）　（１９）等で構成されている。ま
た各ボード（１１）〜（Ｉｎ）にはスタート信号の入出
力端子（１９，）〜（１９ｎ　）が設けられている。

上記構成において１例えばボード（１１）〜（Ｉｉ）を
同期させる場合１例えばホード（１１）のスイッチ回路
（１６）の接点ａとす、ｂとｃ、ｃとｄを接続する。即
ち３図のＪ２．Ｊ３で示す接続状態と成す。

これと共に他のボード（１２）〜（１１）のスイッチ回
路（１６）はＪ３で示す接続状態と成す。次にこの状態
において、メイン・コンピュータ（図示せず）からパス
ライン（１２）を通じてボート’（Ｌ＋）にスタート指
令信号を加える。この信号によってこのボード（１１）
のフリップフロップ（１５）がトリガされ、そのＱ３出
力がスタート信号ＳＴ、としてインバータ（１７）、ス
イッチ回路（１６）及びインバータ（１Ｂ）　（１９）
を介してサブ・コンピュータ（１４）のＮＭＩ端子（マ
スク不能割り込み端子）に加えられる。これと共に上記
信号ＳＴ、はスイッチ回路（Ｉ６）の接点すから端子（
１９１）を介して外部に出力される。この外部出力され
た信号ＳＴｉはハスライン（１２）を通して他のボード
（１））〜（１１）の〜１）子（１９２）〜（１９ｉ）
から入力され、スイッチ回路（１６）の接点すからイン
バータ（１８）（１９）を介してザブ・コンピュータ（
１４）のＮＭＩ−１Ａｉ子に加えられる。

ボード（１，）〜（１１）の各サブ・コンピュータ（１
４）は信号ＳＴ１を受けると直ちに補間演算回路（３）
に演算スタート信号ＳＴ、を送る。

また例えばボード（Ｉｎ）のスイッチ回路（１６）を、
１１て示す接続状態として置けば、このボード（Ｉｎ）
には外部から信号ＳＴ、が入力されることがなく、また
このボート’（ｉｎ）から外部に信号ＳＴＡか出力され
ることもない。従って、このホード（Ｉｎ）を単独で動
作させることができる。

以上によれば、同期制御される複数のボードのうちの任
意の一つにスタート指令を与えるだけで。

全てのボードの補間演算を同時にスタートさせることが
できると共に、任意のボードを単独に動作させることが
できる。

次に各ボード内のサブ・コンピュータのメモリーを外部
のメイン・コンピュータによりアクセスするようにした
実施例について述べる。

ＮＣ装置においては、ホード内のザブ・コンピュータに
附属するＲＡＭ、ＲＯＭ等のメモリーを外部から参照し
て２例えばメモリーを読みだしてデータを確認したり、
あるいはメモリーに新しいデータを書き込んだりする必
要がある場合がある。

上記メモリーをメイン・コンピュータを用いて容易にア
クセスするための方法を以下に述べる。

（１）、まず、メモリーのアドレスカウンタに参照すべ
きアドレスをセットする。

（２）５次にメイン・コンピュータからザブ・コンピュ
ータに対して　Ｂｕｓ　Ｒ１！ＱＵＥＳｉ’　をかけて
ＢＵＳ　ＡＣＫを待つ。

（３）　、Ｂ［ＪＳ　ＡＣＫを受げたら、ＩＮ命令を出
してメモリーのセットされた７ドレスを読みだしてデー
タを得る。又はＯＵＴ命令を出してメモリーのセｙ　ｌ
□されたアドレスにデータを書ぎ込む。

（４）、データの出力又は入力が終了したらＢ［ＪＳＲ
ＩＥ［１ＵＩＥＳＴをリセットして、メモリー及びアド
レスカウンタの使用権を再びサブ・コンピュータに移す
。

以上によればザブ・コンピュータのメモリーア（レス空
間の使用権を一旦メイン・コンピュータに移し、その間
にデータの入出力を行うことができる。制御軸の動作は
パルス発生回路（２）、補間演算回路（３）等所定の回
路の動作によって行われ、この間サブ・コンピュータは
停止している。従って制御軸で一つの動作が行われてい
る間に、前述のようにしてメモリーアドレス空間をメイ
ン・コンピュータにより、参照して、そのデータを確認
したり、あるいは次の制御動作のデータを書き込んだり
することを容易に行うことができる。

第３図はボートの回路構成の実施例をボード（１１）を
例として示すものであり、第１図及び第２図と対応する
回路には同一符号を付しである。

第３図において、ハスライン（１２）、メイン・ニノン
ピューク（２０）及びこのメイン・コンピュータ（２０
）に附属するＲＡＭ　（２１）　、　ＲＯＭ　（２２）
を除く部分がボード（１１）をしめす。ボード（１１）
には前述したパルス発生回路（２）１パルス切り替え回
路（４）、補間演算回路（３）、スタート信号切り替え
回路（１３）及びサブ・コンピュータ（１４）等が設け
られ、またサブ・コンピュータ（Ｉ４）のハスライン（
２３）が設けられている。（２４）は偏差カウンターで
、補間演算回路（３）で演算されたパルスと工作機械か
らのフィードバンクパルスＦＢとの差を示す信号を得る
。この信号は出力切り替え回路（２５）を介してＤ／Ａ
変換器（２６）でアナログ制御電圧に変換され、この制
御電圧によりモータが制御される。（２７）は原点位置
決め回路、（２Ｂ＞はサブ・コンピュータ（１４）の割
り込みコントローラ、（２９）はディジタル入力回路、
（３０）はメイン・コンピュータ（２０）の割り込みコ
ントローラ、（３１）はザブ・コンピュータ（Ｉ４）の
ＲＡＭ。

（３２）はサブ・コンピュータ（１４）のＲＯＭ。

（３３）はアドレスカウンタ、（３４）はディジクル出
力回路である。

この１ｉＪ３図の回路においては、前述したようＱこメ
イン・コンピュータ（２０）により、ＲＡＭ　（３１）
及びＲ，ＯＭ　（３２’）をアドレスカウンタ（３３）
を用いて参照することができるが、この他にパルス発４
に回路（２］　、　？ｌＩｉ間／ｉｉｆ算回路（３１等
の所定の回路にアト′Ｉ／スを与えて置いて、これらの
回路をメイン・コンピュータ（２０）によりアドレスカ
ウンタ（３３）を用いて参照するようにしてもよい。こ
のようにメイン・コンピュータ（２０）　？こより入出
力アドレス空間を参照する１幾能を持たせることによっ
て。

−１−１記所定の回路の状態を調べたり、あるいは所定
回路に直接データを入力したりすることができる。

例えばオーバーランの停止をメイン・コンピュータによ
り制御することができる。

本発明はＮＣボードに指令パルス発生回路を内１代させ
、この内蔵された指令パルス発生回路から得られる指令
パルスを外部に出力することを選択すると共に、この指
令パルスとボードの外部から（＋（給される（け令パル
スとを選択して補間演算回路に供給するようにしたので
、複数の制御軸を同期させる場合、一つのボードから得
られる指令パルスを他のボートに分配することによって
、同期を簡単にとることかできる。また従来のＮＣ装置
より制御モートの設定が自由になり、さらにボードの数
を増やすことにより軸数を増やすことができ。

柔軟性に冨む制御を行うことができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図　１’１２図
はスター１−回路の実施例を示すブロック図。 第３図は本発明を含むＮＣボードの実施例を示すブロッ
ク図である。 なお９図面に用いた符号において。 （１１）　〜（Ｉｎ）　−−−−−−−−Ｎ　Ｃホード
（２）−−−−−−’−−−−−−−−−−−パルス発
生回路（３）　−−−−−−−−−−−一−−−−−補
間演算回路（４）−−−−−−−−−−−−−−−−−
−パルス切り替え回路（５□）〜（５ｎ）　−−−−−
−−−−パルス入出力端子である。 代理人土屋　恥 〃　常包芳男 〃　杉浦俊貴

Claims (1)

【特許請求の範囲】
1. 制御軸を制御する制御回路に、指令パルス発生回路と、
   この指令パルス発生回路から得られる指令パルスを外部
   に出力することを選択すると共に一上記指令パルスと外
   部から供給される指令パルスとを選択して補間演算回路
   に供給する指令パルス切り替え回路とを設けたことを特
   徴とする数イ直制御装置。