JPH03218530A - 高速割込み処理装置 - Google Patents
高速割込み処理装置Info
- Publication number
- JPH03218530A JPH03218530A JP1385390A JP1385390A JPH03218530A JP H03218530 A JPH03218530 A JP H03218530A JP 1385390 A JP1385390 A JP 1385390A JP 1385390 A JP1385390 A JP 1385390A JP H03218530 A JPH03218530 A JP H03218530A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- interruption
- executed
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000004043 responsiveness Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、割込み発生時に現在実行中の命令を中断して
、割込み処理を即座に実行することにより、割込み応答
性を向上させることができる高速割込み処理装置に関す
るものである。
、割込み処理を即座に実行することにより、割込み応答
性を向上させることができる高速割込み処理装置に関す
るものである。
従来の技術
従来、割込み発生時に実行中の命令があると、その命令
を最後まで実行した後に、割込み処理のプログラムを実
行するのが一般的であった。
を最後まで実行した後に、割込み処理のプログラムを実
行するのが一般的であった。
発明が解決しようとする課題
これによると、割込み発生時に実行中の命令が、データ
の読み出し状態であっても、書き込み状態であっても、
一律に命令を最後まで実行するという方法であり、演算
部のシーケンスに時間を要する乗除算命令では、割込み
が発生しても、最後まで命令を実行するため、割込み処
理プログラムの起動に時間を要していた。更に、システ
ム設計を行なう場合、割込み応答性はシステムのスルー
ブットを左右する要因であり、乗除算命令等、演算処理
に時間がかかる命令実行中に割込みが発生したときの応
答時間が、ワーストケースとなる為、その応答時間でシ
ステム設計を行なっており、割込み応答時間を縮めるこ
とが重要となっていた。
の読み出し状態であっても、書き込み状態であっても、
一律に命令を最後まで実行するという方法であり、演算
部のシーケンスに時間を要する乗除算命令では、割込み
が発生しても、最後まで命令を実行するため、割込み処
理プログラムの起動に時間を要していた。更に、システ
ム設計を行なう場合、割込み応答性はシステムのスルー
ブットを左右する要因であり、乗除算命令等、演算処理
に時間がかかる命令実行中に割込みが発生したときの応
答時間が、ワーストケースとなる為、その応答時間でシ
ステム設計を行なっており、割込み応答時間を縮めるこ
とが重要となっていた。
本発明は上記従来の課題を解決するもので、割込み受理
時点で実行中の命令を即座に停止することにより、高速
割込み応答性を実現する高速割込み処理装置を提供する
ことを目的としている。
時点で実行中の命令を即座に停止することにより、高速
割込み応答性を実現する高速割込み処理装置を提供する
ことを目的としている。
課題を解決するための手段
この課題を解決するために、本発明の高速割込み処理装
置は、 （ａ） 割込み発生時に実行中の命令が、書き込みサ
イクルでないならば即座に命令を止める。
置は、 （ａ） 割込み発生時に実行中の命令が、書き込みサ
イクルでないならば即座に命令を止める。
（ｂ） レジスタファイルの内容のバックアップを常
に持ち、命令を即座に止めて割込みを受理する。
に持ち、命令を即座に止めて割込みを受理する。
（ｅ） 割込み発生時に、実行中の命令がレジスタア
クセスであれば命令を即座に止め、ＲＡＭ等のデータエ
リアをアクセスしていれば命令を最後まで実行する。
クセスであれば命令を即座に止め、ＲＡＭ等のデータエ
リアをアクセスしていれば命令を最後まで実行する。
ように構成されている。
作用
この構成により、ハードウェアの負担を最小限にして割
込み発生時に実行中の命令を停止でき、高速割込み応答
性を実現することができる。
込み発生時に実行中の命令を停止でき、高速割込み応答
性を実現することができる。
実施例
以下本発明の実施例について説明する。
第１図は本発明の一実施例であって、割込み発生時に、
現在実行中の命令が書き込みサイクルでないなら実行中
命令を即座に中断し割込み処理を行なう高速割込み処理
装置の構成を示したブロック図である。割込み受理許可
判断部１は書き込みサイクルであるか否かを示す書き込
みサイクルラッチ２（以下ライトサイクルラッチ）と命
令終了を示す命令終了信号ラッチ３を入力とするゲート
回路４とから成り、ライトサイクルでない場合と命令終
了時にアクティブ信号として割込み受理許可信号５を出
力する。各命令が、ライトサイクルか否か、或いは命令
の最後のサイクルであるか否かは、マイクロＲＯＭ７か
ら情報が出力され、各命令毎に情報は更新されて、割込
み受理許可判断部１に伝送される。割込み部６は割込み
受理許可信号５を受けて、割込み処理を開始できるか否
かを判断する。マイクロプロセッサ或いはマイクロコン
ピュータにおいて、その命令セットが、読み出しと書き
込み動作を繰り返す命令を含んでいなければ、また、ソ
フトウェアで、その様な命令を使用しなければ、簡単な
ゲート構成により、例えば乗除算命令の様に演算サイク
ルが非常に長くなる命令を実行中に命令を即座に停止す
ることができ、割込み応答性が向上する。
現在実行中の命令が書き込みサイクルでないなら実行中
命令を即座に中断し割込み処理を行なう高速割込み処理
装置の構成を示したブロック図である。割込み受理許可
判断部１は書き込みサイクルであるか否かを示す書き込
みサイクルラッチ２（以下ライトサイクルラッチ）と命
令終了を示す命令終了信号ラッチ３を入力とするゲート
回路４とから成り、ライトサイクルでない場合と命令終
了時にアクティブ信号として割込み受理許可信号５を出
力する。各命令が、ライトサイクルか否か、或いは命令
の最後のサイクルであるか否かは、マイクロＲＯＭ７か
ら情報が出力され、各命令毎に情報は更新されて、割込
み受理許可判断部１に伝送される。割込み部６は割込み
受理許可信号５を受けて、割込み処理を開始できるか否
かを判断する。マイクロプロセッサ或いはマイクロコン
ピュータにおいて、その命令セットが、読み出しと書き
込み動作を繰り返す命令を含んでいなければ、また、ソ
フトウェアで、その様な命令を使用しなければ、簡単な
ゲート構成により、例えば乗除算命令の様に演算サイク
ルが非常に長くなる命令を実行中に命令を即座に停止す
ることができ、割込み応答性が向上する。
第２図は現在実行中の命令を止める動作を示したシーケ
ンス図である。命令実行中において、割込みが発生した
場合、その命令がライトサイクルでない実行サイクル（
リードサイクルを含む）であれば、命令実行を中断し、
割込み処理を実行する。従って命令の実行サイクルのう
ち、中断後のサイクルとライトサイクル分早く、割込み
処理は実行され割込み応答性は良くなる。
ンス図である。命令実行中において、割込みが発生した
場合、その命令がライトサイクルでない実行サイクル（
リードサイクルを含む）であれば、命令実行を中断し、
割込み処理を実行する。従って命令の実行サイクルのう
ち、中断後のサイクルとライトサイクル分早く、割込み
処理は実行され割込み応答性は良くなる。
第３図は本発明の他の実施例で、１命令実行毎に、レジ
スタファイルのバックアップをとり、割込み発生時にお
いて実行中の命令を即座に中断し、割込み処理を行なう
ものの構成を示すプロック図である。レジスタファイル
８のデータは各命令のラストサイクル信号９が発生する
たびに、すなわち各命令の最終ステート毎にバックアッ
プ制御部１０によりバックアップファイル１１に転送さ
れる。各命令毎にレジスタファイルのバックアップをと
ることにより、割込み発生時に実行中の命令がライトサ
イクルでなければ現在実行中の命令を中断して割込み処
理を即座に実行できるととも、中断した命令の再実行の
際、リードデータも割込み処理前と同じデータを使うこ
とができ、演算データが保障され、また、割込み受理時
に必要なレジスタ退避処理が不必要となるので、割込み
応答性が向上し、ソフトウェアの負担が軽減する。
スタファイルのバックアップをとり、割込み発生時にお
いて実行中の命令を即座に中断し、割込み処理を行なう
ものの構成を示すプロック図である。レジスタファイル
８のデータは各命令のラストサイクル信号９が発生する
たびに、すなわち各命令の最終ステート毎にバックアッ
プ制御部１０によりバックアップファイル１１に転送さ
れる。各命令毎にレジスタファイルのバックアップをと
ることにより、割込み発生時に実行中の命令がライトサ
イクルでなければ現在実行中の命令を中断して割込み処
理を即座に実行できるととも、中断した命令の再実行の
際、リードデータも割込み処理前と同じデータを使うこ
とができ、演算データが保障され、また、割込み受理時
に必要なレジスタ退避処理が不必要となるので、割込み
応答性が向上し、ソフトウェアの負担が軽減する。
第４図はさらに他の実施例であって、レジスタファイル
アクセスのみが行なわれた場合のみ、割込み発生時に実
行中の命令を中断して割込みを受理し、レジスタファイ
ル以外のＲＡＭであれば実行中の命令を最後まで実行し
て割込みを受理するものの構成を示すブロック図である
。割込み受理許可判断部ｌ２はライトサイクル信号ラッ
チ２と命令終了信号ラッチ３とＲＡＭアクセス信号ラッ
チ１４を受けて、ゲート回路により割込み受理許可信号
５を発生する。ライトサイクル信号ラッチ２は命令実行
においてライトサイクルがあったか否かを示す信号のラ
ッチで、命令終了信号ラッチ３は命令のライトサイクル
であるか否かを示す信号のラッチ、ＲＡＭアクセス信号
ラッチ１４は、命令中にレジスタ以外のＲＡＭアクセス
があったか否かを示す信号のラッチである。レジスタ以
外のＲＡＭアクセスがなく、ライトアクセスがない場合
に割込み受理許可信号５がアクティブとなり、ＲＡＭア
クセスがあるかあるいはライトアクセスがあった場合は
命令が最終サイクルになったとき、割込み受理許可信号
５がアクティブとなる。割込み受理許可信号５は割込み
部６に入力され、割込み処理が可能か否かが判断される
。ライトサイクル信号ラッチ２，命令終了信号ラッチ３
，ＲＡＭアクセス信号ラッチ１４にはマイクロＲＯＭ部
７より命令がどのようなサイクルにあるかが判断され、
それぞれ入力される。基本演算がレジスタ演算で行なわ
れるマイクロプロセッサ，マイクロコンピュータにおい
て、割込み発生時に実行中命令を中断して割込み受理が
でき、また、データ管理をレジスタ内データだけに絞れ
るため、ハードウェア及びソフトウェアの負担が軽減さ
れる。また、ＲＡＭデータはタスク間のデータ通信に使
゛用される場合が多《、リードデータであっても、その
データが変更になる場合があり、ＲＡＭデータアクセス
があった場合、命令の最後まで実行して、割込み受理す
るようにすることにより、ソフトウェアの負担が軽減さ
れるとともに、レジスタ演算を中心にソフトウェアを容
易に組めることから、実質上割込み応答は高速にできる
。
アクセスのみが行なわれた場合のみ、割込み発生時に実
行中の命令を中断して割込みを受理し、レジスタファイ
ル以外のＲＡＭであれば実行中の命令を最後まで実行し
て割込みを受理するものの構成を示すブロック図である
。割込み受理許可判断部ｌ２はライトサイクル信号ラッ
チ２と命令終了信号ラッチ３とＲＡＭアクセス信号ラッ
チ１４を受けて、ゲート回路により割込み受理許可信号
５を発生する。ライトサイクル信号ラッチ２は命令実行
においてライトサイクルがあったか否かを示す信号のラ
ッチで、命令終了信号ラッチ３は命令のライトサイクル
であるか否かを示す信号のラッチ、ＲＡＭアクセス信号
ラッチ１４は、命令中にレジスタ以外のＲＡＭアクセス
があったか否かを示す信号のラッチである。レジスタ以
外のＲＡＭアクセスがなく、ライトアクセスがない場合
に割込み受理許可信号５がアクティブとなり、ＲＡＭア
クセスがあるかあるいはライトアクセスがあった場合は
命令が最終サイクルになったとき、割込み受理許可信号
５がアクティブとなる。割込み受理許可信号５は割込み
部６に入力され、割込み処理が可能か否かが判断される
。ライトサイクル信号ラッチ２，命令終了信号ラッチ３
，ＲＡＭアクセス信号ラッチ１４にはマイクロＲＯＭ部
７より命令がどのようなサイクルにあるかが判断され、
それぞれ入力される。基本演算がレジスタ演算で行なわ
れるマイクロプロセッサ，マイクロコンピュータにおい
て、割込み発生時に実行中命令を中断して割込み受理が
でき、また、データ管理をレジスタ内データだけに絞れ
るため、ハードウェア及びソフトウェアの負担が軽減さ
れる。また、ＲＡＭデータはタスク間のデータ通信に使
゛用される場合が多《、リードデータであっても、その
データが変更になる場合があり、ＲＡＭデータアクセス
があった場合、命令の最後まで実行して、割込み受理す
るようにすることにより、ソフトウェアの負担が軽減さ
れるとともに、レジスタ演算を中心にソフトウェアを容
易に組めることから、実質上割込み応答は高速にできる
。
発明の効果
以上のように本発明によれば、割込み処理を高速に行な
うことができ、高速応答性を実現できるとともに、再実
行が困難な、ライトアクセス途中の命令中断や、ＲＡＭ
データのアクセス後の命令中断を命令実行後にすること
により、ハードウェアやソフトウェアの負担を最小限に
して、割込み受理スピードを上げることができる。
うことができ、高速応答性を実現できるとともに、再実
行が困難な、ライトアクセス途中の命令中断や、ＲＡＭ
データのアクセス後の命令中断を命令実行後にすること
により、ハードウェアやソフトウェアの負担を最小限に
して、割込み受理スピードを上げることができる。
第１図は本発明の一実施例の高速割込み処理装置の構成
を示すブロック図、第２図は現在実行中の命令を止める
シーケンス図、第３図は本発明の他の実施例の構成を示
すブロック図、第４図はさらに別の実施例の構成を示す
ブロック図である。 １，１２・・・・・・割込み受理許可判断部、２・・・
・・・ライトサイクル信号ラッチ、３・・・・・・命令
終了信号ラッチ、４，１３・・・・・・ゲート回路、５
・・・・・・割込み受理許可信号、６・・・・・・割込
み部、７・・・・・・マイクロＲＯＭ、８・・・・・・
レジスタファイル、９・・・・・・各命令ライトサイク
ル信号、１０・・・・・・バックアップ制御部、１１・
・・・・・バックアップファイル、１４・・・・・・Ｒ
ＡＭアクセス信号ラッチ。
を示すブロック図、第２図は現在実行中の命令を止める
シーケンス図、第３図は本発明の他の実施例の構成を示
すブロック図、第４図はさらに別の実施例の構成を示す
ブロック図である。 １，１２・・・・・・割込み受理許可判断部、２・・・
・・・ライトサイクル信号ラッチ、３・・・・・・命令
終了信号ラッチ、４，１３・・・・・・ゲート回路、５
・・・・・・割込み受理許可信号、６・・・・・・割込
み部、７・・・・・・マイクロＲＯＭ、８・・・・・・
レジスタファイル、９・・・・・・各命令ライトサイク
ル信号、１０・・・・・・バックアップ制御部、１１・
・・・・・バックアップファイル、１４・・・・・・Ｒ
ＡＭアクセス信号ラッチ。
Claims (3)
- （１）１命令でデータ空間に対し、読み出し・書込みの
一連動作を２回以上繰り返す、レジスタ群の連続転送命
令等を含まない命令セットを持つマイクロコンピュータ
或いはマイクロプロセッサに於いて、全ての割込み例外
要因発生時に、現在実行中の命令が書き込みサイクルで
なければ現在実行中の該命令を即中断、停止して、割込
み例外を受理することを特徴とする高速割込み処理装置
。 - （２）レジスタで構成されるレジスタファイルに対し、
同容量のバックアップメモリを専用に持ち、前記レジス
タファイルの内容を１命令実行毎に自動的に、命令実行
ユニット或いはバスに影響することなく、ハードウェア
でバックアップをとることにより、全ての割込み例外発
生時に現在実行中の命令を即中断、停止し、また、中断
された命令の再実行には前記バックアップメモリの内容
を前記レジスタファイルに再転送して使用することを特
徴とする請求項（１）記載の高速割込み処理装置。 - （３）レジスタ演算方式で構成されたマイクロコンピュ
ータ或いはマイクロプロセッサにおいて、レジスタ演算
以外のメモリ演算、アキュームレータ演算が行なわれた
かどうかを示すフラグとライトアクセスがあったかどう
かを示すフラグを持ち、１命令実行中にレジスタアクセ
スのみが行なわれた場合は割込み例外発生時に即この命
令を中断して割込み例外を受理し、１命令実行中にレジ
スタ以外のアクセスが行なわれた場合は命令の最後まで
実行して割込み例外を受理することを特徴とする請求項
（１）記載の高速割込み処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013853A JP2591211B2 (ja) | 1990-01-24 | 1990-01-24 | 高速割込み処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013853A JP2591211B2 (ja) | 1990-01-24 | 1990-01-24 | 高速割込み処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03218530A true JPH03218530A (ja) | 1991-09-26 |
| JP2591211B2 JP2591211B2 (ja) | 1997-03-19 |
Family
ID=11844837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013853A Expired - Fee Related JP2591211B2 (ja) | 1990-01-24 | 1990-01-24 | 高速割込み処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591211B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144955A (ja) * | 1983-02-08 | 1984-08-20 | Nec Corp | 情報処理装置 |
| JPS61188633A (ja) * | 1985-02-16 | 1986-08-22 | Nec Corp | 記憶装置 |
| JPS6252900A (ja) * | 1985-08-30 | 1987-03-07 | 関西電力株式会社 | 低インピ−ダンス接地避雷針 |
-
1990
- 1990-01-24 JP JP2013853A patent/JP2591211B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144955A (ja) * | 1983-02-08 | 1984-08-20 | Nec Corp | 情報処理装置 |
| JPS61188633A (ja) * | 1985-02-16 | 1986-08-22 | Nec Corp | 記憶装置 |
| JPS6252900A (ja) * | 1985-08-30 | 1987-03-07 | 関西電力株式会社 | 低インピ−ダンス接地避雷針 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591211B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH0430053B2 (ja) | ||
| JPH0530112A (ja) | デイジタル信号処理システムの制御方法 | |
| JP2523653B2 (ja) | 仮想計算機システム | |
| JPH03218530A (ja) | 高速割込み処理装置 | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JPH0646380B2 (ja) | 情報処理装置 | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPH0433130A (ja) | マルチチップ構成方法 | |
| JP2872042B2 (ja) | 共有メモリアクセス方式 | |
| JPH059815B2 (ja) | ||
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JP3206394B2 (ja) | ５段パイプライン構造のプログラマブルコントローラ | |
| JPH0553831A (ja) | 割込み機能付コンピユータ装置 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPS6236576B2 (ja) | ||
| JPS6252900B2 (ja) | ||
| JPH03126134A (ja) | Ｃｐｕのタスク切替方式 | |
| JPS63298638A (ja) | デ−タ処理装置 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS6349941A (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |