JPH03186059A

JPH03186059A - ファクシミリ装置

Info

Publication number: JPH03186059A
Application number: JP1323961A
Authority: JP
Inventors: Hiroyuki Endo; 洋之遠藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-12-15
Filing date: 1989-12-15
Publication date: 1991-08-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、読み取りデータの画素の主走査方向の寸法が
、記録データの画素の２倍になっているファクシミリ装
置に関する。

［従来の技術］グループ３フアクシミリ装置において、その装置機能を
規定しているＣＣＩＴＴ（国際電信電話諮問委員会）の
勧告７．４で示されている標準的な解像度の画素ＰＡの
主走査方向の寸法ＬＡはｌ／８（ｍｌ！１）であり、副
走査方向の寸法ＭＡは１／３．８５（＋ｕ＋）である（
第５図参照）。

また、同勧告にオプションで規定されている、より解像
度の高い画素ＰＢは、主走査方向の寸法は画素ＰＡと同
一であり、副走査方向の寸法間は画素ＰＡの１／２の１
／７．７（＋＋ｖ＋）に設定されている。

また、メーカーによっては、より高い解像度が用意され
ている場合があり、例えば、主走査方向の寸法が画素Ｐ
Ｂと同一で、かつ、副走査方向の寸法肛が画＊ＰＢの１
／２に設定されている画素ＰＣの解像度、および、副走
査方向の寸法が画素ｐｃと同一で、かつ、主走査方向の
寸法ＬＢが画素ｐｃの１７２に設定されている画、１ｉ
ＰＤの解像度などが用いられる。

すなわち、この場合、寸法ＭＣは１／１５．４（−一で
あり。

寸法ＬＢは１／１６（ｍ鵬）である。

さて、画像読み取りには、通常、ラインイメージセンサ
が用いられており、読み取り幅の画像をラインイメージ
センサに結像し、ラインイメージセンサの固有の解像度
でその画像を１ライン分の画素に分解し、おのおの画素
の輝度（濃度）に対応した画信号を形成している。

また、１ラインの読み取り周期に同期して、読取位置を
副走査方向の解像度に応じた距離移動させ、それによっ
て、１ペ一ジ分の原稿画像を読み取っている。

したがって、読み取り解像度を向上するとき、画素ＰＡ
−＋画素ＰＢ→画素ＰＣと副走査方向の寸法を縮小する
場合には、１ラインの読み取り周期に同期して読取位置
を移動する副走査方向の距離を順次１／２に変化させれ
ばよいために、装置コストがあまり高くならない。

一方、画素ＰＤの解像度を実現するには、ラインイメー
ジセンサの１ライン当たりの画素数を２倍に増やす必要
があり、使用するラインイメージセンサが高価になると
ともに、その駆動系および光学系を新規に設計する必要
があり、装置コストが非常に高くなる。

これに対し、記録解像度を向上する場合、記録装置とし
てレーザビームプリンタなど、電子写真プロセスを用い
て画像を形成するページプリンタ装置が用いられる。

このレーザビームプリンタは、基本解像度が画素ＰＤの
解像度に設定され、より低解像度の画素ＰＡ。

Ｐ［ｌ、ＰＣを記録するときには、画素ＰＤを８．４．
２個それぞれ集合して１画素ＰＡ　、　ＰＲ、ＰＣの領
域を構成している６ただし、画素ＰＡおよび画素ＰＢの解像度の画像を記録
するときには、白黒境界部分の量子化誤差が目立つので
、おのおのの画素ＰＡ　、　ＰＢを主走査方向および副
走査方向に二分割した４つの領域に分割し、周囲画素の
白黒状態に基づいてその分割後の領域の白黒状態を設定
し、その分割後の領域を記録画素とみなして画像を記録
することで、記録時に量子化誤差を低減できるようにし
たいわゆるスムージング処理を施していた（特開昭５８
−１１４５７３号参照）。

このように、記録解像度が画素ＰＤのレーザビームプリ
ンタを用いた場合、読み取り解像度が画素ＰＡ　、　Ｐ
Ｂの低い解像度の場合でも、スムージング処理によりあ
る程度まで記録画質を向上できるので、コスト対費用効
果の高い装置として、読み取り解像度を画素Ｐ＾、　Ｐ
Ｂ　、　ＰＣのいずれかの解像度に設定できる画像読取
装置と、画素ＰＤの記録解像度をもつレーザプリンタ装
置を備えたグループ３フアクシミリ装責が実用されてい
る。

［発明が解決しようとする課題〕しかしながら、このような従来装置には１次のような不
都合を生じていた。

すなわち１画素Ｐａの解像度の画像情報を受信した場合
には、上述したスムージング処理により。

画素ＰＤの解像度の記録画素単位に画像補正された状態
で記録画像が出力されるが、画素ＰＣの解像度の画像情
報を受信した場合には、上述したスムージング処理の対
象外なので、そのままの解像度で記録画像が出力される
。

そのために１画像を構成するライン数が２倍で、伝送時
間もそれに応じて長くなる画素ｐｃの解像度の画像情報
を受信したときの記録画像の画質が、伝送時間が約半分
になる画素ＰＢの解像度の画像情報を受信したときの記
録画像の画質よりも悪いという不都合を生じることがあ
った。

本発明は、かかる実情に鑑みてなされたものであり、画
素ｐｃの解像度で読み取って得た画像の画質を向上でき
るファクシミリ装置を提供することを目的とする。

［課題を解決するための手段］本発明は、受信画像データまたは送信画像データの二分
割処理の注目画素およびこの注目画素に隣接する画素の
白黒状態に基づいて、白黒領域の境界線の画像をスムー
ジングする態様にその注目画素の二分割後の白黒状態を
補正する画像処理手段を備えたものである。

［作用］したがって、上述した画素ＰＣが画素ＰＤに分割され、
かつ、スムージング処理された状態で画像記録できるの
で、読み取り解像度が画素ＰＣの解像度の場合の記録画
像の画質を向上できる。

［実施例］以下、添付図面を参照１７ながら、本発明の実施例を詳
細に説明する。

まず、本発明の原理について説明する。この場合、第５
図の画素ＰＣの解像度の画像を画素ＰＤの解像度の画像
に変換するときに、量子化誤差を低減するスムージング
処理を施す。

第１図（ａ）に示すように、画素ＰＣの解像度の両宋の
３×３マトリクスを考え、その中央に位置する画素Ｅを
処理対象となる注目画素とする。

いま、注目画素Ｅを、画素ＰＤの解像度に主走査方向に
二分割するとき、注目画素Ｅおよび周囲画素Ａ、Ｂ、Ｃ
，Ｄ、Ｆ、Ｇ、Ｈ，Ｉの白黒状態に基づいて、二分割後
の画素Ｅ＾、ＥＢ（画素ＥＡは画素り側、画素ＥＢは画
素Ｆ側）の白黒状態を次のように設定する。

すなわち、注目画素Ｅおよび周囲画素Ａ、Ｂ、Ｃ，Ｄ、
Ｆ。

ＧＪＩ、Ｉの白黒状態が、それぞれ第１図（ｂ）　、　
（ｄ）　、　（ｆ）　。

（ｈ）のようになっているときには、それぞれ同図（ｅ
）　、　（ｅ）　、　（ｇ）　、　（ｉ）に示すように
、画素Ｅ＾を注目画素Ｅと同じ白黒状態に、かつ、画素
ＥＢを注目画素Ｅと反対の白黒状態に設定する。また、
それ以外の場合には、画素ＥＡ　、　ＥＢをともに注目
画素Ｅと同じ白黒状態に設定する。

なお、第１図（ｂ）−（ｉ）では、「Ｂ」は黒画素をあ
られし、ｒｌ」は白画素をあられし、「ｘ」は白画素と
黒画素のいずれでもよいこヒをあられす。

このような処理を行うことにより、例えば、第２図（ａ
）に示すように、画ｌＰｃの解像度で読み取って得た斜
線の画像は、同図（ｂ）に示すように、画素ＰＤの解像
度で、かつ、白黒境界部の量子化誤差が低減された状態
の画像に変換される。

したがって、画素ＰＣの解像度で読み取って得た画像デ
ータを受信した場合、記録時にその画像データを上述し
たスムージング処理することで、記録画像の画質を向上
できる。

また、画素ｐｃの解像度で読み取って得た画像データを
、画素ＰＤの解像度で画像記録可能なグループ３フアク
シミリ装置に伝送する場合、上述したスムージング処理
により送信画像データを形成したのちに符号化圧縮処理
することで、相手装置での記録画像の画質を向上できる
。

第３図は、かかる画像処理機能を儲えたグループ３フア
クシミリ装置の一例を示している。

同図において、制御部ｌは、このファクシミリ装置の各
部の制御処理、および、ファクシミリ伝送制御手順処理
を行うものであり、システムメモリ２は、制御部１が実
行する制御処理プログラム、および、処理プログラムを
実行するときに必要な各種データなどを記憶するととも
に、制御部１のワークエリアを構成するものであり、パ
ラメータメモリ３は、このグループ３フアクシミリ装置
に固有な各種の情報を記憶するためのものであみ。

スキャナ４は、第５図の画素ＰＡ　、　ＰＢ　、　ＰＣ
の解像度のいずれかで原稿画像を読み取るためのもので
あり。

プロッタ５は、第５図の画素ＦＤの解像度で画像を記録
出力するためのものであり、スムージング処理部６は、
」二連したように、画素ＰＣの解像度の画像データを画
素ＰＤの解像度の画像データに変換するとともに、スム
ージング処理するものである。

操作表示部７は、このファクシミリ装置を操作するため
のもので、各種の操作キーおよび表示器からなる。

符号化復号化部８は、画信号を符号化圧縮するとともに
、符号化圧縮されている画情報を元の両信号に復号化す
るためのものであり、画像蓄積装置９は、符号化圧縮さ
れた状態の画情報を多数記憶するためのものである。

グループ３フアクシミリモデム１０は、グループ３フア
クシミリのモデム機能を実現するためのものであり、伝
送手順信号をやりとりするための低速モデム機能（Ｖ、
２１モデム）、および、おもに画情報をやりとりするた
めの高速モデム機能（Ｖ、２９モデム、Ｖ、２７ｔｅｒ
モデム）を備えている。

網制御装ｍ１ｌｌは、このファクシミリ装置を゛公衆電
話回線網に接続するためのものであり、自動発着信機能
を備えている。

これらの制御部１、システムメモリ２、パラメータメモ
リ３、スキャナ４．プロッタ５、スムージング処理部６
、操作表示部７、符号化復号化部８１画像蓄積装Ｈ９、
グループ３フアクシミリモデム１０、および、網制御装
ｇｉｌｌは、システムバス１２に接続されており、これ
らの各要素間でのデータのやりとりは、主としてこのシ
ステムバス１２を介して行われている。

また、網制御装！！１１とグループ３フアクシミリモデ
ムｌＯとの間のデータのやりとりは、直接行なわれてい
る。

第４図は、スムージング処理部６の構成の一例を示しで
いる。

同図において、システムバス１２を介して入力される所
定ビット幅の元データＳＤは、ラッチ回路２１にラッチ
され、このラッチ回路２１の出力データは、ラッチ回路
２２およびラインバッファ２３に加えられる。なお、こ
の場合、元データＳＤのおのおののビットは、それぞれ
１つの画素ＰＣのデータに相当する。

ラインバッファ２３は１ライン分の元データＳＤを記憶
するものであり、その出力データは、ラッチ回路２２に
加えられるデータの１ライン前のデータとしてラッチ回
路２４およびラインバッファ２５に加えられている。

ラインバッファ２５は、１ライン分の元データＳＤを記
憶するものであり、その出力データは、ラッチ回路２４
に加えられるデータの１ライン前のデータ、すなわち、
ラッチ回路２２に加えられるデータの２ライン前のデー
タとしてラッチ回路２６に加えられている。

ラッチ回路２２の出力データは、パラレル／シリアル変
換器２７によってシリアルデータに変換され。

フリップフロップ２８に加えられるとともに、補正演算
回路２９に周囲画素Ａに対応する画素データＤＡとして
加えられている。

フリップフロップ２８の出力データは、フリップフロッ
プ３０に加えられるとともに、補正演算回路２９に周囲
画素Ｂに対応する画素データＤＢとして加えられている
。

フリップフロップ３０の出力データは、補正演算回路２
９に周囲画素Ｃに対応する画素データＤＣとして加えら
れている。

ラッチ回路２４の出力データは、パラレル／シリアル変
換器３１によってシリアルデータに変換され、フリップ
フロップ３２に加えられるとともに、補正演算回路２９
に周囲画素りに対応する画素データＤＤとして加えられ
ている。

フリップフロップ３２の出力データは、フリップフロッ
プ３３に加えられるとともに、補正演算回路２９に注目
画素Ｅに対応する画素データＤＨとして加えられている
。

フリップフロップ３３の出力データは、補正演算回路２
９に周囲画素Ｆに対応する画素データＤＦとして加えら
れている。

ラッチ回路２６の出力データは、パラレル／シリアル変
換器３４によってシリアルデータに変換され、ブリップ
フロップ３５に加えられるとともに、補正演算回路２９
に周囲画素Ｇに対応する画素データＤＧとして加えられ
ている。

フリップフロップ３５の出力データは、フリップフロッ
プ３６に加えられるとともに、補正演算回路２９に周囲
画素Ｈに対応する画素データＤＨとして加えられている
。

フリップフロップ３６の出力データは、補正演算回路２
９に周囲画素Ｉに対応する画素データＤＩとして加えら
れている。

また１画素データＤＥは、セレクタ３７の入力端Ａに加
えられるとともに、インバータ３８で反転されたのちに
、セレクタ３７の入力端Ｂに加えられている。

補正演算回１１１２９は、画素データＯＡ、ＤＢ、ＤＣ
，ＤＤ、ＤＥ。

ＯＦ、ＤＧ、ＤＢ、ＤＩを、それぞれ周囲画素Ａ、Ｂ、
Ｃ，Ｄ、注目画素Ｅ、周囲画素Ｆ、Ｇ、Ｈ，Ｈのデータ
として判断し、上述したスムージング処理を実行するも
のであり、画素１口を反転させる必要があると判定する
と、その画素ＥＢの出力タイミングで反転信号ＳＳを論
理Ｈレベルに立ち上げる。この反転信号ＳＳは、セレク
タ３７の制御入力端＾／Ｂに加えられている。

セレクタ３７は、制御入力端Ａ／Ｈに加えられる反転信
号ＳＳが論理Ｌレベルになっているときには、入力端Ａ
に加えられている信号を信号ＤＳとして出力し、反転信
号ＳＳが論理Ｈレベルになっているときには、入力端口
に加えられている信号を信号ＤＳとして出力する。

この信号ＤＳは、シリアル／パラレル変換器３９でシス
テムバス１２のバス幅のパラレルデータに変換され、そ
のパラレルデータは、ラッチ回路４０に一旦記憶された
のちに、変換後データにＤとしてシステムバス１２に出
力される。

また、ラッチ回路２１，２２，２４，２６、ラインバッ
ファ２３　、２５、パラレル／シリアル変換器２７，３
１，３４、フリップフロップ２ｇ、３０．３２，３３，
３５．３６は、画１Ｆ４ｐｃの解像度に対応した速度で
作動し、補正演算回路２９、シリアル／パラレル変換器
３９およびラッチ回路４０は１画素ＰＤの解像度に対応
した速度、すなわち、画素ｐｃの解像度に対応した速度
の２倍の速度で作動して、単位時間当たりにこのスムー
ジング処理部６が入力する元データＳＤと、出力する変
換後データＫＤのデータ量の差を吸収している。

以上の構成で、元データＳＤがラインバッファ２３゜２
５に１ライン分づつ蓄積された状態では、ラインバッフ
ァ２３には注目画素Ｅを含むラインの元データＳＤが蓄
積されてラッチ回路２４に出力されており、ラインバッ
ファ２５には周囲画素Ｇ、）Ｉ、Ｉのラインの元データ
ＳＤが蓄積されてラッチ回路２６に出力されている。ま
た、周囲画素Ａ、Ｂ、Ｃのラインの元データＳＤがラッ
チ回路２２に出力されている。

したがって、パラレル／シリアル変換器２７からは、周
囲画素Ａ、Ｂ、Ｃのデータが順次出力され、その時点で
パラレル／シリアル変換器２７から出力されている画素
データＤ＾の１ビツト前のデータと２ビツト前のデータ
がそれぞれフリップフロップ２８，３０に記憶されて、
画素データＤＢ　、　ＤＣとして出力されている。

また、パラレル／シリアル変換器３１からは周囲画素Ｆ
、注目画素Ｅ、周囲画素りのデータが順次出力され、そ
の時点でパラレル／シリアル変換器３１から出力されて
いる画素データＤＤの１ビツト前のデータと２ビツト前
のデータがそれぞれフリップフロップ３２．３３に記憶
されて、画素データＤＩＫ、ＤＦとして出力されている
。

また、パラレル／シリアル変換器３４からは周囲画素Ｇ
、）ｌ、Ｉのデータが順次出力され、その時点でパラレ
ル／シリアル変換器３４から出力されている画素データ
ＤＧの１ビツト前のデータと２ビツト前のデータがそれ
ぞれフリップフロップ３５　、３６に記憶されて、画素
データＤＨ，ＤＩとして出力されている。

また、ラッチ回路２２，２４．２６の記憶データが全て
パラレル／シリアル変換器２７で対応するシリアルデー
タに変換された直後のタイミングで、次の元データＳＤ
がラッチ回路２１に記憶されて、ラッチ回路２２の記憶
データが更新されるとともに、ラインバッファ２３の先
頭データがラインバッファ２５の最後尾に記憶され、そ
れぞれラッチ回路２４．２６の記憶データが更新される
。

それにより、３ライン分のデータが順次平行してラッチ
回路２２，２４．２６にそれぞれ入力され、パラレル／
シリアル変換器２７，３１．３４から順次出力され、そ
の結果、画素データＤＡ　、　ＤＢ　、　ＤＣ、ＤＤ　
、　ＤＥ　、　ＤＦ　、　ＤＧ　、　ＤＨ。

ＤＩの内容が順次更新される。

補正演算回路２９は、そのときに入力している画素デー
タＤＡ、ＤＢ、ＤＣ，ＤＤ、ＤＨ，ＤＦ、ＤＧ、ＤＨ，
ＤＩに基づいて、注目画素Ｅに対応した画素ＥＢを反転
させるかどうかを判定し、画素データＯＡ　、　ＤＢ　
、　ＤＣ、ＤＤ　、　ＤＨ、ＤＦ　、　ＤＧ　、　ＤＨ
，ＤＩが更新される期間を二分割した最初の期間、すな
わち１画素ＨＡの出力タイミングでは常に反転信号ＳＳ
を論理Ｌレベルに設定し、次の期間すなわち、画素ＥＢ
の出力タイミングではそのときの判定結果に基づいて判
定信号ＳＳを論理Ｈレベル（反転）または論理１．レベ
ル（非反転）に設定する。

これにより、画素ＥＡの出力タイミングでは画素データ
ＤＨが信号ＤＳとして出力されるとともに、画素ＥＢの
出力タイミングでは１画素ＥＢを反転させると判定され
た場合には画素データＤＨを反転させたデータが信号Ｄ
ＳＬ出力され、画素ＥＢを非反転させると判定された場
合には画素データＤＢが信号ＤＳとして出力される。

シリアル／パラレル変換器３９は１画素ＥＡの出力タイ
ミングおよび画素ＥＢの出力タイミングに同期してそれ
ぞれ信号ＤＳを人力し、対応するパラレル信号に変換し
てラッチ回路４０に出力する。

これにより、ラッチ回路４０からは、画素ＰＤの解像度
に変換された変換後データＫＤが出力される。

このようにして９画素ＰＣの解像度の元データは、ｌ述
したスムージング処理が施された状態で、画素ＰＤの解
像度の変換後データＫＯに変換される。

さて、制御部ｌは、画情報受信時、その画情報の解像度
が１画素ＰＣの解像度の場合、次のようにして画像記録
を行う。

すなわち、受信した画情報は、−旦画像蓄積装Ｍ９に蓄
積する。そして、蓄積した画情報を順次符号化復号化部
８で元の画信号に復号化し、その画信号を順次スムージ
ング処理６に転送して、画素ＰＤの解像度の画信号に変
換する。

そして、その画素ＰＤの解像度の画信号をプロッタ５に
順次転送して、受信画像を記録出力させる。

それにより１画素ＰＣの解像度の画像をスムージングし
て画素ＰＤの解像度に変換した画像が、プロッタ５より
記録出力される。

また、制御部１は２画情報送信時、宛先のグループ３フ
アクシミリ装置が画素ＰＤの解像度を備えている場合５
次のようにして画情報を形成する。

すなわち、まず、スキャナ４にセットされている送信原
稿の画像を、画素ＰＣの解像度で読み取り、それによっ
て得た画信号をスムージング処理部６に転送して画素Ｐ
Ｄの解像度の両信号に変換する。

そして、その画素ＰＤの解像度の画信号を、符号化復号
化部８に転送して、宛先が受（Ｆｌ’ｉＴ能な符珍化方
式の画情報に符号化圧縮し、それによって得た画情報を
宛先に送信する。

これにより、宛先装置では、画素ＰＣの解像度の画像を
スムージングして画素ＰＤの解像度に変換した画像が記
録出力される。

このようにして、本実施例では１画素ＰＣの解像度で読
み取って得た画像を、スムージングして画素ＰＤの解像
度に変換しているので、記録画像の画質が良好なものと
なる。

なお、上述した実施例では、画素ｐｃの解像度で読み取
って得た画像を画素ＰＯの解像度に変換する機能のみを
備えた装置について説明したが、さらに１画素Ｐ＾、Ｐ
Ｂの解像度で読み取って得た両倣を画１ｐｏの解像度に
変換する機能を備えた装置についても、本発明を同様に
して適用できる。

また、上述した実施例では、画素ｐｃの解像度を画素Ｐ
Ｄの解像度に変換する場合について説明したが、それ以
外の解像度の場合でも、画素の主走査方向の寸法を１７
２に変換する解像度変換であれば、本発明を同様にして
適用することができる。

［発明の効果］以上説明したように、本発明によれば、受信画像データ
または送信画像データの二分割処理の注目画素およびこ
の注目画素に隣接する画素の白黒状態に基づいて、白黒
領域の境界線の画像をスムージングする態様にその注目
画素の二分割後の白黒状態を補正しているので、画素Ｐ
Ｃが画素ＰＤに分割され、かつ、スムージング処理され
た状態で画像記録されるので、読み取り解像度が画素Ｐ
Ｃの解像度の場合の記録画像の画質を向−にできるとい
う効果を得る。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の詳細な説明するための
概略図、第２図（ａ）、（ｂ）はスムージング処理の一
例を示す概略図、第３図は本発明の一実施例にかかるグ
ループ３フアクシミリ装置を示すブロック図、第４図は
スムージング処理部の構成例を示すブロック図、第５図
はグループ３フアクシミリ装置で用いられる各種の画素
の寸法の関係を説明するための概略図である。ｌ・・・制御部、２・・・システムメモリ、３・・・パ
ラメータメモリ、４・・・スキャナ、５・・・プロッタ
、６・・・スムージング処理部。第１図第図

Claims

【特許請求の範囲】

（１）主走査方向の寸法が記録画素の２倍の画素の画像
データを受信し、記録時にはその受信画像データの画素
を主走査方向に二分割して記録データを形成するファク
シミリ装置において、受信画像データの二分割処理の注
目画素およびこの注目画素に隣接する画素の白黒状態に
基づいて、白黒領域の境界線の画像をスムージングする
態様にその注目画素の二分割後の白黒状態を補正する画
像処理手段を備えたことを特徴とするファクシミリ装置
。
（２）読み取り画素を主走査方向に二分割して送信画像
データの画素を形成するファクシミリ装置において、送
信画像データの二分割処理の注目画素およびこの注目画
素に隣接する画素の白黒状態に基づいて、白黒領域の境
界線の画像をスムージングする態様にその注目画素の二
分割後の白黒状態を補正する画像処理手段を備えたこと
を特徴とするファクシミリ装置。