JPH03122738A - Ｒａｍによるプログラム実行環境の設定方法 - Google Patents
Ｒａｍによるプログラム実行環境の設定方法Info
- Publication number
- JPH03122738A JPH03122738A JP1260569A JP26056989A JPH03122738A JP H03122738 A JPH03122738 A JP H03122738A JP 1260569 A JP1260569 A JP 1260569A JP 26056989 A JP26056989 A JP 26056989A JP H03122738 A JPH03122738 A JP H03122738A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- ram
- signal
- address
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract 2
- 239000000872 buffer Substances 0.000 abstract description 12
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- MMOXZBCLCQITDF-UHFFFAOYSA-N N,N-diethyl-m-toluamide Chemical compound CCN(CC)C(=O)C1=CC=CC(C)=C1 MMOXZBCLCQITDF-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はメモリ領域に対するリード３．ライトの許可／
禁止を、特に機械スイッチによらずにＲＡＭを利用して
設定する方法としての、ＲＡＭによるプログラム実行環
境の設定方法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
禁止を、特に機械スイッチによらずにＲＡＭを利用して
設定する方法としての、ＲＡＭによるプログラム実行環
境の設定方法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
メモリ領域に対してライトプロテクト（書込禁止）ある
いは読取禁止（アクセス禁止ともいう）というような属
性を設定する方法としては、従来、メモリ領域を大きな
ブロックに分割したあと、それぞれのブロックに１個づ
つのスイッチを割当て、これらのスイッチを０Ｎ１０Ｆ
Ｆすることによって設定／解除の指定を行う方法が知ら
れている。 第２図はこのようなライトプロテクト領域の設足回路の
例を、また第３図はアクセス禁止領域の設定回路の例を
それぞれ示す。第２図中、デコーダ１にてアドレスバス
ＡＢ中のＡＮ〜ＡＭの入力の組合せに対して２ ＬＮ−
Ｍｉ＋１ 個の選択信号を出力し、このときライトプロ
テクト領域設定スイッチＳ１のスインチ群のうち８亥当
スイツチがＯＮしている場合にのみ、ＡＮＤゲートＧ１
を介して、そのスイッチの出力とメモリライト信号ＭＷ
との論理積がとられ、ライト許可信号ＷＡが出力されて
ライト動作が許可される。該当スイッチがＯＦＦの場合
には、論理積をとった結果、否決され、ライト動作は許
可されない。この場合、ライトプロテクト領域設定スイ
ッチＳ１は２ ＋）１４１１個必要であり、また１ブロ
ツクは２’ハイド構成である。 またアクセス禁止領域（この場合読取禁止領域）の指定
も第３図に示されるように、第２図のライトプロテクト
領域設定スイッチＳ１．メモリライト信号ＭＷ、 ラ
イト許可信号ＷＡが第３図ではそれぞれアクセス禁止領
域設定スイッチＳ２．メモリリード信号ＭＲ，リード許
可信号ＲＡに置換ねるのみで第２図と同様に行われる。
いは読取禁止（アクセス禁止ともいう）というような属
性を設定する方法としては、従来、メモリ領域を大きな
ブロックに分割したあと、それぞれのブロックに１個づ
つのスイッチを割当て、これらのスイッチを０Ｎ１０Ｆ
Ｆすることによって設定／解除の指定を行う方法が知ら
れている。 第２図はこのようなライトプロテクト領域の設足回路の
例を、また第３図はアクセス禁止領域の設定回路の例を
それぞれ示す。第２図中、デコーダ１にてアドレスバス
ＡＢ中のＡＮ〜ＡＭの入力の組合せに対して２ ＬＮ−
Ｍｉ＋１ 個の選択信号を出力し、このときライトプロ
テクト領域設定スイッチＳ１のスインチ群のうち８亥当
スイツチがＯＮしている場合にのみ、ＡＮＤゲートＧ１
を介して、そのスイッチの出力とメモリライト信号ＭＷ
との論理積がとられ、ライト許可信号ＷＡが出力されて
ライト動作が許可される。該当スイッチがＯＦＦの場合
には、論理積をとった結果、否決され、ライト動作は許
可されない。この場合、ライトプロテクト領域設定スイ
ッチＳ１は２ ＋）１４１１個必要であり、また１ブロ
ツクは２’ハイド構成である。 またアクセス禁止領域（この場合読取禁止領域）の指定
も第３図に示されるように、第２図のライトプロテクト
領域設定スイッチＳ１．メモリライト信号ＭＷ、 ラ
イト許可信号ＷＡが第３図ではそれぞれアクセス禁止領
域設定スイッチＳ２．メモリリード信号ＭＲ，リード許
可信号ＲＡに置換ねるのみで第２図と同様に行われる。
ＣＰＵ０高機能化に伴って現在電子機器のメモリ容量は
増加の一途をたどっている。ここで上述した従来の方法
でメモリ属性の設定を行おうとすると設定スイッチ数に
制約があるため。１つのブロックの大きさが大きくなり
、きめ細かい設定が行えない。また細かくブロック分け
しようとすると設定スイッチが非常に多くなってしまい
現実的でない。 そこで本発明はメモリ属性の設定時に設定ブロックを細
分化しても、設定スイッチの数を減らすことができるよ
うな、ＲＡＭによるプログラム実行環境の設定方法を提
供することを課題とする。
増加の一途をたどっている。ここで上述した従来の方法
でメモリ属性の設定を行おうとすると設定スイッチ数に
制約があるため。１つのブロックの大きさが大きくなり
、きめ細かい設定が行えない。また細かくブロック分け
しようとすると設定スイッチが非常に多くなってしまい
現実的でない。 そこで本発明はメモリ属性の設定時に設定ブロックを細
分化しても、設定スイッチの数を減らすことができるよ
うな、ＲＡＭによるプログラム実行環境の設定方法を提
供することを課題とする。
前記の課題を解決するために本発明の方法は、ｒｃｐｕ
が正規の処理においてアクセスし得る各メモリブロック
領域（上位アドレスＡ１５〜Ａ８で定まる領域など）と
、メモリ属性設定用ＲＡ Ｍ （１１など）の各アドレ
ス領域（アドレスＡ７〜ＡＯで定まる領域など）とを１
対１に対応させ、予め前記メモリブロック領域に対する
前記ＣＰＵのアクセスの可否を措定するメモリ属性指定
データ（データピッ）ＤＩ、ＤＯなど）をそれぞれ前記
ＲＡＭの当該メモリブロック令頁域に対応するアドレス
領域に格納し、 次に前記ＣＰＵの正規の処理において、アドレス変換手
段（アドレスバスバッファ１２ａなど）を介し前記ＣＰ
Ｕのアドレス信号から該信号によってアクセスされるべ
き前記メモリブロック領域に対応する前記ＲＡＭのアド
レス領域へのアドレス信号を作り、 該アドレス信号によって前記ＲＡＭから読出された前記
メモリ属性指定データの指定内容としての、前記アクセ
スの可、否に応じて（ＡＮＤゲートＧｌｌ、 ＧＩＯ
などを介し）、前記ｃｐｕが当該のアドレス信号と共に
出力するメモリリード／メモリライト信号（ＭＲ／ＭＷ
など）をそれぞれ（リード許可信号ＲＡ／ライト許可信
号ＷＡなどとして）有効５無効とするよう」するものと
する。
が正規の処理においてアクセスし得る各メモリブロック
領域（上位アドレスＡ１５〜Ａ８で定まる領域など）と
、メモリ属性設定用ＲＡ Ｍ （１１など）の各アドレ
ス領域（アドレスＡ７〜ＡＯで定まる領域など）とを１
対１に対応させ、予め前記メモリブロック領域に対する
前記ＣＰＵのアクセスの可否を措定するメモリ属性指定
データ（データピッ）ＤＩ、ＤＯなど）をそれぞれ前記
ＲＡＭの当該メモリブロック令頁域に対応するアドレス
領域に格納し、 次に前記ＣＰＵの正規の処理において、アドレス変換手
段（アドレスバスバッファ１２ａなど）を介し前記ＣＰ
Ｕのアドレス信号から該信号によってアクセスされるべ
き前記メモリブロック領域に対応する前記ＲＡＭのアド
レス領域へのアドレス信号を作り、 該アドレス信号によって前記ＲＡＭから読出された前記
メモリ属性指定データの指定内容としての、前記アクセ
スの可、否に応じて（ＡＮＤゲートＧｌｌ、 ＧＩＯ
などを介し）、前記ｃｐｕが当該のアドレス信号と共に
出力するメモリリード／メモリライト信号（ＭＲ／ＭＷ
など）をそれぞれ（リード許可信号ＲＡ／ライト許可信
号ＷＡなどとして）有効５無効とするよう」するものと
する。
本発明では上記設定スイッチ群を専用のメモリ属性設定
用ＲＡＭに置換え、スイッチの０Ｎ１０ＦＦをＲＡＭ内
容の“１ ” ／ ’“０”°に対応させ、予めＣＰＵ
からこの設定用ＲＡＭにメモリブロック毎のメモリ属性
（アクセス／ライトプロテクト）を書込んでおき、ＣＰ
Ｕがプログラム実行の過程でメモリをアクセスするとき
にＣＰＵが発行するり一ド／ライト制御信号ＭＲ／ＭＷ
と設定用ＲＡＭの該当メモリブロックの内容との論理積
を求め、これを新たなメモリリード／ライト信号とする
。 これにより専用のメモリ属性設定用ＲＡＭの内容にてメ
モリアクセス動作の制御を可能としている。
用ＲＡＭに置換え、スイッチの０Ｎ１０ＦＦをＲＡＭ内
容の“１ ” ／ ’“０”°に対応させ、予めＣＰＵ
からこの設定用ＲＡＭにメモリブロック毎のメモリ属性
（アクセス／ライトプロテクト）を書込んでおき、ＣＰ
Ｕがプログラム実行の過程でメモリをアクセスするとき
にＣＰＵが発行するり一ド／ライト制御信号ＭＲ／ＭＷ
と設定用ＲＡＭの該当メモリブロックの内容との論理積
を求め、これを新たなメモリリード／ライト信号とする
。 これにより専用のメモリ属性設定用ＲＡＭの内容にてメ
モリアクセス動作の制御を可能としている。
第１図は本発明を簡略に説明するための回路の一実施例
を示す。同図において１１が２５６Ｘ８ビツト構成のＲ
ＡＭであり、これをメモリ属性設定用ＲＡＭとして使用
している。Ｌ２ａは１６ビツトのアドレスバスＡＢ中の
上位８ビツトのアドレス線ＡＩ５〜Ａ８をそれぞれメモ
リ属性設定用ＲＡＭＩＩのアドレス端子Ａ７〜ＡＯに接
続するためのアドレスバスバッファ、１２ｂは同じくア
ドレスハ′スＡＢ中の下位８ビツトのアドレス線ＩＡ、
７〜ＡＯをそれぞれメモリ属性設定用ＲＡＭＩＩのアド
レス端子Ａ７〜ＡＯに接続するためのアドレスバスバッ
ファ、１４はデータバスＤＢの下位２ピント分のデータ
線ＤＩ、Ｄｏをそれぞれメモリ属性設定用ＲＡＭＩＩの
入出力データ端子の下位２ビット分１１０１．１１００
に接続するためのデータバスバッファである。 図外のＣＰＵはプログラム初期設定処理内で設定ＲＡＭ
書込信号１５を有効（ロウレベル）として、アドレスバ
スバッファ１２ａをオフに、またアドレスバスバッファ
１２ｂおよびデータバスバッファ１４をオンにすると共
に、メモリ属性設定用ＲＡＭを書込モードとし、アドレ
スバスＡＢのラインＡ７〜ＡＯにアドレスを出力し、か
つデータラインＤＩ、ＤＯにメモリ属性データを出力し
て、ＣＰＵのアドレス領域中００８からＯＦＦＨのＩ１
０領域に割付けられているメモリ属性設定用ＲＡＭＩＩ
にメモリ属性を書込む。本例ではデータの最下位ビット
ＤＯがライトプロテクト領域設定用のビット、Ｄｌがア
クセス禁止領域設定用のビットである。 それぞれのビットＤｏ、ＤＩに１′をライトすることに
よ禁止解除、“０パをライトすることにより禁止設定と
することができる。 ところで本発明ではＩ１０アドレスの００１１〜ＯＦＦ
！（の各１１０アドレスに対して、それぞれメモリブロ
ックの０ＯＯＯＨ〜０ＯＦＦＩ！、 ０１００１１〜０
ＩＦＦＩＩ。 ＯＦＦ０ＯＨ〜ＯＰＦＦＦＨが１対１に対応づけられて
いる。そこで上記の設定終了後、ＣＰＵの正規の処理に
おいては、設定ＲＡＭ書込信号゛［を無効（ハイレベル
）としてアドレスバスバッファ１２ａをオンに、アドレ
スバスバッファ１２ｂおよびデータバスバッファをオフ
にすると共に属性設定用ＲＡＭ１１を読取モードとする
。そこでＣＰＵがアドレスバスＡＢに出力するアドレス
は、このメモリ属性設定用ＲＡＭＩＩのアドレス端子Ａ
７〜ＡＯに対しては、アドレスバスバッファ１２ａを通
して上位８ビット分Ａ１５〜Ａ８がそれぞれ与えられ、
属性設定用ＲＡ Ｍｌｌは該当メモリブロックの属性を
出力する。このＲＡＭ出力信号ｌ１０１とメモリリート
信号ＭＲとの論理積をＡＮＤゲートＧｌｌを介してとる
ことによりリード許可信号ＲＡを得ることができ、同様
にＲＡＭ出力信号ｌ１００とメモリライト信号ＭＷとの
論理積をＡＮＤゲートＧＩＯを介してとることによりラ
イト許可信号ＷＡを得ることができる。
を示す。同図において１１が２５６Ｘ８ビツト構成のＲ
ＡＭであり、これをメモリ属性設定用ＲＡＭとして使用
している。Ｌ２ａは１６ビツトのアドレスバスＡＢ中の
上位８ビツトのアドレス線ＡＩ５〜Ａ８をそれぞれメモ
リ属性設定用ＲＡＭＩＩのアドレス端子Ａ７〜ＡＯに接
続するためのアドレスバスバッファ、１２ｂは同じくア
ドレスハ′スＡＢ中の下位８ビツトのアドレス線ＩＡ、
７〜ＡＯをそれぞれメモリ属性設定用ＲＡＭＩＩのアド
レス端子Ａ７〜ＡＯに接続するためのアドレスバスバッ
ファ、１４はデータバスＤＢの下位２ピント分のデータ
線ＤＩ、Ｄｏをそれぞれメモリ属性設定用ＲＡＭＩＩの
入出力データ端子の下位２ビット分１１０１．１１００
に接続するためのデータバスバッファである。 図外のＣＰＵはプログラム初期設定処理内で設定ＲＡＭ
書込信号１５を有効（ロウレベル）として、アドレスバ
スバッファ１２ａをオフに、またアドレスバスバッファ
１２ｂおよびデータバスバッファ１４をオンにすると共
に、メモリ属性設定用ＲＡＭを書込モードとし、アドレ
スバスＡＢのラインＡ７〜ＡＯにアドレスを出力し、か
つデータラインＤＩ、ＤＯにメモリ属性データを出力し
て、ＣＰＵのアドレス領域中００８からＯＦＦＨのＩ１
０領域に割付けられているメモリ属性設定用ＲＡＭＩＩ
にメモリ属性を書込む。本例ではデータの最下位ビット
ＤＯがライトプロテクト領域設定用のビット、Ｄｌがア
クセス禁止領域設定用のビットである。 それぞれのビットＤｏ、ＤＩに１′をライトすることに
よ禁止解除、“０パをライトすることにより禁止設定と
することができる。 ところで本発明ではＩ１０アドレスの００１１〜ＯＦＦ
！（の各１１０アドレスに対して、それぞれメモリブロ
ックの０ＯＯＯＨ〜０ＯＦＦＩ！、 ０１００１１〜０
ＩＦＦＩＩ。 ＯＦＦ０ＯＨ〜ＯＰＦＦＦＨが１対１に対応づけられて
いる。そこで上記の設定終了後、ＣＰＵの正規の処理に
おいては、設定ＲＡＭ書込信号゛［を無効（ハイレベル
）としてアドレスバスバッファ１２ａをオンに、アドレ
スバスバッファ１２ｂおよびデータバスバッファをオフ
にすると共に属性設定用ＲＡＭ１１を読取モードとする
。そこでＣＰＵがアドレスバスＡＢに出力するアドレス
は、このメモリ属性設定用ＲＡＭＩＩのアドレス端子Ａ
７〜ＡＯに対しては、アドレスバスバッファ１２ａを通
して上位８ビット分Ａ１５〜Ａ８がそれぞれ与えられ、
属性設定用ＲＡ Ｍｌｌは該当メモリブロックの属性を
出力する。このＲＡＭ出力信号ｌ１０１とメモリリート
信号ＭＲとの論理積をＡＮＤゲートＧｌｌを介してとる
ことによりリード許可信号ＲＡを得ることができ、同様
にＲＡＭ出力信号ｌ１００とメモリライト信号ＭＷとの
論理積をＡＮＤゲートＧＩＯを介してとることによりラ
イト許可信号ＷＡを得ることができる。
本発明によれば、ＣＰＵが正規の処理においてアクセス
し得る各メモリブロック領域としての上位アドレスＡＩ
５〜Ａ８で定まる領域と、メモリ属性設定用ＲＡＭＩＩ
の各アドレス領域としてのアドレスＡ７〜ＡＯで定まる
領域とを１対１に対応させ、 予め前記メモリブロック領域に対する前記ＣＰＵのアク
セスの可否を指定するメモリ属性指定データとしてのデ
ータピッ１−ＤＩ、Ｄｏをそれぞれ前記ＲＡＭＩＩの当
該メモリブロック領域に対応するアドレスＡ７〜ＡＯの
領域に格納し、 次に前記ＣＰＵの正規の処理において、アドレス変換手
段としてのアドレスバスバッファ１２ａ ヲ介し前記Ｃ
ＰＵのアドレス信号から該信号によってアクセスされる
べき前記メモリブロック領域に対応する前記ＲＡＭＩＩ
のアドレスＡ７〜ＡＯの領域へのアドレス信号を作り、 該アドレス信号によって前記ＲＡＭＩＩから読出された
前記メモリ属性指定データＤＩ、Ｄｏの指定内容として
の、前記アクセスの可、否に応じてＡＮＤゲートＣ，１
１，ＣＩＯを介し、前記ＣＰＵが当該のアドレス信号と
共に出力するメモリリード／メモリライト信号ＭＲ／Ｍ
Ｗをそれぞれリード許可信号ＲＡ／ライト許可信号ＷＡ
として有効、無効とするようにしたので、 前記の実施例では１ブロツクあたり２５６バイトのメモ
リ空間が割当てられ、全メモリ空間６４にハイド内に２
５６ブロツクを設定可能であり、また同−ＲＡＭにてラ
イトプロテクト領域およびアクセス禁止領域の設定が可
能である。これを従来の設定スイッチで実現するとライ
トプロテクト領域およびアクセス禁止領域それぞれ２５
６個、合計５１２個の設定スイッチが必要であった。実
際の使用時には属性設定ＲＡＭには大容量のＲＡＭを使
用することにより、メモリ空間が広大な場合にも細かい
範囲でブロック分けできるようになる。このように本発
明により従来方法に比しプログラム実行環境の設定にお
いて飛躍的効果が得られる。
し得る各メモリブロック領域としての上位アドレスＡＩ
５〜Ａ８で定まる領域と、メモリ属性設定用ＲＡＭＩＩ
の各アドレス領域としてのアドレスＡ７〜ＡＯで定まる
領域とを１対１に対応させ、 予め前記メモリブロック領域に対する前記ＣＰＵのアク
セスの可否を指定するメモリ属性指定データとしてのデ
ータピッ１−ＤＩ、Ｄｏをそれぞれ前記ＲＡＭＩＩの当
該メモリブロック領域に対応するアドレスＡ７〜ＡＯの
領域に格納し、 次に前記ＣＰＵの正規の処理において、アドレス変換手
段としてのアドレスバスバッファ１２ａ ヲ介し前記Ｃ
ＰＵのアドレス信号から該信号によってアクセスされる
べき前記メモリブロック領域に対応する前記ＲＡＭＩＩ
のアドレスＡ７〜ＡＯの領域へのアドレス信号を作り、 該アドレス信号によって前記ＲＡＭＩＩから読出された
前記メモリ属性指定データＤＩ、Ｄｏの指定内容として
の、前記アクセスの可、否に応じてＡＮＤゲートＣ，１
１，ＣＩＯを介し、前記ＣＰＵが当該のアドレス信号と
共に出力するメモリリード／メモリライト信号ＭＲ／Ｍ
Ｗをそれぞれリード許可信号ＲＡ／ライト許可信号ＷＡ
として有効、無効とするようにしたので、 前記の実施例では１ブロツクあたり２５６バイトのメモ
リ空間が割当てられ、全メモリ空間６４にハイド内に２
５６ブロツクを設定可能であり、また同−ＲＡＭにてラ
イトプロテクト領域およびアクセス禁止領域の設定が可
能である。これを従来の設定スイッチで実現するとライ
トプロテクト領域およびアクセス禁止領域それぞれ２５
６個、合計５１２個の設定スイッチが必要であった。実
際の使用時には属性設定ＲＡＭには大容量のＲＡＭを使
用することにより、メモリ空間が広大な場合にも細かい
範囲でブロック分けできるようになる。このように本発
明により従来方法に比しプログラム実行環境の設定にお
いて飛躍的効果が得られる。
第１図は本発明の一実施例としての回路図、第２図、第
３図は第１図に対応する従来の回路図である。
３図は第１図に対応する従来の回路図である。
Claims (1)
- 【特許請求の範囲】 １）ＣＰＵが正規の処理においてアクセスし得る各メモ
リブロック領域と、メモリ属性設定用ＲＡＭの各アドレ
ス領域とを１対１に対応させ、予め前記メモリブロック
領域に対する前記ＣＰＵのアクセスの可否を指定するメ
モリ属性指定データをそれぞれ前記ＲＡＭの当該メモリ
ブロック領域に対応するアドレス領域に格納し、 次に前記ＣＰＵの正規の処理において、アドレス変換手
段を介し前記ＣＰＵのアドレス信号から該信号によって
アクセスされるべき前記メモリブロック領域に対応する
前記ＲＡＭのアドレス領域へのアドレス信号を作り、 該アドレス信号によって前記ＲＡＭから読出された前記
メモリ属性指定データの指定内容としての、前記アクセ
スの可、否に応じて、前記ＣＰＵが当該のアドレス信号
と共に出力するメモリリード／メモリライト信号をそれ
ぞれ有効、無効とするようにしたことを特徴とするＲＡ
Ｍによるプログラム実行環境の設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260569A JPH03122738A (ja) | 1989-10-05 | 1989-10-05 | Ｒａｍによるプログラム実行環境の設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260569A JPH03122738A (ja) | 1989-10-05 | 1989-10-05 | Ｒａｍによるプログラム実行環境の設定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03122738A true JPH03122738A (ja) | 1991-05-24 |
Family
ID=17349771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260569A Pending JPH03122738A (ja) | 1989-10-05 | 1989-10-05 | Ｒａｍによるプログラム実行環境の設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03122738A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897199A (ja) * | 1981-12-07 | 1983-06-09 | Toshiba Corp | メモリ制御装置 |
| JPS62160555A (ja) * | 1986-01-09 | 1987-07-16 | Fuji Electric Co Ltd | 記憶回路の記憶保護装置 |
-
1989
- 1989-10-05 JP JP1260569A patent/JPH03122738A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897199A (ja) * | 1981-12-07 | 1983-06-09 | Toshiba Corp | メモリ制御装置 |
| JPS62160555A (ja) * | 1986-01-09 | 1987-07-16 | Fuji Electric Co Ltd | 記憶回路の記憶保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
| JPS635444A (ja) | マイクロプロセツサ | |
| JPH03122738A (ja) | Ｒａｍによるプログラム実行環境の設定方法 | |
| JPH0353363A (ja) | バスアーキテクチャ変換回路 | |
| JPS59231625A (ja) | アドレス設定方式 | |
| RU2020563C1 (ru) | Устройство для распределения данных при параллельном копировании информации | |
| KR900001530Y1 (ko) | 폰트롬과 문자발생 램 사이의 데이터 전송회로 | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JP3074897B2 (ja) | メモリ回路 | |
| JPS63121946A (ja) | メモリアクセス制御回路 | |
| JPS6115245A (ja) | 記憶装置 | |
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPH04107754A (ja) | メモリ制御方式 | |
| JPH02217944A (ja) | キャッシュメモリにおけるバス監視装置 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPS6040115B2 (ja) | バブルメモリのバンクスイツチ方式 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPS6165341A (ja) | ハードウエアマツチヤ装置 | |
| JPS635460A (ja) | 並列計算機 | |
| JPH03203087A (ja) | メモリアクセス制御装置 | |
| JPS61195438A (ja) | 情報処理装置 | |
| JPS5816360A (ja) | メモリバンク切換方式 | |
| JPH04290139A (ja) | データ処理システム | |
| JPH0962320A (ja) | データ処理装置 | |
| JPH05189306A (ja) | メモリ装置およびプログラマブルコントローラ |