JPH04290139A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵ　を使用したデー
タ処理システムに関するものである。ＣＰＵ　、例えば
マイクロプロセッサを使用したデータ処理システムでは
、使用するマイクロプロセッサの内部メモリのアドレス
領域が固定されている為、メモリ領域の有効利用が行わ
れない場合がある。そこで、マイクロプロセッサのメモ
リ領域を有効に利用することが必要である。

【０００２】

【従来の技術】図６は第１の従来例のブロック図、図７
は図６の動作説明図で、（Ａ）　はマイクロプロセッサ
アドレス領域説明図、（Ｂ）　は図６のタイムチャート
である。

【０００３】なお、図７の（Ｂ）　の左側の符号は図６
の中の同じ符号の部分の波形を示す。以下、図７を参照
して図６の動作を説明する。先ず、図６の（Ａ）　に示
す様に、マイクロプロセッサ１１の内部メモリ（　図示
せず）　のアドレス００００〜００８０は、外部にある
ＲＯＭ　１３に格納されたプログラムを書き込む領域で
、００８０〜ＦＦＦＦはマイクロプロセッサとＲＡＭ　
１４との間のデータの読み出し、書き込みに使用される
領域になっているとする。

【０００４】さて、マイクロプロセッサ１１がアドレス
００６０をアドレスバスに、チップセレクト（ＣＳ）信
号をセレクタ１２に送出する。セレクタ１２は印加され
たＣＳ信号で動作状態となり、内部に格納された基準ア
ドレス００８０と入力したアドレス００６０との大小を
比較する。そして、後者のアドレスが基準アドレスより
も小であるので、ＲＯＭ　１３にＣＳ信号を送出して、
ここへのアクセスを可能にする（図７（Ｂ）　の■，■
，　■参照）　。

【０００５】これにより、ＲＯＭ　のアドレス００６０
に格納されたていたプログラムが、データバスを介して
マイクロプロセッサの内部メモリのアドレス００６０に
書き込まれる。なお、図７の（Ｂ）　の■中のＺ　はデ
ータバスがハイインピーダンスの状態にあり、バス上に
データがない状態を示す。

【０００６】また、マイクロプロセッサ１１がアドレス
００６０をバスに、ＣＳ信号をセレクタ１２に送出する
と、このセレクタは０１００が００８０よりも大きいの
でＣＳ信号をＲＡＭ　１４に送出する。そこで、マイク
ロプロセッサ１４はデータをＲＡＭ　のアドレス０１０
０の領域に書き込む（図７の（Ｂ）　の■，　■参照）
　。

【０００７】次に、図８は第２の従来例のブロック図、
図９は図８の動作説明図で、（Ａ）　はマイクロプロセ
ッサ及びＲＡＭ　アドレス領域説明図、（Ｂ）　は図８
のタイムチャートである。

【０００８】なお、図９の（Ｂ）　の左側の符号は図８
の中の同じ符号の部分の波形を示す。以下、図９を参照
して図８の動作を説明する。ここで、マイクロプロセッ
サ２１の中のメモリ（　図示せず）　のアドレス領域は
図９の（Ａ）　に示す様に、境界アドレス００８０より
小さいアドレス領域はＲＯＭ　２５に格納されたプログ
ラムを書き込む領域で、大きいアドレス領域はＲＡＭ　
２６，　２７との間のデータの読み出し、書き込みに使
用される領域になっている。

【０００９】先ず、マイクロプロセッサ２１がレジスタ
２２に割り当てられたアドレス０００１，データ１とＩ
／Ｏ　イネーブル信号を送出すると、レジスタ２２は１
をセレクタ２４に送出する。そこで、セレクタはＲＡＭ
　２６をアクセス可能にする（　図９の（Ｂ）　の■〜
■の左側参照）　。

【００１０】しかし、マイクロプロセッサ　２１　がレ
ジスタ２２に０を送出すると、レジスタは０をセレクタ
２４に送出するので、セレクタ２２はＲＡＭ　２７をア
クセス可能にする（　図９の（Ｂ）　の■〜■の右側参
照）　。

【００１１】さて、マイクロプロセッサ２１がアドレス
００６０とＣＳ信号を送出すると、動作状態になったデ
コーダ２３は境界アドレス００８０と入力したアドレス
００６０とを比較して、アドレス００６０の方が境界ア
ドレスよりも小さいことを検出してＲＯＭ　２５にＣＳ
信号を送出する。これにより、ＲＯＭ　２５のアドレス
００６０に格納されているプログラムがマイクロプロセ
ッサの内部メモリに書き込まれる。

【００１２】しかし、マイクロプロセッサ　２１　がア
ドレス０１００とＣＳ信号をデコーダ２３に送出すると
、デコーダ２３はこのアドレスが境界アドレスよりも大
きいことを検出し、アドレス０１００をセレクタ２４に
送出する。

【００１３】この時、上記の様にセレクタ２４がＲＡＭ
　２６をセレクトしている時はＲＡＭ　２６のアドレス
０１００にアクセスし、ＲＡＭ　２７をアクセスしてい
る時はＲＡＭ　２７のアドレス０１００にアクセスする
（図９の（Ｂ）　の■〜■参照）　。

【００１４】

【発明が解決しようとする課題】ここで、第１の従来例
の場合、ＣＰＵ　は電源投入後、外部のＲＯＭ　１３か
ら初期設定用プログラムを内部メモリのＲＯＭ　領域に
格納し、自分自身と外部のデバイスに対して初期設定を
行う。この設定は一回のみで、その後は行わないので、
初期設定プログラムを格納している内部メモリのＲＯＭ
　領域はその後は使用しない。

【００１５】即ち、ＣＰＵ　のメモリ領域が有効に利用
されていないと云う問題がある。第２の従来例の場合、
大容量のＲＡＭ　として扱えるが、同一アドレスでも、
ＲＡＭ２６，　２７と複数のメモリ領域が存在し、連続
した領域としては扱えない。また、ＲＡＭ　を複数個必
要とする為に回路規模が大きくなる。

【００１６】これは、上記の問題解決の為、ＲＡＭ　を
複数個数設けたが、これにより、連続した領域として扱
えないなどの問題が生じた。本発明はＣＰＵ　のメモリ
領域を有効に利用することを目的とする。

【００１７】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図中、３はＣＰＵ　で、４，５は該ＣＰ
Ｕ　がアクセスする第１，第２のメモリ部である。

【００１８】また、６は該ＣＰＵ　から送出した、該第
１のメモリ部と第２のメモリ部のアドレス領域の境界を
示す境界アドレスが格納されるレジスタ部で、７はレジ
スタ部に格納された境界アドレスと該ＣＰＵ　から送出
されたアドレスとの大小を比較し、比較結果に対応して
第１のメモリ部または第２のメモリ部をアクセス可能に
する比較部である。

【００１９】そして、レジスタ部と比較部とを設け、Ｃ
ＰＵ　から境界アドレスの値を可変できる様に構成した
。

【００２０】

【作用】ＣＰＵ　からレジスタ部に境界となる境界アド
レスを指定することにより、図２に示す様に指定された
アドレスを境界として第１のメモリ部と第２のメモリの
チップセレクト（ＣＳ）を切り換え様にした。なお、図
２は図１の動作説明図である。

【００２１】これにより、初期設定の時、または一回だ
けしか第１のメモリから読み出さない場合、読み出した
データを格納する為に必要なＣＰＵ　の内部メモリのア
ドレス（図２の斜線部分）　を、以後のＣＰＵ　のアク
セスではＲＯＭ　からＲＡＭ　に切り換える様にした。

【００２２】この為、上記の初期設定などの時、ＲＯＭ
　領域として使用していた部分をＲＡＭ　領域として使
用することができるので、ＣＰＵ内部メモリのアドレス
領域を有効に利用することができる。

【００２３】また、増加したＲＡＭ　領域は切り換え以
前のＲＡＭ　と同一デバイスの為、連続したアドレス領
域として扱える。

【００２４】

【実施例】図３は本発明の実施例のブロック図、図４は
図３のタイムチャートで、図５は図３の動作説明図であ
る。

【００２５】ここで、図４の左側の符号は図３の中の同
じ符号の部分の波形を示す。また、デコーダ６１，　ラ
ッチ６２，　６３はメモリ部６の構成部分、コンパレー
タ７１は比較部７の構成部分を示す。以下、図４，図５
を参照して図３の動作を説明するが、図３の中のラッチ
６２のアドレスを００００，ラッチ６３のアドレスを０
００１とする。

【００２６】先ず、マイクロプロセッサ３はアドレス０
０００とデータ００と書き込み（ＷＲ）信号とＩ／Ｏ　
ＲＥＱ　信号をデータバスとアドレスバスに送出する。 その後、アドレス０００１とデータ４０と書き込み（Ｗ
Ｒ）信号とＩ／Ｏ　ＲＥＱ　信号も上記と同様に送出す
る。

【００２７】そこで、デコーダ６１はアドレス００００
をデコードして、データ００をラッチ６２に書込み、ア
ドレス０００１をデコードして、データ４０をラッチ６
３に書き込む。これにより、コンパレータ７１に境界ア
ドレス００４０がセットされる（図４の■−１〜■参照
）　。

【００２８】ここで、マイクロプロセッサからアドレス
００６０を送出すると、コンパレータ７１はＡ　側のア
ドレスの００６０とＢ　側の境界アドレスの００４０と
を比較し、Ａ　≧Ｂ　であるのでＭＥＭ　ＲＥＱ　信号
のタイミングでＲＡＭ　５１のＣＳ信号を送出するので
、ＲＡＭ　５１のアドレス００６０の内容が読み出され
、マイクロプロセッサの内部メモリに書き込まれる（図
４の■〜■参照及び図５の左側参照）。

【００２９】次に、上記と同様にラッチ６２に００，ラ
ッチ６３に８０を書き込む。これにより、コンパレータ
７１に００８０がセットされる。ここで、マイクロプロ
セッサがアドレス００６０を送出すると、コンパレータ
はアドレス００６０と境界アドレス００８０とを比較し
、Ａ　＜Ｂ　であるのでＲＯＭ　４１のアドレス００６
０の内容が読み出され、マイクロプロセッサの内部メモ
リに書き込まれる（図４の■−１〜■及び図５の右側参
照）。

【００３０】上記の様にラッチ６２，　６３に　ＲＯＭ
とＲＡＭ　の境界となるアドレスを指定することにより
、ＲＡＭ　とＲＯＭ　との境界アドレスを任意に切り換
えることができる。この機能により、初期設定及び一回
のみＲＯＭ　を読む場合のデータを置いてあるメモリ領
域を、境界アドレスを変更することによりデバイスをＲ
ＯＭ　４１からＲＡＭ　５１に切り換えてＲＡＭ　領域
として使用でき、アドレス領域を有効に使用できる。

【００３１】また、増加したＲＡＭ　領域は切り換え以
前のＲＡＭ　とデバイスのＲＡＭ　とが同一の為、連続
したアドレス領域として扱える。更に、プログラムの実
行に伴いラッチ６２，　６３に指定するアドレスを順次
、指定していけば、その都度、ＲＡＭ　領域を有効に利
用でき、またＲＡＭ　に格納したデータとＲＯＭ　のデ
ータを両方使い分ける使用法も可能になる。

【００３２】

【発明の効果】以上詳細に説明した様に本発明によれば
、ＣＰＵ　のメモリ領域を有効に利用することができる
と云う効果がある。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】図１の動作説明図である。

【図３】本発明の実施例のブロック図である。

【図４】図３のタイムチャートである。

【図５】図３の動作説明図である。

【図６】第１の従来例のブロック図である。

【図７】図６の動作説明図で、（Ａ）　はマイクロプロ
セッサアドレス領域説明図、（Ｂ）　は図６のタイムチ
ャートである。

【図８】第２の従来例のブロック図である。

【図９】図８の動作説明図で、（Ａ）　はマイクロプロ
セッサ及びＲＡＭアドレス領域説明図、（Ｂ）　は図８
のタイムチャートである。

【符号の説明】

３　　　　ＣＰＵ　　　　　　　　　　　　　　　　　
　　　　　４　　　　第１のメモリ部 ５　　　　第２のメモリ部　　　　　　　　　　　　　
　６　　　　レジスタ部７　　　　比較部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ＣＰＵ（３）　と、該ＣＰＵがアクセ
   スする第１，第２のメモリ部（４，　５）とを有するデ
   ータ処理システムにおいて、該ＣＰＵから送出した、該
   第１のメモリ部と第２のメモリ部のアドレス領域の境界
   を示す境界アドレスが格納されるレジスタ部（６）　と
   、該レジスタ部に格納された境界アドレスと該ＣＰＵか
   ら送出されたアドレスとの大小を比較し、比較結果に対
   応して該第１のメモリ部または第２のメモリ部をアクセ
   ス可能にする比較部（７）　とを設け、該ＣＰＵから該
   境界アドレスの値を可変できる様に構成したことを特徴
   とするデータ処理システム。