JPS5816360A - メモリバンク切換方式 - Google Patents
メモリバンク切換方式Info
- Publication number
- JPS5816360A JPS5816360A JP11368081A JP11368081A JPS5816360A JP S5816360 A JPS5816360 A JP S5816360A JP 11368081 A JP11368081 A JP 11368081A JP 11368081 A JP11368081 A JP 11368081A JP S5816360 A JPS5816360 A JP S5816360A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- memory
- program
- address
- puncture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、中央処理装置（以下ＣＰＵという）、上記Ｃ
ＰＵと共通母線を介して接続され、上記ＣＰＵの制御下
におかれるメモリ及び周辺装置を有するマイク日コンビ
エータシステムにおいて、メモリ空間上であるエリアを
重複させる配置をとり、用途に従い適宜必要部分のメモ
リを選択するメモリパンク切換方式に関するものである
。 第１図を用いて、従来技術を説明する。ａτ１はアドレ
スバス６とデータバス７を介して、読書可能メモリ２（
以下ＲＡＭ止いう）、読出し専用メモリ３（以下システ
ムＲＯＭという）、上記システムＲＤＭｓとは別の読出
し専用メ峰り４（以下拡張ＲＯＭという）と接続され、
システムＲＯＭ３と拡張）［１Ｍ４とをパンク切換する
ため切換レジスタ５を設け、同レジスタ５はアドレスバ
ス６、゛データバス７と接続され、またシステＡ ）Ｉ
ＯＭ ｓ、拡張ＲＯＭ ４ ト）’！、制御信号１１８
（以下１ｆｆ１選択信号という）を介しｃｍ続されてい
る。 システム臆０と拡張ＢＩＪＭｉ４のアドレス空間が互い
に重複しズおり、上記重複部をバンク切換するシステム
に例をとり説明する。まず、システムＲＯＭｇが全域に
わたり選択され、拡張ＲＯＭ４が全く選択されていない
状態から、パンク切換を行うことによりシステムＲＯＭ
５と拡張ＲＯＭ ４ トの重複部分について、システム
ＲＯＭｇを無効、拡張１１ｍ４を有効にする方法を述べ
る。 ここでは、上記重複部以外のシステム■ｙｓの特定番地
に、切換用の特定のメモリ内容が、格納されているか否
かにより、パンク切換の有無を決定するシステムを採り
上げる。 上述した切換レジスタ５に書込む値により、システムＲ
ＯＭ５、拡張ＲＯＭ４のいずれかを有効、他方を無効と
するＲＯＭ選択信号８を出力させて、パンク切換を行う
。切換レジスタ５への書込みは、ＣＰＵ１と接続される
アドレスバス６、およびデータバス７を介して行う。 第２図にパンク切換処理手順を示す。また、この手ＪＩ
Ｉに従うプログラムの一部を下表に示す。 ［す８へΔムム （３４ＰＸＩＸＸＸＸ Ｋ侶 Ｎ弼テ Ｕ込 φ−〇〇 ８ＴＡ ＃ＹＹＹＹ ＪＭＰ ＩＩＺＺＺＺ Ｎ巳テ ・・・−・・−・ パンク切換するか否かは、ＣＰＵ１がシステムｎ ！ｉ
ＩＦ） ％定番地（＃ＸＸＸＸおよびＸＸＸＸ＋１番
地）の内容をチ翼ツクし、特定パターン（−ｊ側誉帝Δ
Δおよびムム）の有無によりパンク切換するか否かを判
断し、それぞれの場合でｌ＆環を続行する。ｃＰＵｌは
、上記特定番地の内容を、アドレスバス６とデータバス
７を介して読込み、パンク切換用のパターンと判断すれ
ば、アドレスバス６とデータバス７を介して、切換レジ
ス５より、λ層選択信号８を出力し、システムＢＯＭｇ
の特定エリアを無効、拡張１１０Ｍの同左エリアを有効
にする。続いてＣＰＵ１は、アドレスバス６と、データ
バス７を介して、拡張ＢＯ＆Ｌ４の所定の番地（Ｈｍｚ
番地）へ分岐し、拡張ＲＯＭ４の処理を行う。一方、Ｃ
ＰＵ １が、パンク切換不要と判断すれば、切換レジス
タ５に値を書込まずに次の処理を実行する。 しかるに、上記の方式はパンク切換の有無なｃＰＵｌが
判断し、切換有の場合は、切換レジスタ５へ切換値を書
込み、拡張Ｉ［Ｍ４へ分岐する処理を行うため、■切換
のための時間を要する。 ■ソフトウェアｌ＆理のため、所定のメモリ容量を占有
する欠点をもっている。 尚、上記説明では、システムＲＯＭ！Ｓが全域選。 択されている状態から、パンク切換することにより拡張
ＢＣＭ４の一部を選択する場合を述べたが、逆にパンク
切換して、システムＢＣＩＪｓの全域を選択させる場合
についても全く同様の手順であり、説明を省略する。 本発明の目的は、上記した従来技術の欠点をなくシ、パ
ンク切換の時間を短縮し、プログツムのメモリ容量を削
減するメモリパンク切換方式を提供するにある。 本発明はメモリパンク切換の手段を、切換レジスタに値
をプログラムにより書込んで、プログツムにより、切換
られたメモリへ分岐するのではな（、特定の順序でプロ
グラムの実行番地を示すプログ２ムカランタがアクセス
されたときに、自動的にメモリパンク切換を実行するよ
うにしたものである。 以下第５図、第４図を用いて本発明を説明する。 第５図は本発明の一実施例を示すブロック図である。Ｃ
ＰＵ ？は、アドレスバス１ｓとデータパｘ１４を介Ｌ
テ、ＲＡＭｌ０． シｘ ｙ−ムｌ［Ｍｌｌ 、ｌｔ
張ＢＩＣ＆（１２と接続される。システムＲＯＭ１１と
拡張ＩＫＭ１２とをメモリパンク切換するための切換回
路２７を、アドレスバス１３．デンタパス１４を介して
設け、上記切換回路２７の出力信号（以下ＲＯＭ選択信
号１５という）により、システムＢＯＭ１１と拡張ＢＯ
Ｍ１２の一方を選択するシステム構成をとる。また、リ
セット信号を発生する回路（以下すセット発生回路２６
という）を設け、ＣＰＵ９と切換回路２７のそれぞれと
接続する。システムｌ０Ａ１１と拡張Ｘ０１１２のアド
レス空間が互いに重複しており、上記重複部をパンク切
換するシステムに例をとり説明する。まず、システム斑
短１１が全域にわたり選択され、拡張ＲＯＭ１２が全く
選択されていない状態から、パンク切換により、システ
ムＢＯＭ１１と拡張ＢＯＭ１２との重複部分をシステム
ＢＯＭ１１を無効、拡張１１ｆｆ１１２を有効にする方
法を述べる。ここでは、上記重複部以外のシステム８１
１の特定番地に切換用の特定のメ４１Ｊ内容が格納され
ているか否かによりパンク切換の有無を決定するシステ
ムを１１１９上げる＊ ｇｇｗｔパンク切換処理を示す
流れ図である。また、下。 表にこの流れ図に従うプログラムの一部を示す。 ＬＩ）Ｘ ナーΔΔムム ＣＭＰＸ ｇｘｘｘｘ Ｎ心ゴー・・・・・・・・・・・・・ ＡＤＲ２Ｂ：訂りＭ・・・・・・・・・・・・・・・た
だし ＡＤＲｌ ：篤１アドレス ＡＤＲ２： ＃２ ＃ ΔΔムム：切換用パターン ｘｘｘｘ：切換チェック番地 ハ翼１：拡帳夏Ｎ実行番地 止音 ：次延理 ＣＰＵ ？はアドレスバス１３．データバス１４を介し
て、パンク切換判定番地の内容を読込む。パンク切換要
のときは、特定の番地が連続してアドレスバス１ｓに出
力される（虜４１−ヘＡＤＨ１ＡＤＲ２の順序）。この
とき、切換回路２７よりシステム班返１１を無効、拡張
ＲＯＭ１２を有効とするＲＯＭ選択信号１５を出力する
回路構成をとる。上記ＡＤＲ１は、システムＢＤＩｂＩ
ｉ１１のプログラム中で、パンク切換の有無を判定する
番地、ＡＤＲ２は、拡張ＢｏＭ１２の先頭実行番地とし
、？（ンク切換有のときは、上記ＲＯＭ選択信号１５に
より、拡張ＢＯＭ１２が有効にして、プログラムカクン
タをＡＤＲ２に、設定する。従りて、メモリパンクをプ
ログツムの命令によらずに切換え、同時に、切換後のメ
モリ内容を実行する。 尚、上記説明では、システムＩ［ＩＭｌ １と拡張１１
１０Ｍ１２との重複部分について、システムＲＯＭ１１
選択時から拡張ＢＯＭ１２を選択する場合を述べたが、
逆の選択の場合も全く同様の手順で実現できるので、説
明を省略する。 以下、切換回路２７の動作詳細を述べる。アドレスデコ
ーダ１６は、ＡＤ凡１遺択（アクセス）時に、データ保
持Ｉ！（以下ｌＦＦ１？という）にデータなセット（１
書込）する信号（以下ＩＦＦＦＦドツト信号１日う）を
出力し、上記ｌＦＦ１９より、ＡＤＲ１がアクセスされ
たことを示す出方信号（以下第１信号という）を論理和
ゲート（以下ＮＡＮＤ２４という）に入力する。一方、
ＡＤＲ２がアクセスされると、アドレスデコーダ１７よ
り、データ保持器（以下２ＦＦ２１という）にデータを
セットする信号（以下２ＦＦセット信号２ｏという）を
出力し、上記２ＦＦ２０よりＡＤＲ２がアクセスされた
ことを示す出力信号（以下第２信号２５という）をＮＡ
ＮＤ２４に入力する。上記第１信号２２および第２信号
２３がセットされたときに、 ＮＡＮＤ２４より、ＲＯ
Ｍ選択信号を出力し、システムＲＯＭ１１または、拡張
’Ｂｍ１２の一方を選択する。 本発明の実施により、従来のパンク切換システムに比較
し、ＩＣ２個程度の追加により、パンク切換の時間を、
短縮（４８０９０ＰＵの場合で約２０ｍ５ｅｃ ） Ｌ
、プログラム中量を削減（４８０９０ＰＵの場合で約１
０バイト）できる。パンク切換のタイミイグ、メモリ容
量の関係で、今後本発明の効果はさらに増大する可能性
がある。
ＰＵと共通母線を介して接続され、上記ＣＰＵの制御下
におかれるメモリ及び周辺装置を有するマイク日コンビ
エータシステムにおいて、メモリ空間上であるエリアを
重複させる配置をとり、用途に従い適宜必要部分のメモ
リを選択するメモリパンク切換方式に関するものである
。 第１図を用いて、従来技術を説明する。ａτ１はアドレ
スバス６とデータバス７を介して、読書可能メモリ２（
以下ＲＡＭ止いう）、読出し専用メモリ３（以下システ
ムＲＯＭという）、上記システムＲＤＭｓとは別の読出
し専用メ峰り４（以下拡張ＲＯＭという）と接続され、
システムＲＯＭ３と拡張）［１Ｍ４とをパンク切換する
ため切換レジスタ５を設け、同レジスタ５はアドレスバ
ス６、゛データバス７と接続され、またシステＡ ）Ｉ
ＯＭ ｓ、拡張ＲＯＭ ４ ト）’！、制御信号１１８
（以下１ｆｆ１選択信号という）を介しｃｍ続されてい
る。 システム臆０と拡張ＢＩＪＭｉ４のアドレス空間が互い
に重複しズおり、上記重複部をバンク切換するシステム
に例をとり説明する。まず、システムＲＯＭｇが全域に
わたり選択され、拡張ＲＯＭ４が全く選択されていない
状態から、パンク切換を行うことによりシステムＲＯＭ
５と拡張ＲＯＭ ４ トの重複部分について、システム
ＲＯＭｇを無効、拡張１１ｍ４を有効にする方法を述べ
る。 ここでは、上記重複部以外のシステム■ｙｓの特定番地
に、切換用の特定のメモリ内容が、格納されているか否
かにより、パンク切換の有無を決定するシステムを採り
上げる。 上述した切換レジスタ５に書込む値により、システムＲ
ＯＭ５、拡張ＲＯＭ４のいずれかを有効、他方を無効と
するＲＯＭ選択信号８を出力させて、パンク切換を行う
。切換レジスタ５への書込みは、ＣＰＵ１と接続される
アドレスバス６、およびデータバス７を介して行う。 第２図にパンク切換処理手順を示す。また、この手ＪＩ
Ｉに従うプログラムの一部を下表に示す。 ［す８へΔムム （３４ＰＸＩＸＸＸＸ Ｋ侶 Ｎ弼テ Ｕ込 φ−〇〇 ８ＴＡ ＃ＹＹＹＹ ＪＭＰ ＩＩＺＺＺＺ Ｎ巳テ ・・・−・・−・ パンク切換するか否かは、ＣＰＵ１がシステムｎ ！ｉ
ＩＦ） ％定番地（＃ＸＸＸＸおよびＸＸＸＸ＋１番
地）の内容をチ翼ツクし、特定パターン（−ｊ側誉帝Δ
Δおよびムム）の有無によりパンク切換するか否かを判
断し、それぞれの場合でｌ＆環を続行する。ｃＰＵｌは
、上記特定番地の内容を、アドレスバス６とデータバス
７を介して読込み、パンク切換用のパターンと判断すれ
ば、アドレスバス６とデータバス７を介して、切換レジ
ス５より、λ層選択信号８を出力し、システムＢＯＭｇ
の特定エリアを無効、拡張１１０Ｍの同左エリアを有効
にする。続いてＣＰＵ１は、アドレスバス６と、データ
バス７を介して、拡張ＢＯ＆Ｌ４の所定の番地（Ｈｍｚ
番地）へ分岐し、拡張ＲＯＭ４の処理を行う。一方、Ｃ
ＰＵ １が、パンク切換不要と判断すれば、切換レジス
タ５に値を書込まずに次の処理を実行する。 しかるに、上記の方式はパンク切換の有無なｃＰＵｌが
判断し、切換有の場合は、切換レジスタ５へ切換値を書
込み、拡張Ｉ［Ｍ４へ分岐する処理を行うため、■切換
のための時間を要する。 ■ソフトウェアｌ＆理のため、所定のメモリ容量を占有
する欠点をもっている。 尚、上記説明では、システムＲＯＭ！Ｓが全域選。 択されている状態から、パンク切換することにより拡張
ＢＣＭ４の一部を選択する場合を述べたが、逆にパンク
切換して、システムＢＣＩＪｓの全域を選択させる場合
についても全く同様の手順であり、説明を省略する。 本発明の目的は、上記した従来技術の欠点をなくシ、パ
ンク切換の時間を短縮し、プログツムのメモリ容量を削
減するメモリパンク切換方式を提供するにある。 本発明はメモリパンク切換の手段を、切換レジスタに値
をプログラムにより書込んで、プログツムにより、切換
られたメモリへ分岐するのではな（、特定の順序でプロ
グラムの実行番地を示すプログ２ムカランタがアクセス
されたときに、自動的にメモリパンク切換を実行するよ
うにしたものである。 以下第５図、第４図を用いて本発明を説明する。 第５図は本発明の一実施例を示すブロック図である。Ｃ
ＰＵ ？は、アドレスバス１ｓとデータパｘ１４を介Ｌ
テ、ＲＡＭｌ０． シｘ ｙ−ムｌ［Ｍｌｌ 、ｌｔ
張ＢＩＣ＆（１２と接続される。システムＲＯＭ１１と
拡張ＩＫＭ１２とをメモリパンク切換するための切換回
路２７を、アドレスバス１３．デンタパス１４を介して
設け、上記切換回路２７の出力信号（以下ＲＯＭ選択信
号１５という）により、システムＢＯＭ１１と拡張ＢＯ
Ｍ１２の一方を選択するシステム構成をとる。また、リ
セット信号を発生する回路（以下すセット発生回路２６
という）を設け、ＣＰＵ９と切換回路２７のそれぞれと
接続する。システムｌ０Ａ１１と拡張Ｘ０１１２のアド
レス空間が互いに重複しており、上記重複部をパンク切
換するシステムに例をとり説明する。まず、システム斑
短１１が全域にわたり選択され、拡張ＲＯＭ１２が全く
選択されていない状態から、パンク切換により、システ
ムＢＯＭ１１と拡張ＢＯＭ１２との重複部分をシステム
ＢＯＭ１１を無効、拡張１１ｆｆ１１２を有効にする方
法を述べる。ここでは、上記重複部以外のシステム８１
１の特定番地に切換用の特定のメ４１Ｊ内容が格納され
ているか否かによりパンク切換の有無を決定するシステ
ムを１１１９上げる＊ ｇｇｗｔパンク切換処理を示す
流れ図である。また、下。 表にこの流れ図に従うプログラムの一部を示す。 ＬＩ）Ｘ ナーΔΔムム ＣＭＰＸ ｇｘｘｘｘ Ｎ心ゴー・・・・・・・・・・・・・ ＡＤＲ２Ｂ：訂りＭ・・・・・・・・・・・・・・・た
だし ＡＤＲｌ ：篤１アドレス ＡＤＲ２： ＃２ ＃ ΔΔムム：切換用パターン ｘｘｘｘ：切換チェック番地 ハ翼１：拡帳夏Ｎ実行番地 止音 ：次延理 ＣＰＵ ？はアドレスバス１３．データバス１４を介し
て、パンク切換判定番地の内容を読込む。パンク切換要
のときは、特定の番地が連続してアドレスバス１ｓに出
力される（虜４１−ヘＡＤＨ１ＡＤＲ２の順序）。この
とき、切換回路２７よりシステム班返１１を無効、拡張
ＲＯＭ１２を有効とするＲＯＭ選択信号１５を出力する
回路構成をとる。上記ＡＤＲ１は、システムＢＤＩｂＩ
ｉ１１のプログラム中で、パンク切換の有無を判定する
番地、ＡＤＲ２は、拡張ＢｏＭ１２の先頭実行番地とし
、？（ンク切換有のときは、上記ＲＯＭ選択信号１５に
より、拡張ＢＯＭ１２が有効にして、プログラムカクン
タをＡＤＲ２に、設定する。従りて、メモリパンクをプ
ログツムの命令によらずに切換え、同時に、切換後のメ
モリ内容を実行する。 尚、上記説明では、システムＩ［ＩＭｌ １と拡張１１
１０Ｍ１２との重複部分について、システムＲＯＭ１１
選択時から拡張ＢＯＭ１２を選択する場合を述べたが、
逆の選択の場合も全く同様の手順で実現できるので、説
明を省略する。 以下、切換回路２７の動作詳細を述べる。アドレスデコ
ーダ１６は、ＡＤ凡１遺択（アクセス）時に、データ保
持Ｉ！（以下ｌＦＦ１？という）にデータなセット（１
書込）する信号（以下ＩＦＦＦＦドツト信号１日う）を
出力し、上記ｌＦＦ１９より、ＡＤＲ１がアクセスされ
たことを示す出方信号（以下第１信号という）を論理和
ゲート（以下ＮＡＮＤ２４という）に入力する。一方、
ＡＤＲ２がアクセスされると、アドレスデコーダ１７よ
り、データ保持器（以下２ＦＦ２１という）にデータを
セットする信号（以下２ＦＦセット信号２ｏという）を
出力し、上記２ＦＦ２０よりＡＤＲ２がアクセスされた
ことを示す出力信号（以下第２信号２５という）をＮＡ
ＮＤ２４に入力する。上記第１信号２２および第２信号
２３がセットされたときに、 ＮＡＮＤ２４より、ＲＯ
Ｍ選択信号を出力し、システムＲＯＭ１１または、拡張
’Ｂｍ１２の一方を選択する。 本発明の実施により、従来のパンク切換システムに比較
し、ＩＣ２個程度の追加により、パンク切換の時間を、
短縮（４８０９０ＰＵの場合で約２０ｍ５ｅｃ ） Ｌ
、プログラム中量を削減（４８０９０ＰＵの場合で約１
０バイト）できる。パンク切換のタイミイグ、メモリ容
量の関係で、今後本発明の効果はさらに増大する可能性
がある。
第１図は従来のメモリバンク切換方式を示す゛ブロック
図、第２図はその処理手順の一例を示。 −は本発明の一実施例を示すプ ２７−切換回路 オ ｆｌｆｌ 才２図
図、第２図はその処理手順の一例を示。 −は本発明の一実施例を示すプ ２７−切換回路 オ ｆｌｆｌ 才２図
Claims (1)
- 【特許請求の範囲】 中央処理装置と、この中央処理装置と共通母線を介して
接続され、上記中央処理装置の制御下におかれるメそす
及び周辺装置を有するマイクμコンビ鼻−タシステムに
おいて、特定の番地が所定の順序で選択されたときに、
上記選択・非選択、の区別を示す一致信号を出力する回
路をアドレスデコーダ、データ保持器および論理和ゲー
トに【構成し、中央処理装置が、メモリバンク切換の要
否を判定し、切換要のときに、マイク宵コンビ為−夕の
実行手順を示すプログラムの実行番地を示すプｐグラム
カランタな上記新規に選択されたメモリ内に設定するプ
ログラムを構成要素とし、これによりメモリバンク切換
を行う′ことを特徴とするメモリパンク切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11368081A JPS5816360A (ja) | 1981-07-22 | 1981-07-22 | メモリバンク切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11368081A JPS5816360A (ja) | 1981-07-22 | 1981-07-22 | メモリバンク切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5816360A true JPS5816360A (ja) | 1983-01-31 |
Family
ID=14618442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11368081A Pending JPS5816360A (ja) | 1981-07-22 | 1981-07-22 | メモリバンク切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0672182U (ja) * | 1993-03-10 | 1994-10-07 | デルタ エレクトロニクス インコーポレイティド | 電源フィルタ |
-
1981
- 1981-07-22 JP JP11368081A patent/JPS5816360A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0672182U (ja) * | 1993-03-10 | 1994-10-07 | デルタ エレクトロニクス インコーポレイティド | 電源フィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009187314A (ja) | 二重化コントローラ・システム、ｃｐｕモジュール、そのプログラム | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JPS5816360A (ja) | メモリバンク切換方式 | |
| KR20230169684A (ko) | 프로세싱-인-메모리 컴퓨팅 시스템 및 그의 pim 연산 오프로딩 방법 | |
| US7237099B2 (en) | Multiprocessor system having a plurality of control programs stored in a continuous range of addresses of a common memory and having identification registers each corresponding to a processor and containing data used in deriving a starting address of a CPU-linked interrupt handler program to be executed by the corresponding processor | |
| JPS59116866A (ja) | 計算機システムの記憶装置 | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPS6336346A (ja) | バンク切替回路 | |
| JPS6053330B2 (ja) | プログラム書き込み方式 | |
| JPS58201157A (ja) | バンクメモリの制御回路 | |
| JPS59133613A (ja) | プロセス制御装置のソフトウエア検証方法 | |
| JPH01318127A (ja) | メモリ・バンクの切換方式 | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPH06332508A (ja) | プログラマブルコントローラ | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JPS6075947A (ja) | メモリ制御方式 | |
| JPS635460A (ja) | 並列計算機 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPH01100799A (ja) | 読出し専用メモリ制御回路 | |
| JPS61289449A (ja) | 高速メモリ診断処理装置 | |
| JP2017010364A (ja) | データ処理装置 | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPS5899840A (ja) | 制御記憶装置 | |
| JPH03122738A (ja) | Ｒａｍによるプログラム実行環境の設定方法 | |
| JPS63285642A (ja) | マイクロプロセッサ制御方式 |