JPH01318127A

JPH01318127A - メモリ・バンクの切換方式

Info

Publication number: JPH01318127A
Application number: JP15175188A
Authority: JP
Inventors: Masashi Ochiiwa; 落岩　正士; Yuji Furuya; 古谷　雄司
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1989-12-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】ば）　産業上の利用分野本発明はメモリ・バンクの切換方式に関する。

（ロ）従来の技術現在ＯＡ機器として、パソコン・ワークステージ１ンや
ワープロなど様々の機器が開発されている。このような
ＯＡ機器はシステムの高機能化や入出力装置の多様化が
図られている。それに伴なって内蔵記憶装置のメモリ容
量が不足ぎみとなり、メモリの不足分を外部記憶装置に
より補わなければならない。外部記憶装置としてはフロ
ッピーディスク、ハードディスクなどが一般的であり、
このような記憶装置のアクセスは、モータなどのメカニ
カルな機構をもつため半導体メモリからなる内蔵記憶装
置と異なり、時間がかかる。

したがって、メモリの大容量化と廻理速反の向上とを両
立させるために、メモリ容量拡張、すなわちメモリ・バ
ンク化という手法がとられている。

メモリ・バンク化によれば、ＣＰＵ（中央処理装ｆ）の
実メモリ空間以上にメモリ空間を拡張することができる
。

第３図は従来のメモリ・バンクのブロック構成図である
。

同図において、（１）はＣＰＵ、（２１は前記ＣＰＵ（
１１がメモリ（７）に対し、読み出しまたは？き込み等
を行なうためのアドレスを与えるアドレスバス、（３）
はＣＰ　Ｕｔ１＋とメモ１月７）などの間で、メモリ（
７）かう読み出したデータ、またはメモ１月７）に書き
込むためのデータを転送するデータ・バス、（４）はメ
モリの読み書き動作、Ｉｌｏの入出力動作などの動作指
定をする制御バス、（５）は後述するバンク（群）（７
ａ）（７ｂ）、（７ｃ）、（７ｄ）のアドレス情報を出
力するデコーダ、（６）は前記デコーダから出力される
バンク・アドレス信号（アドレス情報）が乗るバンク・
アドレス・バス、（７）は複数のバンク（７ａ）、（７
ｂ）（７Ｃ）　、　（７ｄ）よりなるメモリであり、バ
ンク（７ａ）、（７ｂ）、（７ｃ）、（７ｄ）内のアド
レスは、それぞれ同じである。

次にＣＰＵ（１１がメモリ（７）にアクセスする動作を
説明する。

ＣＰＵがメモリ（７）にアクセス（呼出し）するときに
は、まず、ＣＰＵ（１）はデータ・バス（３）にバンク
（７ａ）〜（７ｄ）を選択するためのデータを出力する
。デコーダ（５）は、前記データが入力されると、バン
ク・アドレス信号をバンク・アドレス・バス（６）Ｉこ
出力し、その状態を保持する。そして、バンク選択信号
がバンク（７ａ）を選択する信号ならば、バンク（７ｂ
）、（７ｃ）、（７ｄ）は、以後アドレス・バス（２）
に乗ったアドレス信号を受けつけない。バンクが選択さ
れた後、アドレス・バス（２）にアドレス信号が出力さ
れると、アドレス信号に対応した前記選択されたバンク
（７ａ）内のアドレスが選ばれる。

したがって、例えば、ＣＰＵ（１１の実メモリ領域が１
６バイトとすると、ＣＰＵ（１１に直結できるメモリは
１６バイトまでとなるものの、上述したメモリ・バンク
化を行えば、１６バイトのメモリ（バンクンを４つ実装
し、前記バンクを選択しながら使用することにより、メ
モリの容量を６４バイトに拡張することが可能となる。

ｌ／ｉ　　発明が解決しようとする課題しかしながら、
従来のメモリ・バンク化において、１組のデータを複数
のバンクにまたがり管理すると、処理の途中でバンクを
選択しているデコーダの内容を！き換えなければならず
、そのために余計な時間と手間がかかつていた。又、誤
ってバンク切換を行わずに処理を行うと、ＣＰＵは同一
バンクに再びアクセスすることになり、たとえば、ライ
ト命令を実行させると、データを破壊したり、リード命
令を実行させると、不要データをリードしてプログラム
の暴走を引き起こすおそれがあった。

一方、バンク切換えの手間を省（ために、１組のデータ
が複数のバンクにかかることのないようにデータ管理を
行なうと、バンクの最終アドレス付近に空白の領域が生
じてしまいメモリの利用効率が上がらない。

に）課題を解決するための手段本発明のメモリ・バンク切換方式は、前記課題を解決す
るために、ＣＰＵと、複数のバンクからなるメモリと、
該メモリのバンクをアクセスするバンク・アクセス手段
と、前記バンク内のアドレスをアクセスするアドレス・
アクセス手段と、前記バンク内の所定のアドレスのアク
セスが終了したことを検出する検出手段と、該検出手段
の終了検出により前記バンク・アクセス手段のアクセス
情報を更新する制御手段と、を備え、前記ＣＰＵがバン
ク内の所定のアドレスをアクセス後に前記制御手段のア
クセス情報の更新に基づき他のバンクに切換えることを
特徴とする。

（ホ）作用前述の如＜ＣＰＵがバンク内の所定のアドレスをアクセ
ス後に制御手段のアクセス情報の更新に基づき他のバン
クに切換えることによって、複数のバンクを連続してア
クセスすることが可能となる。

（へ）実施例第１図は本発明のメモリ・バンク切換方式の構成図であ
って、同図において第３図の構成図と同一部分には同一
番号を付している。

即ち、（１］はＣＰＵ、（２１はアドレス・バス、（３
）はデータ・バス、（４）は制御バス、（６）はバンク
・アドレス・ハス、（７）は複数のバンク（７ａ）　、
　（７ｂ）　、（７ｃ）、（７ｄ）よりなるメモリであ
り、前記バンクにはアドレスが設定されている。はりは
アドレス・デコ−ダであり、ＣＰＵ（１＋から所定のア
ドレス信号が出力されるとカウント・アップ信号をカウ
ント・アップ信号線（２）へ出力する。囮は他条件デコ
ーダであり、ＣＰＵ（１）から所定の動作指定信号、例
えは―　リードライト信号が出力されると、それを判定
してカウントアツプ信号をカウント・アップ信号線０句
へ出力する。（１５１は信号選択デコーダであり、前記
アドレス・デコーダ圓及び他条件デコーダ（２）から出
力されるカウント・アップ信号と、使用者のアニュアル
操作により出力されるカウント・アップ信号がカウント
・アップ信号線面により入力される。そして、コントロ
ール信号線（１６）によりコントロール信号が入力され
、該信号により前記各カウント・アップ信号の内−つが
選択され、カウント・アップ制御信号線はへ出力される
。叫はバンク・アドレス・カウンタで、データ・バス（
３）にバンクを選択するためのデータが乗るとバンク・
アドレス信号をバンク・アドレス・バス（６）に出力し
、その状態を保持する。そして、前記（Ｎ号選択デコー
ダｕ３）よりカウント・アップ信号が出力されルト、バ
ンク・アドレス・カウンタαＧは出力するバンク・アド
レス信号を更新する。

第２図は信号選択デコーダ（至）の回路図である。

同図において、α９はＯＲ回路、■は反転回路、（社）
、器はＮＡＮＤＡＮＤ回路ＡＮＤ回路である。

次に第１図及び第２図を参照しながら具体的な動作を説
明する。まず説明しやすくするために各構成部を次のよ
うに設定する。

ＣＰＵ（ＩＪは４本のアドレス線を有し、”ｏｏｏｏ”
〜″１１１１”までの１６個のアドレス領域を指定でき
る。又、メモリ（７）の各バンク（７ａ）、（７ｂ）。

（７Ｃ）　、　（７ｄ）も１６個のアドレスを持つ。さ
らに各バンク（７ａ）、（７ｂ）、（７ｃ）、（７ｄ）
にはそｎ（’れ’ｏｏ’、”０１″、′″１０”、’１
１’よりなるアドレスが割り合てられている。又、アド
レス・デコーダ（社）はアドレス・パス（２）に”１１
１１″のアドレス信号が乗るとカウント・アップ信号（
Ｈｉｇｈ）を出カスる。又、バンク・アドレス・カウン
タ顛は、カウント・アップ信号線Ｑ８）より入力される
カウント・アップ信号の立ち上がりでバンク・アドレス
信号を１つカウント・アップする。而して、ＣＰＵがメ
モ１月７）にアクセスするときには、まず、バンク（７
ａ）〜（７ｄ）を選択するためのデータをデータ・パス
（３）に出力する。バンク・アドレス・カウンタαωは
、前記データが入力されると、前記データによりバンク
（７ａ）〜（７ｄ）の何れかを選択するためのアドレス
信号（例工ば“０１”）ヲハック・アドレス・バス（６
）に出力し、その状態を保持する。斯るアドレス信号“
０１”はバンク（７ｂ）のアドレスであることから複数
のバンク（７ａ）〜（７ｄ）の中からバンク（７ｂ）が
選択される。次に、アドレス・パス（２）にアドレス信
号（例えば’０１１１”）が出力されると、バンク（７
ｂ）内のアドレス”０１１１”がアクセ゛スされる。以
後ＣＰＵ（１３がバンク（７ｂ）内のアドレスを順番に
アクセスし、アドレス″１１１１”をアクセスすると、
アドレス・デコーダαυはそれを検知し、信号選択デコ
ーダ■にカウント・アップ信号（Ｈｉｇｈ）を出力して
、アドレス“１１１１”のアクセス終了までその状態を
保持する。今、コントロール信号線■のコントロール信
号がＨｉｇｈだとすると、カウント・アップ信号線ａａ
　、　ａ金から出力される信号が有効となるので、アド
レス・デコーダ０υから出力されたカウント・アップ信
号ζこより信号選択デコーダ■はカウント・アップ制御
信号（Ｌｏｗ）をバンク・アドレス・カウンタα優に出
力する。しかし、バンク・アドレス・カウンタ朋は信号
の立ち上りで動作するのですぐには動作せず、アドレス
“１１１１”のアクセス終了後、すなわち、カウント・
アップ信号がＬｏｗ、さらにカウント・アップ制御信号
がＨｉ　ｇｈになった時に、バンク・アドレス信号を１
カウントアツプして“１０′とする。

これにより次のバンク（７ｃ）が選択される。

本実施例では、バンク内の最終アドレスのアクセス後に
バンクが切換るようになっているため、各バンクのメモ
リ使用効率を向上できる。

尚、本実施例に於いて、バンク・アクセス手段と制御手
段はバンク・アドレス・カウンタＣ１９）に相当し、検
出手段はアドレス・デコーダ０１）、信号選択デコーダ
叩に相当する。

（Ｈ発明の効果本発明のメモリ・バンクの切換方式Ｉこよれば、複数の
バンクを連続してアクセスすることが可能となり、バン
ク切換えのための管理が簡単となるばかりか、時間的且
つ容量的なロスを減少できる。

【図面の簡単な説明】

第１図は本発明のメモリ・バンク切換方式の構成図、第
２図は本発明のメモリ・バンク切換方式の信号選択デコ
ーダ（句の回路図、第３図は従来のメモリバンクの切換
方式の構成図である。（１）・・・ＣＰＵ、＋２１・・・アドレス・バス、（
３）・・・データ・バス、（４）・・・制御ハス、（訃
・・デコーダ、（６）・・・バンク選択バス、＋７１・
・・メモリ、（７ａ）、（７ｂ）、（７ｃ）、（７ｄ）
・・・バンク、（社）・・・アドレス・デコーダ、叫、
Ｑ４１．αη・・・カウント・アップ信号、αＪ・・・
他条件デコーダ、αＳ・・・信号選択デコーダ、＋１６
）・・・コントロール信号線、α帽・・カウント・アッ
プ制御信号線、α湧・・・バンク・アドレス・カウンタ
。

Claims

【特許請求の範囲】

（１）ＣＰＵと、複数のバンクからなるメモリと、該メ
モリのバンクをアクセスするバンク・アクセス手段と、
前記バンク内のアドレスをアクセスするアドレス・アク
セス手段と、前記バンク内の所定のアドレスのアクセス
が終了したことを検出する検出手段と、該検出手段の終
了検出により前記バンク・アクセス手段のアクセス情報
を更新する制御手段と、を備え、前記ＣＰＵがバンク内
の所定のアドレスをアクセス後に前記制御手段のアクセ
ス情報の更新に基づき他のバンクに切換えることを特徴
とするメモリ・バンクの切換方式。