JPS63177237A - デ−タアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野〕 本発明はマイクロプロセッサとプログラムメモリ及びデ
ータメモリ等から構成されるシステムに係り、特にマイ
クロプロセッサとしてＤＳＰが使用された場合に好適な
データアクセス方式。

〔従来の技術〕

従来の装置は上記資料に記載されている様に、実アドレ
ス空間にプログラム及びデータが入りきらない場合は、
同時に実行されることのない複数個の部分に分割し、交
互に切換えてアクセスする方式をとっていた。

〔発明が解決しようとする問題点〕

従来はマイクロプロセッサの全アドレス空間をプログラ
ムエリアとデータエリアに分離し、データエリア部分の
みを切換えるいわゆるデータブロック切換方式を採用し
ていたが、この方式ではデータはデータブロック毎に扱
われる場合のみ考慮され、各データブロックのデータが
バラバラにアクセスされる場合は十分な配慮がなされて
おらず、この時にバラバラのデータをアクセスする度に
ブロックを切換える作業が必要となり、プログラムの冗
長及びプログラムの処理速度の低下を紹くという問題点
があった。

本発明は、従来データエリアを重複していたのを、プロ
グラムエリアとデータエリアを重複させることにより、
ブロック切換を全く意識せず任意のデータをランダムに
アクセス可能とすることにある。

従来例について第２及び第３図にて更に説明する。第２
図は従来例のハード構成を示した図である。マイクロプ
ロセッサ１はプログラムメモリ２のプログラムにより動
作し１通常データメモリ３１をアクセスしている。とこ
ろが、何らかの理由でアクセスするデータメモリをデー
タメモリ３２に変更する必要が生じた場合には、マイク
ロプロセッサ１はアドレス切換器４に対し、データメモ
リ切換の指示を出し、データメモリのアクセスラインを
切換えていた。

このデータメモリの切換をメモリマツプ的に表現したの
が第３図である。プログラムエリアは図の様に固定され
ているが、データエリアは通常データ■のエリアをアク
セスし、切換時はデータ■又はデータ■をアクセスする
。

この従来方法だと、データエリアのデータＤｌ１１をア
クセスして、次のデータエリアのデータＤｚａをアクセ
スする場合は、データブロック切換の指令（例えばアド
レスｅｘａｄｄｒに２をライト）をデータＤｚｎをアク
セスする前に出す必要がある。

この様に、バンクが変わる毎に指令を出さねばならず、
プログラムが極めて冗長になりかつ処理速度の低下を紹
く場合があった。

〔問題点を解決するための手段〕

任意のデータをブロック切換を意識せずアクセスする為
にはデータをブロック毎切換える従来方式を止め、一つ
のデータアドレス空間とすることが必要となる。この時
、データアドレス空間として割当てられる最大のものは
マイクロプロセッサの全アドレス空間となる。しかし、
このままではプログラムのアドレス空間が無くなってし
まうことになる。そこで、データアドレス空間をハード
ウェアにて自動的にプログラムアドレス空間と分離し、
マイクロプロセッサの全物理アドレスに割付可能として
やることにより、上記目的は達せられる。

第４図は上記プログラムアドレス空間とデータアドレス
空間が重複してマイクロプロセッサの全アドレス空間に
割当てられた状態を示した図である。

〔作用〕

本アドレス拡張方式の特徴はプログラムエリアとデータ
エリアを重複させ、切換えをせず同時にアクセスできる
点であり、これはマイクロプロセッサのアクセスしてい
るメモリがプログラムメモリかデータメモリかを判別す
ることにより可能となる。

この判別を可能とする為に、マイクロプロセッサのフェ
ッチする命令をデコードし、これから実行する命令がプ
ログラムメモリをアクセスするのかデータメモリをアク
セスするものかを判別する必要がある。

第６図にてプログラムメモリとデータメモリのアクセス
判別の方法を説明する６例として下記の様な仮空の命令
を考える。

二一モニツク：　Ｍ　ＯＶ　　ａｄｄｒ、　ｄａｔａマ
シン語　　：ＸＸＸＸ　　ＹＹＹＹ　　ＺＺＺＺ（ｘｘ
ｘｘはＭＯＶ　ＹＹＹＹはａｄｄｒ、　ＺＺＺＺはｄａ
ｔａに対応）この命令はアドレスａｄｄｒにデータｄａ
ｔａをライトするという意味であるが、この命令実行の
動作は既に決まっていて第６図に示した動作となる。す
なわち、第１サイクルで、プログラムメモリよりＸＸＹ
Ｙをリードし１Ｍ０Ｖ命令であることを解読する０次に
第２サイクルでＹＹＹＹをプログラムメモリよりリード
しライトすべきアドレスを知る。第３サイクルで、ｚｚ
ｚｚをプログラムメモリよりリードし、ライトするデー
タを知る。第４サイクルでは、アドレスＹＹＹＹにデー
タｚｚｚｚをライトする。

従って、上記命令では、第４サイクルでデータメモリを
アクセスする。この様に、第１サイクルの命令フェッチ
データｘｘｘｘを外部回路でデコードし、第４サイクル
目でアドレスをプログラムアドレス空間からデータアド
レス空間に切換えてやることによりプログラムメモリと
データメモリのアクセス判別と空間切換えが可能となる
。

〔実施例〕

以下、本発明の具体例を第７，８図により説明する。第
１図と同じ様にＤＳＰ８とそのプログラムメモリ２．デ
ータメモリ３及びアドレス切換器４より構成され、更に
アドレス切換器４は命令デコーダー５とそのデコード出
力のラッチ用フリップフロップ６１及び６２更にアドレ
スデコーダ出力とアンドを取る為のＮＡＮＤ素子より成
る。

本回路の動作を以下説明する。まずデータメモリをアク
セスする命令として“ＴＢＬＷ”を考えると、その命令
の形式は、 Ｔ　Ｂ　Ｌ　Ｗ　　ｄｍａ、　ｄａｔａとなる。ここで
、ＴＢＬＷは二一モニツク、　ｄｍａはＤＳＰの内部デ
ータメモリアドレス、　ｄａｔａはライトするデータで
、この命令の意味するところは、ＤＳＰ内部のワークに
あるアドレスに“ｄａｔａ”をライトせよ、となる、こ
の命令を実行すると、第１サイクルでまず、プログラム
メモリより命令コードをフェッチする。このフェッチさ
れるデータは命令デコーダ５でも取り込んで、ＴＢＬＷ
命令かどうかを判別する。ＴＢＬＷ命令の時はデコーダ
出力はハイレベルとなる。

第２サイクルでは、ＤＳＰ内部回路が動作し、ライトす
べきデータとアドレスがＤＳＰ内部で準備される。この
時、ＤＳＰは第８図の様にリードサイクルになっている
が、プログラムメモリからリードされるデータはダミー
データ−となる、アドレス切換器動作としては、命令デ
コーダの出力がハイとなっている為、ブリップフロップ
６１の出力がハイレベルとなる。

第３サイクルではＤＳＰは準備しておいたアドレスにデ
ータをライトする。この時、アドレス切換器は、フリッ
プフロップ６２の出力がハイレベルとなり、データメモ
リのチップセレクト（ＣＳ）がイネーブルとなる。従っ
て、ＤＳＰはデータメモリをアクセスすることとなる。

又、第３サイクルでは、ブリップフロップ６１の出力は
ロウレベルとなっているので、第３サイクルの後の第１
サイクルではフリップフロップ６２の出力も又、ロウと
なる。上記の様に本回路により、ＤＳＰを使用した回路
に於いて、アドレス拡張を行なうことが可能となる。

〔発明の効果〕

本発明によれば、アイクロプロセッサのプログラムアド
レス空間とデータアドレス空間を重複可能とし、ソフト
操作を全く不要でありながら八−ドで自動的にプログラ
ムアドレス空間とデータアドレス空間を切り分けるので
、プログラムアドレス空間及びデータアドレス空間に各
々マイクロプロセッサの最大アクセスアドレス空間迄拡
張出来る。更に、従来のデータバンク切換の様にソフト
操作がないので、プログラムの冗長性がなくなり処理速
度も従来方式より速くなるという効果かある。

【図面の簡単な説明】

゛第１図は本発明の一実施例システム構成図、第２図は
従来例のシステム構成図、第３図は従来例のデータバン
ク切換のメモリマツプ表示図、第４図は本発明によるア
ドレス拡張時のメモリマツプ図、第５図はデータバンク
切換のプログラム例を示す説明図、第６図はプログラム
及びデータメモリアクセス判別方法説明図、第７図は本
発明の一実施例の回路図、第８図は本発明の一実施例の
プログラム及びデータメモリアクセス判別方法説明図で
ある。 １・・・マイクロプロセッサ、２・・・プログラムメモ
リ、３・・・データメモリ、４・・・アドレス切換器、
５・・・命令デコーダ、７・・・ＮＡＮＤ、８・・・シ
グナル、プロセッサ、９・・・アドレスデコーダ、３１
・・・データメモリ、３２・・・データメモリ、３３・
・・データメモリ、６１・・・フリップフロップ、６２
・・・フリップフロッ易）図 チ・　　アドレスｔη砿ｚト 第４図 第５図 （α） Ｎσυ　＾Ｌｌｒｊ、　　　／ Ｍ（ＴＵ　　　ＶすｌＪ　　　ｐｔル 呂συ　〜αｒ２．　　　／ ＭＯＬ／　　　ｒｅｔ２ｔ　　　　（）ｘ４Ｋ（わ） Ｈσυ　　、／ （す

Claims (1)

【特許請求の範囲】
1. １、マイクロプロセッサとマイクロプロセッサの動作を
   規定するプログラムを記録するプログラムメモリと、こ
   のプログラムに依つてアクセスするデータを記録するデ
   ータメモリと、マイクロプロセッサの動作に伴ないプロ
   グラムメモリからフェッチされる命令コードをデコード
   し、データアクセス命令を認識し、この時のみデータア
   ドレス空間をプログラムアドレス空間から切換えるアド
   レス切換器とから成ることを特徴とするデータアクセス
   方式。