JPS61289449A - 高速メモリ診断処理装置 - Google Patents
高速メモリ診断処理装置Info
- Publication number
- JPS61289449A JPS61289449A JP60132466A JP13246685A JPS61289449A JP S61289449 A JPS61289449 A JP S61289449A JP 60132466 A JP60132466 A JP 60132466A JP 13246685 A JP13246685 A JP 13246685A JP S61289449 A JPS61289449 A JP S61289449A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- exclusive
- gate
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はメモリの診断に関し、特に高速メモリの診断に
使用する処理装置に関する。
使用する処理装置に関する。
（従来の技術）
従来 この種のメモリ診断装置では単位アドレスごとに
メモリへデータを書込み、胱出しを実行した後に書込み
データと読出しデータとを比較することによって診断を
実施していた。
メモリへデータを書込み、胱出しを実行した後に書込み
データと読出しデータとを比較することによって診断を
実施していた。
（発明が解決しようとする問題点）
上述した従来のメモリ診断処理装置では単位アドレスご
とに診断を実行しているので、大容量メモリの診断を行
う場合には時間がかかるという欠点がある。
とに診断を実行しているので、大容量メモリの診断を行
う場合には時間がかかるという欠点がある。
本発明の目的は、データ処理においてメモリ診断時に複
数のメモリバンクへデータを同時に書込み、複数のメモ
リバンクのデータを同時に読出して排他的論理和回路で
演算し、演算結果でメモリ診断を行うことＫよって上記
欠点を除去し、診断処理時間を短縮できるように構成し
た高速メモリ診断処理装置を提供することにある。
数のメモリバンクへデータを同時に書込み、複数のメモ
リバンクのデータを同時に読出して排他的論理和回路で
演算し、演算結果でメモリ診断を行うことＫよって上記
欠点を除去し、診断処理時間を短縮できるように構成し
た高速メモリ診断処理装置を提供することにある。
（問題点を解決するための手段）
本発明による高速メモリ診断処理装置は、記憶部と、診
断／通常モード切換えクリップフロップと、排他的論理
和ゲートと、ゲート手段とを具備して構成したものであ
る。
断／通常モード切換えクリップフロップと、排他的論理
和ゲートと、ゲート手段とを具備して構成したものであ
る。
記憶部は複数のメモリバンクから成るものであや、診断
／通常モード切換えフリップフロップは記憶部の診断を
行う場合にのみ正論理となるものであり、排他的論理和
ゲートは記憶部の内容の演算を行うためのものである。
／通常モード切換えフリップフロップは記憶部の診断を
行う場合にのみ正論理となるものであり、排他的論理和
ゲートは記憶部の内容の演算を行うためのものである。
ゲート手段は、診断／通常モード切換えクリップフロッ
プが正論理であって、複数のメモリバンクのいずれか一
つに任意のデータを書込む場合にすべてのメモリバンク
にデータを同時に書込むとともに、複数のメモリバンク
のいずれか一つからデータを読出そうとした場合にすべ
てのメモリバンクのデータを排他的論理和ゲートで演算
し、演算した結果管データとして読出し、かつ、診断／
通常モード切換えフリップ２０ツブが負論理であって、
複数のメモリバンクのいずれか一つに任意のデータを書
込む場合に、書込みを指定されたメモリバンクのみにデ
ータを書込むとともに、複数のメモリバンクのいずれか
一つからデータを読出そうとした場合に１読出しを指定
されたメモリバンクのみから実行するだめのものである
。
プが正論理であって、複数のメモリバンクのいずれか一
つに任意のデータを書込む場合にすべてのメモリバンク
にデータを同時に書込むとともに、複数のメモリバンク
のいずれか一つからデータを読出そうとした場合にすべ
てのメモリバンクのデータを排他的論理和ゲートで演算
し、演算した結果管データとして読出し、かつ、診断／
通常モード切換えフリップ２０ツブが負論理であって、
複数のメモリバンクのいずれか一つに任意のデータを書
込む場合に、書込みを指定されたメモリバンクのみにデ
ータを書込むとともに、複数のメモリバンクのいずれか
一つからデータを読出そうとした場合に１読出しを指定
されたメモリバンクのみから実行するだめのものである
。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による高速メモリ診断処理装置の一実
施例を示すブロック図である。第１図において、１はデ
ータバス、２はデコーダ、４は通常／診断モード切替え
フリップフロップ、５はＡＮＤゲート、６１〜８８．６
１２〜６１４はそれぞれメモリチップ、１０１〜１０５
はそれぞれＯＲゲート、１１はＡＮＤゲート、１２は排
他的論理和ゲート、１５１〜１５４はメモリバンクであ
る。
施例を示すブロック図である。第１図において、１はデ
ータバス、２はデコーダ、４は通常／診断モード切替え
フリップフロップ、５はＡＮＤゲート、６１〜８８．６
１２〜６１４はそれぞれメモリチップ、１０１〜１０５
はそれぞれＯＲゲート、１１はＡＮＤゲート、１２は排
他的論理和ゲート、１５１〜１５４はメモリバンクであ
る。
第１図において、一つのメモリバンク１５１は８個のメ
モリチップ６１〜６８から成立ち、メモリチップには１
６にビットの容量を有するメモリセルアレイが含まれて
いる。メモリバンク１５１は読み／書き可能なメモリの
単位である。診断／通常モード切替えクリップフロップ
４はＳＥＴ信号が入力された場合に％ＩＩを出力し、Ｒ
ＥＳＥＴ信号が入力された場合に％Ｏｌを出力する７リ
ツ１フロツプである。
モリチップ６１〜６８から成立ち、メモリチップには１
６にビットの容量を有するメモリセルアレイが含まれて
いる。メモリバンク１５１は読み／書き可能なメモリの
単位である。診断／通常モード切替えクリップフロップ
４はＳＥＴ信号が入力された場合に％ＩＩを出力し、Ｒ
ＥＳＥＴ信号が入力された場合に％Ｏｌを出力する７リ
ツ１フロツプである。
次に１動作について説明する。
メモリ診断プログラムが実行されると、まず診断／通常
モード切替えクリップフロップ４へＳＥＴ信号が送出さ
れ、診断／通常モード切替えフリップフロップ４は％１
１を出力する。次に、メモリ診断プログラムがメモリバ
ンク１６１のアドレス００００Ｂへデータ００Ｈを書込
む場合には、信号線３１上のバンクセレクト信号の状態
は％ＩＩとなって診断／通常モード切替えフリップフロ
ップ４の出力は％ｌｌとなるため、ＡＮＤゲート５の出
力は％１１となる。ＡＮＤゲート５の出力はＯＲゲート
１０の入力となっているため、メモリバンク１５１〜１
５４のＯＲゲート１０１〜１０３の出力も％ １ｇとな
り、それぞれメモリバンク１６１〜１５４に接続された
バンクセレクト信号線３２〜３４の状態も％ＩＩとなる
。データバス１４へ書込みデータＯＯＨが出力されると
、メモリチップ６１．６１２〜６１４の入力端子８１〜
８４を通してメモリバンク１５１のアドレスｏｏｏｏＨ
，メモリバンク１５２のアドレス４０００Ｈ，メモリバ
ンク１５３のアドレス８０００Ｈ１メモリバンク１５４
のアドレスｃｏｏｏＨへ同時にデータＯＯＨが書込まれ
る。
モード切替えクリップフロップ４へＳＥＴ信号が送出さ
れ、診断／通常モード切替えフリップフロップ４は％１
１を出力する。次に、メモリ診断プログラムがメモリバ
ンク１６１のアドレス００００Ｂへデータ００Ｈを書込
む場合には、信号線３１上のバンクセレクト信号の状態
は％ＩＩとなって診断／通常モード切替えフリップフロ
ップ４の出力は％ｌｌとなるため、ＡＮＤゲート５の出
力は％１１となる。ＡＮＤゲート５の出力はＯＲゲート
１０の入力となっているため、メモリバンク１５１〜１
５４のＯＲゲート１０１〜１０３の出力も％ １ｇとな
り、それぞれメモリバンク１６１〜１５４に接続された
バンクセレクト信号線３２〜３４の状態も％ＩＩとなる
。データバス１４へ書込みデータＯＯＨが出力されると
、メモリチップ６１．６１２〜６１４の入力端子８１〜
８４を通してメモリバンク１５１のアドレスｏｏｏｏＨ
，メモリバンク１５２のアドレス４０００Ｈ，メモリバ
ンク１５３のアドレス８０００Ｈ１メモリバンク１５４
のアドレスｃｏｏｏＨへ同時にデータＯＯＨが書込まれ
る。
次に、メモリバンク１５１のアドレスｏｏｏｏＨからデ
ータを読出す場合、信号ｌｌｌ１ｌｌ上のバンクセレク
ト信号の状態は％１ ｚ、診断／通常モード切替えフリ
ップ７０ツブ４の出力状態は％１１である。また、ＡＮ
Ｄゲート６の出力はＯＲゲート１０の入力となっている
ため、他のＯＲゲートの出力も１１１となり、メモリバ
ンク１５２〜１５４のバンクセレクト信号の状態も１１
１となる。信号線３２〜３４上でバンクセレクト信号の
状態は％ＩＩとなっているため、メモリテップ６１の出
力端子９から出力されるデータが％ＯＩの場合にはＡＮ
Ｄゲート１１の出力は％ＱＩとなり、１１１の場合には
％ １１となる。ＡＮＤゲート１１の出力は排他的論理
和ゲート１２に入力されているため、メモリバンク１５
１のアドレスｏｏｏｏＨ，メモリバンク１５２のアドレ
ス４ｏｏｏＨ、メモリバンク１６５のアドレス８０００
Ｈ、メモリバンク１６４のアドレスｃ０００Ｈより成る
データの排他的論理和が演算される。演算結果はデータ
バス１４へ出力される。
ータを読出す場合、信号ｌｌｌ１ｌｌ上のバンクセレク
ト信号の状態は％１ ｚ、診断／通常モード切替えフリ
ップ７０ツブ４の出力状態は％１１である。また、ＡＮ
Ｄゲート６の出力はＯＲゲート１０の入力となっている
ため、他のＯＲゲートの出力も１１１となり、メモリバ
ンク１５２〜１５４のバンクセレクト信号の状態も１１
１となる。信号線３２〜３４上でバンクセレクト信号の
状態は％ＩＩとなっているため、メモリテップ６１の出
力端子９から出力されるデータが％ＯＩの場合にはＡＮ
Ｄゲート１１の出力は％ＱＩとなり、１１１の場合には
％ １１となる。ＡＮＤゲート１１の出力は排他的論理
和ゲート１２に入力されているため、メモリバンク１５
１のアドレスｏｏｏｏＨ，メモリバンク１５２のアドレ
ス４ｏｏｏＨ、メモリバンク１６５のアドレス８０００
Ｈ、メモリバンク１６４のアドレスｃ０００Ｈより成る
データの排他的論理和が演算される。演算結果はデータ
バス１４へ出力される。
メモリチップ６１．６１２〜６１４の出力が正常な場合
には排他的論理和は％ＯＩとなるため、出力されるデー
タはＯＯＨとなる。メモリチップ６１．６１２〜６１４
のいずれかが異常な場合には排他的論理和は％ＩＩとな
るため、出力されるデータはＯＯＨとはならない。すな
わち、出力されたデータがＯＯＨならば正常、ｏｏＨで
なければ異常と判断することができる。これによって、
メモリバンク１５１のアドレス００００）！、メモリバ
ンク１５２のアドレス４０００Ｈ，メモリバンク１５３
のアドレス５ｏｏｏＨ，ならびにメモリバンク１５４の
アドレスｃｏｏｏＨのデータ００Ｈに対する診断が終了
する。
には排他的論理和は％ＯＩとなるため、出力されるデー
タはＯＯＨとなる。メモリチップ６１．６１２〜６１４
のいずれかが異常な場合には排他的論理和は％ＩＩとな
るため、出力されるデータはＯＯＨとはならない。すな
わち、出力されたデータがＯＯＨならば正常、ｏｏＨで
なければ異常と判断することができる。これによって、
メモリバンク１５１のアドレス００００）！、メモリバ
ンク１５２のアドレス４０００Ｈ，メモリバンク１５３
のアドレス５ｏｏｏＨ，ならびにメモリバンク１５４の
アドレスｃｏｏｏＨのデータ００Ｈに対する診断が終了
する。
７’ ＊ｔＯＯＨ〜ＦＦＨに変化させて診断すること
によって、アトＬ／、’、００００Ｈ、４ｏｏｏＨ。
によって、アトＬ／、’、００００Ｈ、４ｏｏｏＨ。
５ｏｏｏＨ，ならびに（！０ＯＯＨのメモリ診断が終了
する。メモリバンク１５１のアドレスｏｏｏｏＨ〜８Ｆ
ＦＦＨの書込み／読出しを行って診断することによって
、すべてのメモリ（アドレス０ＯＯＯＨ〜３ＦＦＦＨ）
の診断が終了する。
する。メモリバンク１５１のアドレスｏｏｏｏＨ〜８Ｆ
ＦＦＨの書込み／読出しを行って診断することによって
、すべてのメモリ（アドレス０ＯＯＯＨ〜３ＦＦＦＨ）
の診断が終了する。
最後に、診断／通常モード切替えフリップフロップ４に
対してＲＥＳＥＴ信号を送出するとＡＮＤゲート６の出
力は常に％Ｏ１となるため、デコーダ２から信号線３１
〜Ｓ４上に送出されるバンクセレクト信号はそのｉま各
メモリバンク１５１〜１５４へ入力される。すなわち、
アドレスに一対一に対応したメモリセルヘデータが書込
まれる。
対してＲＥＳＥＴ信号を送出するとＡＮＤゲート６の出
力は常に％Ｏ１となるため、デコーダ２から信号線３１
〜Ｓ４上に送出されるバンクセレクト信号はそのｉま各
メモリバンク１５１〜１５４へ入力される。すなわち、
アドレスに一対一に対応したメモリセルヘデータが書込
まれる。
また、データを読出す場合には、指定されていないバン
クセレクト信号は一〇ｌであるため、指定、されていな
いＡＮＤゲート１１の出力は％ＱＩとなる。指定された
メモリバンク１５１〜１６４に接続されたＡＮＤゲート
１１の出力は、データが％ＩＩの場合には％ｌ ＃、
％ Ｑ ＃の場合ＫＶｉ％Ｏｌとなる。排他的論理和ゲ
ート１２の出力は指定されていないメモリバンクからの
出力（％ ０ ＃）と、指定されているメモリバンクか
らの出力（％１１）との排他的論理和となるため、指定
されたメモリバンク１６１〜１６４のデータがそのまま
読出せる。
クセレクト信号は一〇ｌであるため、指定、されていな
いＡＮＤゲート１１の出力は％ＱＩとなる。指定された
メモリバンク１５１〜１６４に接続されたＡＮＤゲート
１１の出力は、データが％ＩＩの場合には％ｌ ＃、
％ Ｑ ＃の場合ＫＶｉ％Ｏｌとなる。排他的論理和ゲ
ート１２の出力は指定されていないメモリバンクからの
出力（％ ０ ＃）と、指定されているメモリバンクか
らの出力（％１１）との排他的論理和となるため、指定
されたメモリバンク１６１〜１６４のデータがそのまま
読出せる。
（発明の効果）
以上説明したように本発明は、データ処理においてメモ
リ診断時に複数のメモリバンクへデータを同時に書込み
、複数のメモリバンクのデータを同時に読出して排他的
論理和ゲートで演算し、演算結果でメモリを診断するこ
とによりメモリ診断時間を大幅に短縮できるという効果
がある。
リ診断時に複数のメモリバンクへデータを同時に書込み
、複数のメモリバンクのデータを同時に読出して排他的
論理和ゲートで演算し、演算結果でメモリを診断するこ
とによりメモリ診断時間を大幅に短縮できるという効果
がある。
第１図は、本発明による高速メモリ診断処理装置の一実
施例を示すブロック図である。 １．１４・・・・データバス ２・＠−デコーダ ４・・・通常／診断モード切替えフリップフロップ ５．１１ ・・・ＡＮＤゲート ６１〜６８，６１２〜６１４・・メモリチップ１０１〜
１０３φ・−ＯＲゲート １２・・・排他的論理和ゲート １５１〜１５４・Ｏ・メモリバンク １３．３１〜３４・・−信号線
施例を示すブロック図である。 １．１４・・・・データバス ２・＠−デコーダ ４・・・通常／診断モード切替えフリップフロップ ５．１１ ・・・ＡＮＤゲート ６１〜６８，６１２〜６１４・・メモリチップ１０１〜
１０３φ・−ＯＲゲート １２・・・排他的論理和ゲート １５１〜１５４・Ｏ・メモリバンク １３．３１〜３４・・−信号線
Claims (1)
- 複数のメモリバンクから成る記憶部と、前記記憶部の診
断を行う場合にのみ正論理となる診断／通常モード切換
えフリップフロップと、前記記憶部の内容の演算を行う
ための排他的論理和ゲートと、前記診断／通常モード切
換えフリップフロップが正論理であつて、前記複数のメ
モリバンクのいずれか一つに任意のデータを書込む場合
にすべてのメモリバンクにデータを同時に書込むととも
に、前記複数のメモリバンクのいずれか一つからデータ
を読出そうとした場合にすべてのメモリバンクのデータ
を前記排他的論理和ゲートで演算し、演算した結果をデ
ータとして読出し、かつ、前記診断／通常モード切換え
フリップフロップが負論理であつて、前記複数のメモリ
バンクのいずれか一つに任意のデータを書込む場合に、
前記書込みを指定されたメモリバンクのみにデータを書
込むとともに、前記複数のメモリバンクのいずれか一つ
からデータを読出そうとした場合に、前記読出しを指定
されたメモリバンクのみから実行するためのゲート手段
とを具備して構成したこと、を特徴とする高速メモリ診
断処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132466A JPS61289449A (ja) | 1985-06-18 | 1985-06-18 | 高速メモリ診断処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132466A JPS61289449A (ja) | 1985-06-18 | 1985-06-18 | 高速メモリ診断処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61289449A true JPS61289449A (ja) | 1986-12-19 |
Family
ID=15082031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60132466A Pending JPS61289449A (ja) | 1985-06-18 | 1985-06-18 | 高速メモリ診断処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61289449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05342114A (ja) * | 1992-06-05 | 1993-12-24 | Mitsubishi Electric Corp | メモリ装置 |
-
1985
- 1985-06-18 JP JP60132466A patent/JPS61289449A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05342114A (ja) * | 1992-06-05 | 1993-12-24 | Mitsubishi Electric Corp | メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2538067B2 (ja) | 条件書き込み手段を有するランダム・アクセス・メモリ回路 | |
| JPS605498A (ja) | 連想メモリ装置 | |
| JP2549209B2 (ja) | 半導体記憶装置 | |
| JPS58105366A (ja) | デバツグ機能を持つマイクロコンピユ−タ | |
| JPH06131253A (ja) | メモリワードの管理回路 | |
| JP3872922B2 (ja) | 半導体記憶装置及びメモリ混載ロジックｌｓｉ | |
| JPS61289449A (ja) | 高速メモリ診断処理装置 | |
| JPS58189750A (ja) | メモリ装置 | |
| JPH01138694A (ja) | メモリ装置 | |
| SU951399A1 (ru) | Устройство дл записи информации в запоминающее устройство | |
| US4077029A (en) | Associative memory | |
| JPS61276046A (ja) | メモリ診断機能付デ−タ処理装置 | |
| SU1608754A1 (ru) | Запоминающее устройство с самоконтролем | |
| KR920008597A (ko) | 마이크로 컴퓨터 | |
| JPH0235700A (ja) | メモリ回路 | |
| SU696541A1 (ru) | Запоминающее устройство | |
| JPH0352160B2 (ja) | ||
| SU822293A1 (ru) | Буферное запоминающее устройство | |
| JPH06105555B2 (ja) | Ｒａｍ回路 | |
| JPS6122334B2 (ja) | ||
| JPH0329199A (ja) | 半導体メモリ | |
| JPS60113392A (ja) | 半導体メモリ装置 | |
| JPS5927937B2 (ja) | 情報処理回路 | |
| JPS6396797A (ja) | 半導体メモリ | |
| JPS6118832B2 (ja) |