JPH03106283A - 動ベクトル検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は動画像信号を高能率符号化して伝送するテレビ
電話およびテレビ会議等において用いられる動ベクトル
検出装置に関する。

「従来の技術」 動画像信号が伝送されるテレビ電話およびテレビ会議等
においては、膨大な情報量を持つ動画像信号を高能率で
符号化する必要があるが、その方法の１つとして、フレ
ーム間予測符号化方法がある。この方法は、現在伝送し
ようとしているフレーム（現フレーム）の各画素データ
と、１回前に伝送したフレーム（前フレーム）の現フレ
ームの各画素と同位置の画素データとの差分（以下、予
測誤差データという）を取り、この予測誤差データを現
フレームの各画素データに代えて符号化して伝送するも
のである。この方法は、動きのないあるいは動きの少な
い画像についてはフレーム間の相関が大きいので、高能
率で符号化できるが、動きの大きい画像についてはフレ
ーム間の相関が小さいため、伝送されるデータが増加し
てしまうという欠点がある。

これを解決するための方法として、動き補償フレーム間
予測符号化方法がある。この方法は、予測誤差データを
求める前に、まず、現フレームと前フレームから動ベク
トルを検出する。そして、この動ベクトルに従って前フ
レームを移動させ、この移動させた前フレームと現フレ
ームとの予測誤差データを取り、この予測誤差データと
動ベクトルとを伝送するものである。

ここで、動ベクトルについて説明する。例えば、第１３
図に示すように、現フレームＮＦにおいて位置ｐにある
物体が前フレームＬＦにおいては位置ｐ′にあった場合
の動ベクトルはＶになる。この動ベクトルを検出するに
は、例えば、３５２ドット，２８８ラインの現フレーム
を例にとると、まず、この現フレームを（１６Ｘｌ６）
の画素を１ブロックとするブロック毎に分割する。そし
て、このブロックを動ベクトルを検出するブロック（以
下、単に、検出ブロックという）として前フレーム内の
この検出ブロックと同位置のブロック（以下、同位置ブ
ロックという）より水平方向および垂直方向とも±７画
素大きいブロック、即ち、同位置ブロックを中心とした
（３０Ｘ３０）の画素によるブロックを探索ブロックと
する。

そして、第１の方法として、検出ブロックをこの探索ブ
ロック内において水平方向および垂直方向に１画素ずつ
順次移動させて対応する各画素データ毎に差分（以下、
差分データという）を取り、この差分データより評価デ
ータ（例えば、差分データの絶対値の相、または、差分
データの２乗の和）を求め、この評価データが最小とな
る検出ブロックに対応する小ブロックを探索する。これ
により、同位置ブロックの中心から評価データが最小と
なる小ブロックに向かうベクトルをもってその探索ブロ
ックにおける動ベクトルとする。

ところが、上述した探索ブロック内すべてについて差分
データおよび評価データを求め、その評価データを最小
とする動ベクトルを求めると、例えば、上述した検出ブ
ロックおよび探索ブロックの場合には、評価データの計
算回数が２２５回となってしまう。

そこで、これを解決するための第２の方法として、上述
した評価データを求める際に前フレームＬＰ上で多段階
に分けて動ベクトルの検出を行う方法が知られており、
この方法によれば、評価データの計算回数が大幅に削減
できる。例えば、上述した検出ブロックおよび探索ブロ
ックの場合には、２５回の評価データの計算回数で動ベ
クトルが検出できる（特開昭５５−１５８７８４号公報
参照）。

「発明が解決しようとする課題」 ところで、上述した従来の第１の方法においては、探索
ブロックを拡張すると、差分データおよび評価データの
計算回数か急激に増加してしまうため、実時間処理が困
難になるという欠点があった。従って、探索ブロックを
小さく限定しなければならない。そして、この場合には
、この方法を適用した検出装置を使用したテレビ電話お
よびテレビ会議の画質の劣化を招くという問題があった
。

また、前フレームＬＰ上で多段階に分けて動べクトルの
検出を行う第２の方法においては、簡略化された方法を
用いて動ベクトルを検出しているため、正確な動ベクト
ルを検出できないという欠点があった。そして、この場
合も、テレビ電話およびテレビ会議の画質の劣化を招く
という問題があった。

本発明は上述した事情に鑑みてなされたもので、正確な
勤ベクトルを検出でき、しかも、複数の演算手段により
効率的に並列処理を行うことができる動ベクトル検出装
置を提供することを目的としている。

「課題を解決するための手段」 第１発明は、水平方向および垂直方向共にＭ個の画素か
ら構或され、現フレームを所定の数に分割する第１のブ
ロノクを、水平方向および垂直方向共にＮ個の画素から
構成され、前フレームの第１のブロックと同位置のブロ
ックを包含する第２のブロック内において水平方向およ
び垂直方向に１画素ずつ順次移動させ、第１のブロック
の全画素データと、第２のブロックの第１のブロックに
対応する第３のブロックの全画素データとから演算され
る評価データを第２のブロック全域に亙って求めると共
に、評価データの中から最小値を演算し、最小値を持つ
第３のブロックの第２のブロックにおける位置を前フレ
ーム全域に亙って演算することにより現フームと前フレ
ームとの間における画像の移動方向および移動距離を示
す動ベクトルを検出する動ベクトル検出装置において、
（ｐ−１）個多段接続され、第１のブロックの各画素デ
ータを初段から次段へ順次入力して所定時間遅延させる
レジスタと、第１のブロックの各画素データ、あるいは
、（ｐ−１）個のレジスタのいずれかの出力と、第２の
ブロックを画素数ＭとＮとの関係において式（Ｎ／Ｍ＋
１）を越えない最大の整数個に分割する中ブロックの各
画素データとを入力して評価データを演算するｐ個の演
算手段と、ｐ個の演算手段から出力されるｐ個の評価デ
ータを用いて最小値および位置を求める動ベクトルデー
タ検出手段とを具備し、画素数ＭおよびＮ並びに個数ｐ
は、式（Ｎ＝Ｍ＋ｐ〜１）を満たすことを特徴としてい
る。

また、第２発明は、第１発明において、動ベクトルデー
タ検出手段は、所定の周波数のクロックを計数して計数
データを出力するクロック計数回路と、ｐ個の評価デー
タから１つの評価データを選択して第１の比較データと
して出力する選択手段と、第１の比較データと第２の比
較データとを比較し、第１の比較データの値が第２の比
較データの値より小さい時、検出パルスを出力する比較
手段と、直前に保持したデータを第２の比較データとし
て出力すると共に、検出パルスに同期して保持内容を第
１の比較データによって更新する最小データレジスタと
、検出パルスに同期して計数データを保持するアドレス
レジスタとを具備することを特徴としている。

さらに、第３発明は、第２発明において、選択手段は、
ｐ個の演算データをクロノクに同期して時系列に並べて
第１の比較データとして出力することを特徴としている
。

「作用」 本発明によれば、まず、（ｐ−１）個のレジスタは、第
１のブロックの各画素データを初段から次段へ順次入力
して所定時間遅延させる。これにより、ｐ個の演算手段
は、第１のブロックの各画素データ、あるいは、（ｐ−
１）個のレジスタのいずれかの出力と、中ブロックの各
画素データとを入力して評価データを演算する。そして
、動ベクトルデータ検出手段は、ｐ個の演算手段から出
力されるｐ個の評価データを用いて動ベクトルデータで
ある最小値および位置を求める。

「実施例」 本発明の一実施例を説明する前に、上述した課題を解決
するための基本的な考え方について説明する。第９図（
ａ）および（ｂ）にｇドット．ｈラインの現フレームＮ
Ｆおよヒ前フレームＬＦ（７）　一例を示す。まず、フ
レームＮＦおよびＬＦをそれぞれ（ＭＸＭ）の画素を１
ブロックとするブロック毎に分割する。この内、現フレ
ームＮＦ内の各ブロックは上述した検出ブロックとなる
。また、第９図（ａ）の斜線を施した検出ブロックＡ（
ｉ．ｊ）（ｉ，ｊ＝Ｏ〜Ｍ−１）と同位置である第９図
（ｂ）のブロック、即ち、同位置ブロックＡ’（ｉ’，
ｊ’）（ｉｊ’＝ｏ　〜Ｍ−１）を包含した（Ｎ　Ｘ　
Ｎ　）ノ画素のブロックＢ（ｋ，Ｉ）（ｋ，Ｉ＝Ｏ〜Ｎ
−１、ｋ，＋＞ｉ．ｊ）を探索ブロックとする。

次に、探索ブロックＢ（ｋ，ｌ）をさらにいくつかに分
割し、これら分割されたブロック内の各画素データと検
出ブロックＡ（ｉ，　　ｊ）内の各画素データとから評
価データを演算する演算手段を複数設ける。そして、こ
れらの演算手段が互いが用いる画素データあるいは演算
結果のデータを利用しながらその演算を平行して行うこ
とにより、従来より効率的に実時間で正確な動ベクトル
を検出することができる。

そこで、検出ブロックＡ（ｉ，　　ｊ）の゜水平方向お
よび垂直方向の画素数をＭ、探索ブロックＢ（ｋ，！）
の水平方向および垂直方向の画素数をＮ１探索ブロック
Ｂ（ｋ，１）を分割する数をＤとしたときに、これらの
数が、以下に示す関係を満たすように探索ブロックＢ（
ｋ，Ｉ）を分割する。

Ｄ＝［Ｎ／Ｍ＋１］・　・　・■ 但し、［　］はガウスの記号である。従って、分割数Ｄ
は、実数（Ｎ／Ｍ＋１．）を越えない整数のうち、最大
のものである。

また、この動ベクトル検出装置はＬＳＩ（大規模集積回
路）によって構或されることが一般的である。その場合
には、このＬＳＩが上述した演算を実時間で効率よく処
理できなければならない。

そこで、演算手段の数をｐとしたときに、この数ｐと、
上述した画素数Ｍ１画素数Ｎとが、以下に示す関係を満
たすように装置を構成する。

Ｎ＝Ｍ＋ｐ−１・・・■ 尚、演算手段の個数ｐは画素数Ｍと同じ値にすることに
より、演算がより効率よく行われる。この場合には■式
は、以下に示す式となる。

Ｎ＝２Ｍ−１・・・■ 以下、図面を参照して本発明の一実施例について説明す
る。まず、上述した■式において、Ｍ＝３，Ｎ＝５，ｐ
＝３とした第１の実施例について説明する。第８図（ａ
）および（ｂ）にＭ＝３，Ｎ＝５の場合の検出ブロック
Ａ（ｉ，　　ｊ）および探索ブロックＢ（ｋ，！）の一
例を示す。この図において、ａ（ｉ，　　ｊ）（ｉ．　
　ｊ＝ｏ　〜２）およびｂ（ｋ，Ｉ）（ｋ＋＝Ｏ〜４）
はそれぞれ検出ブロックＡ（ｉ．　　ｊ）および探索ブ
ロックＢ（ｋ，Ｉ）を構或する画素データである。

また、■式にＭ＝３，Ｎ＝５を代入すると、Ｄ−［５／
３＋１］ ＝［２．６６・・・］ 一２ となるので、第８図（ｂ）に示すように、探索ブロック
Ｂ（ｋ，１）は、２つの中ブロックＢ．（ｋ，Ｉ）およ
びＢ．（ｋ，Ｉ）に分割される。

次に、第１図は本発明の第１の実施例による動ベクトル
検出装置の構戊を示すブロック図であり、この図におい
て、■は検出ブロックＡ（ｉ，　　ｊ）内の各画素デー
タａ（ｉ．ｊ）（ｉ，ｊ＝ｏ〜２）が順次入力される入
力端子、２１は中ブロックＢ．（ｋ，１）内の各画素デ
ータｂ（ｋ，Ｉ）（ｋ−０〜４、１一〇〜２）が順次入
力される入力端子、２！は中ブロツクＢ，（ｋ，Ｉ）内
の各画素データｂ（ｋ．ＩＸｋ一〇〜４、１＝３．４）
が順次入力される入力端子、３は基準クロックＣＫを発
生するクロック発生手段である。

さらに、４はクロックＣＫを入力してシフトクロックＳ
ＣＫ．およびＳ　Ｃ　Ｋ　．、クリアバルスＣＲ１〜Ｃ
Ｒ３並びにラッチパルスＬＴ，〜ＬＴ．を生戊して出力
する制御パルス発生手段、５１および５，はセレクタで
あり、入力端子２Ｉおよび２，からそれぞれ入力された
中ブロックＢ．（ｋ，１）およびＢ，（ｋ，Ｉ）の各画
素データｂ（ｋ，Ｉ）を入力端子ａおよびｂから入力し
、シフトクロックＳＣＫおよびＳＣＫ，が”Ｈ”レベル
の時、入力端子ａから入力された画素データｂ（ｋ，１
）を出力し、シフトクロックＳＣＫ．およびＳＣＫ，が
″Ｌ”レベルの時、入力端子ｂから入力された画素デー
タｂ（ｋｌ）を出力する。

また、６１および６，はそれぞれ入力された画素データ
を１クロックＣＫ遅延して出力するレジスタ、７Ｉ〜７
３は上述した演算手段であり、例えば、以下に示す照合
評価関数を用いて端子ａから入力された検出ブロックＡ
（ｉ．　　ｊ）の全画素データと端子ｂから入力された
中ブロックＢｎ（ｋ，Ｉ）内の検出ブロックＡ（ｉ，ｊ
）に対応する全画素データとの差分データの絶対値の和
、即ち、評価データＥを順次演算する。

Ｅ一ΣΣｌａ（ｉ．　　ｊ）　一ｂ（ｋ．ｌ）Ｌ　・・
■例えば、演算手段７１は、第１演算サイクルにおいて
、検出ブロックｔａ（０．０），ａ（２．２）１と、中
ブロックＢ．（ｋ，Ｉ）内の検出ブロックＡ（ｉｊ）に
対応する小ブロック　｛ｂ（０，Ｏ），ｂ（２．２）｝
　との全画素データに対する評価データを演算する。こ
こで、画素データａ（０．０）およびａ（２．２）は、
第８図（ａ）における左上および右下の画素データにそ
れぞれ対応し、画素データｂ（００）およびｂ（２．２
）は、第８図（ｂ）の２重枠部分における左上および右
下の画素データにそれぞれ対応する。以下、これら２つ
の画素データによって各小ブロックを表現する。

ここで、第２図に演算手段７の具体的な回路図を示す。

この図において、８は端子ａから入力された検出ブロッ
クＡ（ｉ，ｊ）の画素データをクロックＣＫの立ち上が
りで一時保持するラッチ、９は端子ｂから入力された中
ブロックＢ．，（ｋ，Ｉ）内の検出ブロックＡ（＋，ｊ
）に対応する小ブロックの画素データをクロックＣＫの
立ち上がりで一時保持するラッチ、１０およびｌ１はそ
れぞれラッチ８および９の出力を反転するインバータ、
１２はラッチ８の出力とインバータ１１の出力とを加算
する加算器、ｌ３はラッチ９の出力とインバータ１０の
出力とを加算する加算器である。

ところで、加算器１２および１３のそれぞれのキャリ入
力端子ＣＯは、常に、”Ｈ″レベル、即ち、「１」が入
力されているので、加算８１２および１３は、インバー
タｌ１および１０と共に減算器として動作する。従って
、減算結果が正またはＯとなる加算器１２およびｌ３の
キャリ出力端子Ｃ４からは「ｌ」が出力され、減算結果
が負となる加算器１２および１３のキャリ出力端子Ｃ４
からは「０」が出力される。

また、１４は加算器ｌ２およびｌ３の出力をそれぞれ入
力して、加算器１２のキャリ出力端子Ｃ４から出力され
る信号によりどちらかの出力を選択して出力するセレク
タ、１５は加算器、ｌ６はラッチであり、加算器１５は
、セレクタ１４の出力とラッチｌ６の出力とを加算し、
ラッチｌ６は、加算滞１５の出力をクロックＣＫの立ち
上がりで一時保持する。尚、ラッチ１６の内容は、クリ
アパノレスＣＲ．ｌこよって１肖去される。１７はラノ
チｌ６の出力をラッチパルスＬＴｎの立ち上がりで一時
保持するラッチである。

さらに、第１図において、１８は演算手段７〜７３から
出力されるそれぞれの評価データＥ．〜Ｅ３の中から最
小の評価データＥ　ｍｌｎを検出すると共に、その評価
データＥ　＋＋ｉＩｎを持つ探索ブロックＢ（ｋ，ｔ）
内の小フロックのアドレスＡ　Ｄ　．．ｎ，即ち、動ベ
クトルデータを検出する動ベクトルデータ検出手段であ
る。

ここで、第３図に動ベクトルデータ検出手段１８のブロ
ック図を示す。この図において、■９は？ロックＣＫを
入力してタイミングクロックＴＳ■ψＴＳ．ｔ，ＴＳ，
．およびＴＳ．を発生するタイミングクロック発生手段
、２０はクロツクＣＫを計数するクロック計数回路であ
る。

また、２ｌは評価データＥ１〜Ｅ３をクロックＣＫに同
期して時系列に並べて出力する選択手段であり、第４図
にそのブロック図を示す。第４図において、２２は評価
データＥ３をタイミングクロックＴ　Ｓ　．，の立ち上
がりに同明してｌクロツクＣＫ遅延させるレジスタ、２
３はセレクタであり、評価データＥ，を入力端子ａから
、レジスタ２２の出力データＲ，を入力端子ｂからそれ
ぞれ入力し、タイミングクロックＴＳ．！が″Ｌ”レベ
ルの時、評価データＥ，を出力し、タイミングクロック
ＴＳｌ，が”Ｈ”レベルの時、データＲ１を出力する。

さらに、２４はセレクタ２３の出力データをタイミング
クロックＴＳ■の立ち上がりに同期して１クロ・１クＣ
Ｋ遅延させるレジスタ、２５はセレクタであり、評価デ
ータＥ１を入力端子ａから、レジスタ２４の出力データ
Ｒ，を入力端子ｂからそれぞれ入力し、タイミングクロ
ックＴ　Ｓ　，，が“Ｌ”レベルの時、評価データＥ１
を出力し、タイミングクロックＴＳ，．が″Ｈ”レベル
の時、データＲ，を出力する。

加えて、第３図において、２６は比較手段、２７はｉ　
小データレジスタ、２８はアドレスレジスタであり、比
較手段２６は、選択手段２１から転送されたデータＳｌ
と最小データレジスタ２７に記憶されているデータＳ，
を比較し、データＳｌの値がデータＳ，の値より小さい
時、検出バルスＤＰを出力する。また、最小データレジ
スタ２７は、検出パルスＤＰに同期してデータＳ．を保
持する。

さらに、アドレスレジスタ２８は、検出バルスＤＰに同
期してクロック計数回路２０から出力される計数データ
を保持する。

このような構成において、まず、第１図において、入力
端子１から入力された検出プロ・ノクＡ（ｉ〕）の各画
素データａ（ｔ，３）は、クロノクＣＫに同期してａ（
０．０）、ａ（０．１）、・・・の順序（第５図（３）
参照）で順次入力され、演算手段７．の端子ａおよびレ
ジスタ６，に入力される（第５図（７）参照）。

一方、入力端子２，から入力された中ブロックＢ，（ｋ
，Ｉ）の各画素データｂ（ｋ，Ｉ）は、クロヅクＣＫに
同期してｂ（０．０）、ｂ（０．１）、・・・の順序（
第５図（４）参照）で順次入力され、演算手段７，の端
子ｂ並びにセレクタ５，および５，それぞれの端子ａに
入力される（第５図（８）参照）。

また、入力端子２，から入力された中ブロックＢｙ（ｋ
，１）の各画素データｂ（ｋ，Ｉ）は、クロックＣＫに
同期してｂ（０．３）、ｂ（０．４）、・・・の順序（
第５図（５）参照）で順次入力され、セレクタ５Ｉおよ
び５，それぞれの端子ｂに入力される。

これにより、演算千段７，において、まず、端子ａから
入力された検出ブロックＡ（ｉ，３）の最初の画素デー
タａ（０．０）がクロックＣＫの立ち上がりでラッチ８
に一時保持されると共に、喘子ｂから入力された中ブロ
ックＢ，（ｋ，Ｉ）の最初の画素データｂ（０．０）が
クロックＣＫの立ち上がりでラッチ９に一時保持される
。

次に、ラッチ８の出力は、加算器１２の入力端子ＡＩ−
Ａ８から入力されると共に、インノく一夕１０を介して
加算１１３の入力端子Ａ１〜八８から入力される。一方
、ラッチ９の出力は、加算器１３の入力端子Ｂ１〜Ｂ８
から入力されると共に、インバータ１１を介して加算器
１２の入力端子Ｂ１〜Ｂ８から入力される。

これにより、加算１３１２およびｌ３のそれぞれの減算
結果の内、符号が負でない値がセレクタ１４によって選
択され、出力される。即ち、端子ａから入力された検出
ブロノクＡ（ｉ．　　ｊ）の最初の画素データａ．（０
．０）と、端子ｂから入力された中ブロックＢ，（ｋ，
ｔ）の最初の画素データｂ（０，Ｏ）との差の絶対値が
計算され、出力される。

次に、セレクタｌ４の出力は、加算器１５の入力端子Ａ
１〜八８に入力される。一方、加算器１５の入力端子Ｂ
１〜Ｂ１６にはラ・ノチ１６の出力が入力される。従っ
て、加算器１５は、累算器として動作する。そして、加
算器ｌ５の出力は、クロックＣＫの立ち上がりでラノチ
１６に一時保持された後、第５図（ｌ　Ｏ）に示すラノ
チバルスＬＴ１の立ち上がりで評価データＥ．とじてラ
ッチ１７に一時保持される（第５図（９）参照）。尚、
ラッチｌ６の内容は、加算器１５による累算が開始さレ
ル前に、第５図（６）示すクリアバルスｃＲＩによって
消去される。

即ち、演算手段１７．においては、第５図（６）に示す
クリアパルスＣＲ，にょって前回の演算結果がクリアさ
れた後、検出ブロックＡ（ｉ，ｊ）の全画素データと小
ブロックｆｂ（０，０），ｂ（２．２）｝の全画素デー
タとについて、■式に基づいて評価データＥ．が演算さ
れる（第６図参照）。そして、この評価データＥ　ＩＩ
が第５図（１ｏ）に示すラ７チパルスＬＴ，によって保
持される（第５図（９）参照）。

また、検出ブロックＡ（ｉ，　　ｊ）の各画素データａ
（ｉ，　　ｊ）は、レジスタ６ｌにおいて、それぞれ１
クロックＣＫ遅延されて検出ブロックＡ　ａｔ（　ｉ　
，ｊ）の各画素データａ．，（ｉ，ｊ）となり、演算手
段７，の端子ａおよびレジスタ６，に入カされる（第５
図（１３）参照）。

一方、セレクタ５Ｉにおいて、第５図（１ｌ）に示すシ
フトクロックＳＣＫ．が″Ｈ″レベルの時、端子ａから
入力された中ブロックＢ，（ｋ，１）の各画素データｂ
（ｋ，１）が出力され、シフトクロックＳＣＫ．が″Ｌ
”レベルの時、端子ｂから入力された中ブロックＢ，（
ｋ．，Ｉ）の各画素データｂ（ｋ，１）が出力される。

これにより、演算手段７，の端子ｂには第５図（ｌ４）
に示す探索ブロック内の小ブロックＢＳ．（ｋ，１）の
画素データｂ（ｋ，Ｉ）が入力される。

これにより、演算千段７，において、第５図（１２）に
示すクリアパルスＣＲ，によって前回の演算結果がクリ
アされた後、検出ブロックＡ　ｄｔｍｊ）の全画素デー
タと小ブロック　＋ｂ（０．１）．ｂ（２．３）ｌの全
画素データとについて、■式に基づいて評価データＥｔ
ｔが演算される（第６図参照）。そして、この評価デー
タＥｅ＋が第５図（ｌ６）示すラッチパルスＬＴ，によ
って保持される（第５図（１５）参照）。

また、検出ブロックＡｄ＋（＋＋　　Ｊ）の各画素デー
タａｄｌ（ｉ．ｊ）は、レジスタ１４，において、それ
ぞれｌクロソクＣＫ遅延されて検出ブロックＡｄｔ（ｉ
，ｊ）の各画素データａｄ＊（！＋　　ｊ）となり、演
算手段７，の端子ａおよびレジスタ１４，に入力される
（第５図（ｌ９）参照）。

一方、セレクタ５，において、第５図（１７）に示すシ
フトクロノクＳＣＫ，が″Ｈ”レベルの時、端子ａから
入力された中ブロックＢ　．（ｋ　，　　Ｉ　）の各画
素データｂ（ｋ，Ｉ）が出力され、シフトクロックＳＣ
Ｋ．が”Ｌ”レベルの時、端子ｂから入力された中ブロ
ックＢ，（ｋ，！）の各画素データｂ（ｋ，１）が出力
される。これにより、演算手段７，の端子ｂには第５図
（２０）に示す探索ブロック内の小ブロックＢＳ，（ｋ
，ｌ）の画素データｂ（ｋ，！）が入力される。

これにより、演算手段７３において、第５図（１８）に
示スクリアバルスＣＲ３によって前回の演算結果がクリ
アされた後、検出ブロックＡ　ｄ？（　＋　＋ｊ）の全
画素データと小ブロック　｛ｂ（０．２），ｂ（２．４
）ｌ　の全画素データとについて、■式に基づいて評価
データＥ　３１が演算される（第６図参照）。そして、
この評価データＥ　３１が第５図（２２）示すラッチバ
ルスＬＴ．によって保持される（第５図（２ｌ）参照）
。

以上が第５図の第１演算サイクルにおける各演算手段７
１〜７３の動作の説明である。そして、これらの演算手
段７．〜７，は、それぞれ１演算サイクル毎に評価デー
タＥ１〜Ｅ，を演算して、順次、動ベクトルデータ検出
手段ｌ８に転送する。そして、第３演算サイクルが終了
すると、第８図（ｂ）の探索ブロックＢ（ｋ．，ｌ）に
ついてすべての評価データＥ１〜Ｅ３が演算される。

次に、動ベクトル検出手段１８において、演算手段７Ｉ
から転送された評価データＥ１はセレクタ２５の端子ａ
に、演算手段７，から転送された評価データＥ！はセレ
クタ２３の喘子ａに、演算手段７３から転送された評価
データＥ，はレジスタ２２にそれぞれ入力される（第７
図（２）〜（４）参照）。

そして、評価データＥ，は、レジスタ２２において、第
７図（５）に示すタイミングクロックＴＳ０の立ち上が
りに同期して１クロック遅延された（第７図（６）参照
）後、出力データＥ”，としてセレクタ２３の端子ｂに
入力される。セレクタ２３においては、第７図（７）に
示すタイミングクロックＴＳ．が”し”レベルの時、端
子ａから入力された評価データＥ，が出力され、タイミ
ングクロツクＴＳ口が”Ｈ”レベルの時、端子ｂから入
力されたレジスタ２２の出力データＥ′，が出力される
。

次に、セレクタ２３の出力データは、レジスタ２４にお
いて、第７図（８）に示すタイミングクロックＴ　Ｓ　
，．の立ち上がりに同期して１クロック遅延された（第
７図（９）参照）後、出力データＲ，としてセレクタ２
５の端子ｂに入力される。セレクタ２５においては、第
７図（１０）に示すタイミングクロツクＴＳ．．が”Ｌ
”レベルの時、端子ａから入力された評価データＥ，が
出力データＳＩとして出力され、タイミングクロックＴ
Ｓ．．が″Ｈ”レベルの時、端子ｂから入力されたレジ
スタ２５の出力データＲ，が出力データＳｌとして選択
手段２１から出力される（第７図（ｌ１）参照）。

次に、データＳＩは比較手段２６および最小データレジ
スタ２７に入力され、まず、最初のデータＳ１、即ち、
評価データＥ　１１が最小データレジスタ２７に保持さ
れる。そして、比較手段２６において、選択手段２ｌか
ら転送された次のデータＳ１、今の場合、評価データＥ
’ｔＩと最小データレジスタ２７に記憶されている前の
データＳ，、今の場合、評価データＥ　Ｉ１を比較し、
新しい評価データＥ　’　ｔ　Ｉの値が評価データＥ　
Ｉ１の値より小さい時、比較手段２６は検出パルスＤＰ
を出力する。

これにより、最小データレジスタ２７は、検出パルスＤ
Ｐに同期して評価データＥ’ｌｌを保持する。

また、アドレスレジスタ２８は、検出パルスＤＰに同期
してクロック計数回路２０から出力される計数データを
データＳ，を持つ小ブロックのアドレスとして保持する
。以上の動作が３演算サイクル繰り返されることにより
、探索ブロックＢ（ｋ，！）内における最小の評価デー
タＥ．，１およびその評価データＥ　＋ｗｌｎを持つ小
ブロックのアドレスＡＤｓｌ。、即ち、動ベクトルデー
タが正確に検出される。

次に、上述した■式において、Ｍ＝１６．Ｎ＝３１，ｐ
＝１６とした本発明の第２の実施例について説明する。

ここで、■式にＭ＝１６，Ｎ＝３１を代入すると、 Ｄ＝［３　１／１　６＋１］ ＝［２．’　９　３　７　５］ 一２ となるので、第１の実施例と同様に、探索プロ・ノクＢ
（ｋ，ｌ）は、２つの中ブロノクＢ，およびＢ，に分割
される。

第１Ｏ図は本発明の第２の実施例による動ベクトル検出
装置の構或を示すプロ・ノク図であり、この図において
、第１図の各部に対応する部分には同一の符号を付け、
その説明を省略する。第１０図においては、制御パルス
発生手段４に代えて、クロックＣＫを入力してシフトク
ロ・ノクＳＣＫ，〜Ｓ　Ｃ　Ｋ　．．、クリアパルスＣ
Ｒ．〜ＣＲ，．並びにラッチバルスＬＴ．〜ＬＴ．を生
戊して出力する制御パルス発生手段２９が新たに設けら
れている。

また、入力端子２，および２ｔからそれぞれ入力された
中ブロックＢ，（ｋ，Ｉ）およびＢ，（ｋ，Ｉ）の各画
素データｂ（ｋ，ｌ）を入力端子ａおよびｂから入力し
、シフトクロックＳＣＫ．〜Ｓ　Ｃ　Ｋ　．．が”Ｈ”
レベルの時、入力端子ａから入力された画素データｂ（
ｋ，！）を出力し、シフトク口ツクＳＣＫ，〜Ｓ　Ｃ　
Ｋ　，．が″Ｌ”レベルの時、入力端子ｂから入力され
た画素データｂ（ｋ，ｌ）を出力するセレクタ５，〜５
　１５が新たに設けられている。

さらに、入力された画素データをｌクロツクＣＫ遅延し
て出力するレジスタ６，〜６．，、評価データＥ，〜Ｅ
　１８を演算する演算手段７３〜７。が新たに設けられ
ている。

加えて、動ベクトルデータ検出手段■８に代えて、評価
データＥ１〜Ｅ　１８の中から最小の評価データＥ．．
１を検出すると共に、その評価データＥ，ｉｎを持つ探
索ブロックＢ（ｋ，Ｉ）内の小ブロックのアドレスＡ　
Ｄ　ｗａＬｎ、即ち、動ベクトルデータを？出する動ベ
クトルデータ検出手段３０が新たに設けられている。

ここで、第１１図に動ベクトルデータ検出手段３０のブ
ロック図を示す。この図において、第３図の各部に対応
する部分には同一の符号を付け、その説明を省略する。

第１１図においては、タイミングクロック発生手段ｌ９
に代えて、タイミングクロックＴＳ，。，〜ＴＳ．ｓお
よびＴＳ，。１〜ＴＳ■，を出力するタイミングクロッ
ク発生手段３ｌが新たに設けられている。

また、選択手段２１に代えて、評価データＥ１〜Ｅ　Ｉ
ｌ１からｌっのデータを選択して出力する選択手段３２
が新たに設けられている。ここで、第１２図にそのブロ
ック図を示す。この図において、第４図の各部に対応す
る部分には同一の符号を付け、その説明を省略する。第
１２図においては、入力データをタイミングクロックＴ
Ｓ■，〜ＴＳ．。，の立ち上がりに同期してｌクロック
ＣＫ遅延させるレジスタ３３１〜３３１４、評価データ
Ｅｌｌｌ〜Ｅ３を入力端子ａから、レジスタ３３１〜３
３．４の出力データＲ１〜Ｒ，４を入力端子ｂからそれ
ぞれ入力し、タイミングクロツクＴ　Ｓ　．，．〜ＴＳ
Ｉｏ−が′″Ｌ′″レベルの時、評価データＥｌｉ〜Ｅ
３を出力し、タイミングクロックＴＳ．ｓ〜Ｔ’Ｓ　ｔ
ａｓが″Ｈ″レベルの時、データＲ，〜Ｒ　１４を出力
するセレクタ３４．〜３４１，が新たに設けられている
。

また、第１１図においては、比較手段２６に代えて、選
択手段３２から転送されたデータＳｌと最小データレジ
スタ２７に記憶されているデータＳ，を比較し、データ
ＳＩの値がデータＳ，の値より小さい時、検出パルスＤ
Ｐを出力する選択手段３５が新たに設けられている。

尚、動作については第１の実施例と同様であるので、そ
の説明を省略する。

「発明の効果」 以上説明したように、本発明によれば、正確な動ベクト
ルを検出できるという効果がある。

また、複数の演算手段により効率的に並列処理が実行さ
れ、実時間で探索ブロックの全領域について動ベクトル
の探索を行うことができるという効果がある。

従って、この動ベクトル検出装置をテレビ電話およびテ
レビ会議のシステムに用いれば、それらの再生画像の画
質を飛躍的に向上させることができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の第１の実施例による動ベクトル検出装
置の構或を示すブロック図、第２図は演算手段７の具体
的な構成を示す回路図、第３図は動ベクトルデータ検出
手段１８の構成を示すブロック図、第４図は選択手段２
１の構或を示すブロック図、第５図は本発明の第１の実
施例による動ベクトル検出装置の動作を説明するための
タイミングチャート、第６図は同実施例の演算手順を説
明するための図、第７図は選択手段２１の動作を説明す
るためのタイミングチャート、第８図（ａ）は（３Ｘ３
）の画素からなる検出ブロノクＡ（ｉ．　　ｊ）の一例
を示す図、第８図（ｂ）は（５Ｘ５）の画素からなる探
索ブロックＢ（ｋ，Ｉ）の一例を示す図、第９図（ａ）
および（ｂ）はそれぞれ現フレームおよび前フレームに
一例を示す図、第１０図は本発明の第２の実施例による
動ベクトル検出装置の構成を示すブロック図、第１！図
は動ベクトルデータ検出手段３０の構成を示すブロック
図、第１２図は選択手段３２の構威を示すブロック図、
第１３図は動ベクトルを説明するための図である。 ３・・・・・・クロック発生手段、４，２９・・・・・
・制御パルス発生手段、５，〜５，，，２３，２５，３
４．〜３４１，・・・・・・セレクタ、６１〜６。、２
２，２４、３３．〜３３１４・・・・・・レジスタ、７
１〜７１８・・・・・・演算手段、１８．３０・・・・
・・動ベクトルデータ検出手段、１９．３１・・・・・
・タイミングクロブク発生手段、２０・・・・・・クロ
ック計数回路、２１．３２・・・・・・選択手段、２６
．３５・・・・・・比較手段、２７・・・・・・最小デ
ータレジスタ、２８・・・・・・アドレスレジスタ。 第１図 第４図 第８図 ？Ｂ，一シヒＢ２−′ 第９図 第１０図

Claims (3)

【特許請求の範囲】
1. （１）水平方向および垂直方向共にＭ個の画素から構成
   され、現フレームを所定の数に分割する第１のブロック
   を、水平方向および垂直方向共にＮ個の画素から構成さ
   れ、前フレームの前記第１のブロックと同位置のブロッ
   クを包含する第２のブロック内において水平方向および
   垂直方向に１画素ずつ順次移動させ、前記第１のブロッ
   クの全画素データと、前記第２のブロックの前記第１の
   ブロックに対応する第３のブロックの全画素データとか
   ら演算される評価データを前記第２のブロック全域に亙
   って求めると共に、前記評価データの中から最小値を演
   算し、前記最小値を持つ前記第３のブロックの前記第２
   のブロックにおける位置を前記前フレーム全域に亙って
   演算することにより前記現フームと前記前フレームとの
   間における画像の移動方向および移動距離を示す動ベク
   トルを検出する動ベクトル検出装置において、 （ｐ−１）個多段接続され、前記第１のブロックの各画
   素データを初段から次段へ順次入力して所定時間遅延さ
   せるレジスタと、 前記第１のブロックの各画素データ、あるいは、前記（
   ｐ−１）個のレジスタのいずれかの出力と、前記第２の
   ブロックを前記画素数ＭとＮとの関係において式（Ｎ／
   Ｍ＋１）を越えない最大の整数個に分割する中ブロック
   の各画素データとを入力して前記評価データを演算する
   ｐ個の演算手段と、前記ｐ個の演算手段から出力される
   ｐ個の前記評価データを用いて前記最小値および前記位
   置を求める動ベクトルデータ検出手段とを具備し、前記
   画素数ＭおよびＮ並びに前記個数ｐは、式（Ｎ＝Ｍ＋ｐ
   −１）を満たすことを特徴とする動ベクトル検出装置。
2. （２）前記動ベクトルデータ検出手段は、 所定の周波数のクロックを計数して計数データを出力す
   るクロック計数回路と、 前記ｐ個の評価データから１つの評価データを選択して
   第１の比較データとして出力する選択手段と、 前記第１の比較データと第２の比較データとを比較し、
   前記第１の比較データの値が前記第２の比較データの値
   より小さい時、検出パルスを出力する比較手段と、 直前に保持したデータを前記第２の比較データとして出
   力すると共に、前記検出パルスに同期して保持内容を前
   記第１の比較データによって更新する最小データレジス
   タと、 前記検出パルスに同期して前記計数データを保持するア
   ドレスレジスタと を具備することを特徴とする請求項１記載の動ベクトル
   検出装置。
3. （３）前記選択手段は、前記ｐ個の演算データを前記ク
   ロックに同期して時系列に並べて前記第１の比較データ
   として出力することを特徴とする請求項２記載の動ベク
   トル検出装置。