JPH0927959A - 動きベクトル探索装置 - Google Patents
動きベクトル探索装置Info
- Publication number
- JPH0927959A JPH0927959A JP17611695A JP17611695A JPH0927959A JP H0927959 A JPH0927959 A JP H0927959A JP 17611695 A JP17611695 A JP 17611695A JP 17611695 A JP17611695 A JP 17611695A JP H0927959 A JPH0927959 A JP H0927959A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- block
- flop
- field
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】本発明は、動きベクトル探索装置において、二
つのフィールドの動きベクトルおよびフレームの動きベ
クトルを同時に求めることを課題とする。 【解決手段】動きベクトル探索装置におけるディストー
ション算出ユニット内のレジスタおよび演算器に、第１
フリップフロップ３１２１、４２２１、４３２１、第２
フリップフロップ３１２２、４２２２、４３２２を設
け、２つのフィールドの画素データを時分割で送り、２
つのディストーションの演算を時分割に行なう。また、
２つのディストーションを加算することによりフレーム
のディストーションを求めて、フィールドおよびフレー
ムの動きベクトルをそれぞれ求めることにより、二つの
フィールドの動きベクトルおよびフレームの動きベクト
ルを同時に求める。
つのフィールドの動きベクトルおよびフレームの動きベ
クトルを同時に求めることを課題とする。 【解決手段】動きベクトル探索装置におけるディストー
ション算出ユニット内のレジスタおよび演算器に、第１
フリップフロップ３１２１、４２２１、４３２１、第２
フリップフロップ３１２２、４２２２、４３２２を設
け、２つのフィールドの画素データを時分割で送り、２
つのディストーションの演算を時分割に行なう。また、
２つのディストーションを加算することによりフレーム
のディストーションを求めて、フィールドおよびフレー
ムの動きベクトルをそれぞれ求めることにより、二つの
フィールドの動きベクトルおよびフレームの動きベクト
ルを同時に求める。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル動画像の情
報圧縮に適用される動きベクトル探索装置に係り、特
に、現画像の一部を構成する現符号化ブロックの画素デ
ータと前符号化画像上のサーチウィンドウ内の複数の候
補ブロックの画素データとに基づいて算出されたそれぞ
れのディストーションによって動きベクトルを探索する
動きベクトル探索装置に関する。
報圧縮に適用される動きベクトル探索装置に係り、特
に、現画像の一部を構成する現符号化ブロックの画素デ
ータと前符号化画像上のサーチウィンドウ内の複数の候
補ブロックの画素データとに基づいて算出されたそれぞ
れのディストーションによって動きベクトルを探索する
動きベクトル探索装置に関する。
【０００２】
【従来の技術】文字、図形、音声、映像などの異なる情
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。
報をデジタルデータで表現し、これらのメディアを統合
して一元的に取り扱うマルチメディアが近年注目を浴び
ている。このマルチメディアをより効果的に実現するキ
ー・テクノロジーのひとつとして情報圧縮技術がある。
情報圧縮技術は、情報の冗長性に着目し、冗長な部分の
情報を削減することにより、情報量を少なくする技術で
あり、これにより大量の情報を効率的に処理し、蓄積
し、伝送することが可能となる。
【０００３】各種のメディアの情報量には大きな差があ
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。
り、とりわけ、動画像は膨大な情報量を有するため、大
幅な情報の圧縮が必要となる。情報の圧縮方法には各種
方式があり、これらの方式を組み合わせることにより、
大幅な圧縮を実現している。一般に、これらの圧縮機能
はＬＳＩ（Large scale integrated circuit）として提
供されている。
【０００４】動画像情報の圧縮方式の一つとして、動画
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表す。以下、
単純フレーム間予測符号化方式および動き補償フレーム
間予測符号化方式について説明する。
像の一部を構成する２つの画面間の時間的な相関関係に
基づいて情報圧縮を行う方式が知られている。この圧縮
方式には、例えば、単純フレーム間予測符号化方式、動
き補償フレーム間予測符号化方式がある。ここで、フレ
ームとは、動画像を構成する１枚の画面を表す。以下、
単純フレーム間予測符号化方式および動き補償フレーム
間予測符号化方式について説明する。
【０００５】図８９は単純フレーム間予測符号化方式を
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像６０の各画素データ
と前符号化画像２６０の各画素データとの差分値を算出
し、この差分値を適当な閾値と比較して、有意画素デー
タと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像２６０から現画像６０を予測する際に省略するこ
とのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像２６０から現画像６０を予測する際に削減することが
可能なデータである。
示す図である。単純フレーム間予測符号化方式において
は、互いに位置的に対応する現画像６０の各画素データ
と前符号化画像２６０の各画素データとの差分値を算出
し、この差分値を適当な閾値と比較して、有意画素デー
タと非有意画素データとに識別する。有意画素データ
は、この差分値が閾値より大きい場合に相当し、前符号
化画像２６０から現画像６０を予測する際に省略するこ
とのできないデータである。一方、非有意画素データ
は、この差分値が閾値以下の場合に相当し、前符号化画
像２６０から現画像６０を予測する際に削減することが
可能なデータである。
【０００６】なお、前符号化画像２６０は、現画像６０
よりも過去の画像であっても、未来の画像であってもよ
いが、現画像６０よりも時間的に先に符号化される画像
である。例えば、図８９に示すように、前符号化画像２
６０における人物像１０が現画像６０において右方向に
移動してる場合、有意画素データを示す領域は、２つの
有意画素領域２０および２１によって示される。有意画
素領域２０に位置的に対応する現画像６０上の画素デー
タは、この画素データと有意画素領域２０との差分値お
よび有意画素領域２０によって表すことができ、有意画
素領域２１に位置的に対応する現画像６０上の画素デー
タは、この画素データと有意画素領域２１との差分値お
よび有意画素領域２１によって表すことができる。残り
の非有意画素領域は、この非有意画素領域と位置的に対
応する前符号化画像２６０の画素データそのものによっ
て表すことができる。
よりも過去の画像であっても、未来の画像であってもよ
いが、現画像６０よりも時間的に先に符号化される画像
である。例えば、図８９に示すように、前符号化画像２
６０における人物像１０が現画像６０において右方向に
移動してる場合、有意画素データを示す領域は、２つの
有意画素領域２０および２１によって示される。有意画
素領域２０に位置的に対応する現画像６０上の画素デー
タは、この画素データと有意画素領域２０との差分値お
よび有意画素領域２０によって表すことができ、有意画
素領域２１に位置的に対応する現画像６０上の画素デー
タは、この画素データと有意画素領域２１との差分値お
よび有意画素領域２１によって表すことができる。残り
の非有意画素領域は、この非有意画素領域と位置的に対
応する前符号化画像２６０の画素データそのものによっ
て表すことができる。
【０００７】単純フレーム間予測符号化方式では、有意
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素の数を少なくして圧縮効率をさらに向上すること
もできるが、閾値を高くしすぎると、画像の動きがぎく
しゃくして不自然になったり、動くべき画像の一部が残
像として現れたりするため、画像品質が著しく劣化する
といった不具合が発生する。
画素数が少ないほど予測の際に必要な差分値のデータ量
を少なくすることができるので、圧縮効率を向上するこ
とができる。また、閾値を高く設定することによって有
意画素の数を少なくして圧縮効率をさらに向上すること
もできるが、閾値を高くしすぎると、画像の動きがぎく
しゃくして不自然になったり、動くべき画像の一部が残
像として現れたりするため、画像品質が著しく劣化する
といった不具合が発生する。
【０００８】このように、単純フレーム間予測符号化方
式では、現画像６０を前符号化画像２６０の同一位置の
画素データに基づいて予測するので、現画像６０と前符
号化画像２６０との間の画像上の変化が小さいときには
高い圧縮効率を実現することができるが、図８９に示さ
れるように、画像の一部が画像上で大幅に移動するよう
な場合には、単純フレーム間予測符号化方式よりも次に
説明する動き補償フレーム間予測符号化方式を用いた方
が圧縮効率は高くなる。
式では、現画像６０を前符号化画像２６０の同一位置の
画素データに基づいて予測するので、現画像６０と前符
号化画像２６０との間の画像上の変化が小さいときには
高い圧縮効率を実現することができるが、図８９に示さ
れるように、画像の一部が画像上で大幅に移動するよう
な場合には、単純フレーム間予測符号化方式よりも次に
説明する動き補償フレーム間予測符号化方式を用いた方
が圧縮効率は高くなる。
【０００９】動き補償フレーム間予測符号化方式では、
図９０に示されるように、人物像１０が移動した場合、
図９０に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表し、この動きベクトルＭＶと前符号化画像２６０の人
物像１０を形成する画素データとによって、現画像６０
上の人物像１０を予測する。この場合、有意画素領域は
領域２０のみになる。したがって、動き補償フレーム間
予測符号化方式のほうが、有意画素数を大幅に少なくす
ることができるので、画像情報の圧縮効率を大幅に向上
することができる。
図９０に示されるように、人物像１０が移動した場合、
図９０に示される動きベクトルＭＶを算出する。動きベ
クトルＭＶは、人物像１０の移動方向および移動距離を
表し、この動きベクトルＭＶと前符号化画像２６０の人
物像１０を形成する画素データとによって、現画像６０
上の人物像１０を予測する。この場合、有意画素領域は
領域２０のみになる。したがって、動き補償フレーム間
予測符号化方式のほうが、有意画素数を大幅に少なくす
ることができるので、画像情報の圧縮効率を大幅に向上
することができる。
【００１０】ところで、国際標準方式であるＩＴＵ−Ｔ
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図９１に示すよ
うに、現画像７０を複数のブロックに分割し、その一つ
のブロック（以下、現符号化ブロックと呼ぶ）１７０に
類似した同一サイズの複数のブロック５３０（以下、候
補ブロックと呼ぶ）を含むサーチウィンドウ４３０を前
符号化画像２７０上で特定し、サーチウインド４３０内
に含まれる複数の候補ブロック５３０と現符号化ブロッ
ク１７０とのディストーションを算出する。
（International telecommunication Union-Telecommun
ication Standardization Sector）Ｈ．２６１による動
き補償フレーム間予測方式では、まず、図９１に示すよ
うに、現画像７０を複数のブロックに分割し、その一つ
のブロック（以下、現符号化ブロックと呼ぶ）１７０に
類似した同一サイズの複数のブロック５３０（以下、候
補ブロックと呼ぶ）を含むサーチウィンドウ４３０を前
符号化画像２７０上で特定し、サーチウインド４３０内
に含まれる複数の候補ブロック５３０と現符号化ブロッ
ク１７０とのディストーションを算出する。
【００１１】ここで、ディストーションとは、各候補ブ
ロック５３０と現符号化ブロック１７０との類似性を表
すものであり、各候補ブロック内の位置的に対応する画
素データの差分値をそれぞれ求め、これらの差分値が相
殺されないように絶対値演算または二乗演算によって正
数データに変換して累積した値で示される。次に、算出
されたディストーションの中から最小の値をもつディス
トーションを特定し、この最小ディストーションを有す
る候補ブロック５３０と現符号化ブロック１７０に基づ
いて動きベクトルＭＶが算出される。
ロック５３０と現符号化ブロック１７０との類似性を表
すものであり、各候補ブロック内の位置的に対応する画
素データの差分値をそれぞれ求め、これらの差分値が相
殺されないように絶対値演算または二乗演算によって正
数データに変換して累積した値で示される。次に、算出
されたディストーションの中から最小の値をもつディス
トーションを特定し、この最小ディストーションを有す
る候補ブロック５３０と現符号化ブロック１７０に基づ
いて動きベクトルＭＶが算出される。
【００１２】さらに、現符号化ブロック１７０、サーチ
ウィンドウ４３０、候補ブロック５３０の関係について
説明する。図９２（ｂ）に示すように、現符号化ブロッ
ク１７０がＮ行Ｍ列の画素から構成され、図９２（ａ）
に示すように、サーチウィンドウ４３０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック１７０に
類似した候補ブロック５３０は、サーチウィンドウ４３
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。
ウィンドウ４３０、候補ブロック５３０の関係について
説明する。図９２（ｂ）に示すように、現符号化ブロッ
ク１７０がＮ行Ｍ列の画素から構成され、図９２（ａ）
に示すように、サーチウィンドウ４３０がＨ行Ｌ列の画
素から構成されるとすると、現符号化ブロック１７０に
類似した候補ブロック５３０は、サーチウィンドウ４３
０内に（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）個存在する。
【００１３】また、現符号化ブロック１７０の左上角の
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ４３０内でこの画素データａ（０，０）に位置
的に対応する各候補ブロック５３０の画素の取り得る範
囲は、図９２（ａ）の斜線領域で示される。現符号化ブ
ロック１７０内の画素データと各候補ブロック５３０内
の画素データとの位置的な対応関係を図９３に示す。図
９３に示すように、現符号化ブロック１７０内の画素デ
ータａ（ｍ，ｎ）に位置的に対応する各候補ブロック５
３０内の画素データは、サーチウィンドウ４３０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表される。ここで、ｈ
およびｌはサーチウィンドウ４３０内の各候補ブロック
５３０を特定する値であり、サーチウィンドウ４３０内
の画素データｂ（ｌ，ｈ）は候補ブロック５３０の左上
角の画素データであり、現符号化ブロック１７０の左上
角の画素データａ（０，０）に位置的に対応する。
画素データをａ（０，０）で表わすとすると、サーチウ
ィンドウ４３０内でこの画素データａ（０，０）に位置
的に対応する各候補ブロック５３０の画素の取り得る範
囲は、図９２（ａ）の斜線領域で示される。現符号化ブ
ロック１７０内の画素データと各候補ブロック５３０内
の画素データとの位置的な対応関係を図９３に示す。図
９３に示すように、現符号化ブロック１７０内の画素デ
ータａ（ｍ，ｎ）に位置的に対応する各候補ブロック５
３０内の画素データは、サーチウィンドウ４３０内の画
素データｂ（ｌ＋ｍ，ｈ＋ｎ）で表される。ここで、ｈ
およびｌはサーチウィンドウ４３０内の各候補ブロック
５３０を特定する値であり、サーチウィンドウ４３０内
の画素データｂ（ｌ，ｈ）は候補ブロック５３０の左上
角の画素データであり、現符号化ブロック１７０の左上
角の画素データａ（０，０）に位置的に対応する。
【００１４】図９２および図９３に示された現符号化ブ
ロック１７０、サーチウィンドウ４３０および複数の候
補ブロック５３０において、現符号化ブロック１７０と
各候補ブロック５３０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表され
る。
ロック１７０、サーチウィンドウ４３０および複数の候
補ブロック５３０において、現符号化ブロック１７０と
各候補ブロック５３０とのディストーションをＤ（ｌ，
ｈ）とすると、Ｄ（ｌ，ｈ）は以下の式により表され
る。
【００１５】
【数１】
【００１６】ここで、‖‖はディストーションを演算す
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表され、現符号化ブロック１７０の画素データおよび
位置的に対応する各候補ブロック５３０の画素データの
差分値である局所ディストーションを示している。ノル
ム演算は、一般に、絶対値演算および二乗演算が用いら
れるが、計算の複雑さと効率の点で絶対値演算が最も頻
繁に用いられる。
るノルムを示し、ｄ（ｍ，ｎ）は、 ｄ（ｍ，ｎ）＝ｂ（ｌ＋ｍ，ｈ＋ｎ）−ａ（ｍ，ｎ） で表され、現符号化ブロック１７０の画素データおよび
位置的に対応する各候補ブロック５３０の画素データの
差分値である局所ディストーションを示している。ノル
ム演算は、一般に、絶対値演算および二乗演算が用いら
れるが、計算の複雑さと効率の点で絶対値演算が最も頻
繁に用いられる。
【００１７】なお、動き補償フレーム間予測方式におい
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。
て、現画像と前符号化画像をブロック単位で比較する方
法は、ブロック・マッチング法と呼ばれており、さら
に、サーチウィンドウ内に含まれる全ての候補ブロック
と現符号化ブロックとを比較する場合には、フル・サー
チ・ブロック・マッチング法（全点探索法）と呼ばれて
いる。
【００１８】この全点探索法を用いて動きベクトルを求
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表す
データ信号を処理するための方法および回路が知られて
いる。この方法および回路においては、演算時間を短縮
するため、候補ブロックの数だけプロセッサエレメント
を配置して、プロセッサエレメントに供給されたサーチ
エリアのデータを全体として上方向、下方向および左方
向に切り換えてスキャニングを行うことでディストーシ
ョンを求めている。
める方法および装置として、例えば、特開平２−２１３
２９１号公報の二次元アニメート画像の連続画像を表す
データ信号を処理するための方法および回路が知られて
いる。この方法および回路においては、演算時間を短縮
するため、候補ブロックの数だけプロセッサエレメント
を配置して、プロセッサエレメントに供給されたサーチ
エリアのデータを全体として上方向、下方向および左方
向に切り換えてスキャニングを行うことでディストーシ
ョンを求めている。
【００１９】すなわち、図９４および図９５に示すよう
に、ｌおよびｈを ｌ＝０，１，２，３ ｈ＝０，１，２，３ で表すとすると、まず、各プロセッサエレメントにサー
チウィンドウの画素データが入力されるとともに、現符
号化ブロックの画素データａ（０，０）が入力されたサ
イクル０では、各プロセッサエレメントでは、局所ディ
ストーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。
に、ｌおよびｈを ｌ＝０，１，２，３ ｈ＝０，１，２，３ で表すとすると、まず、各プロセッサエレメントにサー
チウィンドウの画素データが入力されるとともに、現符
号化ブロックの画素データａ（０，０）が入力されたサ
イクル０では、各プロセッサエレメントでは、局所ディ
ストーション ｜ｂ（ｌ，ｈ）−ａ（０，０）｜ の計算およびストアが行われる。
【００２０】次のサイクル１では、サーチウィンドウの
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。
各画素データを全体として上に移動するとともに、現符
号化ブロックの画素データａ（０，１）が入力されるこ
とで局所ディストーション ｜ｂ（ｌ，ｈ＋１）−ａ（０，１）｜ の計算が行われ、さらに、サイクル０で計算された局所
ディストーションに加算されてストアされる。
【００２１】次いで、サイクル２では、サーチウィンド
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。
ウの各画素データを全体として左に移動するとともに、
現符号化ブロックの画素データａ（１，１）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ＋１）−ａ（１，１）｜ の計算が行われ、さらに、サイクル１での演算結果に加
算されてストアされる。
【００２２】次いで、サイクル３では、サーチウィンド
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として９個の候補ブロックに
対応する各候補ブロックと現符号化ブロックとのディス
トーションが計算される。
ウの各画素データを全体として下に移動するとともに、
現符号化ブロックの画素データａ（１，０）が入力され
ることで局所ディストーション ｜ｂ（ｌ＋１，ｈ）−ａ（１，０）｜ の計算が行われ、さらに、サイクル２での演算結果に加
算されてストアされ、結果として９個の候補ブロックに
対応する各候補ブロックと現符号化ブロックとのディス
トーションが計算される。
【００２３】次いで、この９個のディストーションの中
から検出された最小ディストーションに基づいて動きベ
クトルが求められる。また、国際標準ＩＴＵ−ＴのＨ．
２６１およびＩＳＯ／ＩＥＣ１１１７２−２では、順次
走査方式の画像の符号化のみを取り扱っていたのに対し
て、国際標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８１８
−２では、さらに、インタレース走査方式の画像の符号
化も取扱っている。
から検出された最小ディストーションに基づいて動きベ
クトルが求められる。また、国際標準ＩＴＵ−ＴのＨ．
２６１およびＩＳＯ／ＩＥＣ１１１７２−２では、順次
走査方式の画像の符号化のみを取り扱っていたのに対し
て、国際標準の暫定標準方式ＩＳＯ／ＩＥＣ１３８１８
−２では、さらに、インタレース走査方式の画像の符号
化も取扱っている。
【００２４】インタレース走査方式は、単純に順次１ラ
イン毎に垂直走査を行う順次走査方式に対して、所定の
走査ライン毎に飛び越して垂直走査を行い、飛び越した
走査ラインの本数に対応した走査回数によってフレーム
を構成するものである。例えば、２：１インタレース走
査方式は、１枚のフレームを奇数走査ラインからなるフ
ィールドと偶数走査ラインからなるフィールドとの２枚
のフィールドで構成し、まず一方のフィールドの走査を
行なってから他方のフィールドの走査を行うものであ
る。このインタレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。
イン毎に垂直走査を行う順次走査方式に対して、所定の
走査ライン毎に飛び越して垂直走査を行い、飛び越した
走査ラインの本数に対応した走査回数によってフレーム
を構成するものである。例えば、２：１インタレース走
査方式は、１枚のフレームを奇数走査ラインからなるフ
ィールドと偶数走査ラインからなるフィールドとの２枚
のフィールドで構成し、まず一方のフィールドの走査を
行なってから他方のフィールドの走査を行うものであ
る。このインタレース走査方式は、信号帯域幅を節減
し、実質的に走査線数を減らすことなく、画面全体の走
査回数を多くして画像のちらつきを少なくするものであ
る。
【００２５】インタレース走査方式の画像には、フレー
ムを符号化の単位とするフレーム構造とフィールドを符
号化の単位とするフィールド構造との両方が提供され、
さらに、予測方式には、フレーム予測方式とフィールド
予測方式とがある。ただし、フィールド構造の場合に
は、フレーム予測方式は使えない。以下、フレーム構造
におけるそれぞれの予測方式の例を説明する。
ムを符号化の単位とするフレーム構造とフィールドを符
号化の単位とするフィールド構造との両方が提供され、
さらに、予測方式には、フレーム予測方式とフィールド
予測方式とがある。ただし、フィールド構造の場合に
は、フレーム予測方式は使えない。以下、フレーム構造
におけるそれぞれの予測方式の例を説明する。
【００２６】ここで、図９６に示すように、現画像フレ
ーム６００が奇数走査ラインからなる第１フィールド６
０１および偶数走査ラインからなる第２フィールド６０
２から構成され、前符号化フレーム７００が奇数走査ラ
インからなる第１フィールド７０１および偶数走査ライ
ンからなる第２フィールド７０２から構成され、前符号
化画像フレーム７００から現画像フレーム６００を予測
するとする。また、図９６に示すように、斜線で示され
た人物像１１が画面の左下から右上の方向に移動してい
るとする。
ーム６００が奇数走査ラインからなる第１フィールド６
０１および偶数走査ラインからなる第２フィールド６０
２から構成され、前符号化フレーム７００が奇数走査ラ
インからなる第１フィールド７０１および偶数走査ライ
ンからなる第２フィールド７０２から構成され、前符号
化画像フレーム７００から現画像フレーム６００を予測
するとする。また、図９６に示すように、斜線で示され
た人物像１１が画面の左下から右上の方向に移動してい
るとする。
【００２７】フレーム構造におけるフィールド予測方式
は、前符号化画像フレーム７００の第１フィールド７０
１または第２フィールド７０２から現画像フレーム６０
０の第１フィールド６０１を動きベクトルＭＶ１によっ
て予測し、前符号化画像フレーム７００の第１フィール
ド７０１または第２フィールド７０２から現画像フレー
ム６００の第２フィールド６０２を動きベクトルＭＶ２
によって予測し、この予測された２つのフィールドを合
成することによって前符号化画像フレーム７００から現
画像フレーム６００を予測する。
は、前符号化画像フレーム７００の第１フィールド７０
１または第２フィールド７０２から現画像フレーム６０
０の第１フィールド６０１を動きベクトルＭＶ１によっ
て予測し、前符号化画像フレーム７００の第１フィール
ド７０１または第２フィールド７０２から現画像フレー
ム６００の第２フィールド６０２を動きベクトルＭＶ２
によって予測し、この予測された２つのフィールドを合
成することによって前符号化画像フレーム７００から現
画像フレーム６００を予測する。
【００２８】フレーム構造におけるフレーム予測方式
は、前符号化画像フレーム７００から現画像フレーム６
００を動きベクトルＭＶによって予測する。結局、フレ
ーム構造では、フィールド予測方式による２本の動きベ
クトルＭＶ１，ＭＶ２とフレーム予測方式による１本の
動きベクトルＭＶが求められる。すなわち、図９７に示
すように、現画像を時間ｎ、前符号化画像を時間（ｎ−
１）とし、現画像および前符号化画像の奇数走査ライン
の各画素を白丸で表し、現画像および前符号化画像の偶
数走査ラインの各画素を黒丸で表し、垂直８画素の現画
像フレームブロック８００が垂直４画素の現画像第１フ
ィールドブロック８０１と垂直４画素の現画像第２フィ
ールドブロック８０２からなるとすると、動きベクトル
ＭＶ１は、現画像第１フィールドブロック８０１を現符
号化ブロックとし、この現画像第１フィールドブロック
８０１の画素データと前符号化画像の第１フィールドま
たは第２フィールドの複数の第１フィールド候補ブロッ
ク９０１の画素データに基づいて求められ、動きベクト
ルＭＶ２は、現画像第２フィールドブロック８０２を現
符号化ブロックとし、この現画像第２フィールドブロッ
ク８０２の画素データと前符号化画像の第１フィールド
または第２フィールドの複数の第２フィールド候補ブロ
ック９０２の画素データに基づいて求められ、動きベク
トルＭＶは、現画像フレームブロック８００を現符号化
ブロックとし、現画像フレームブロック８００の画素デ
ータと前符号化画像の複数のフレーム候補ブロック９０
０の画素データに基づいて求められる。
は、前符号化画像フレーム７００から現画像フレーム６
００を動きベクトルＭＶによって予測する。結局、フレ
ーム構造では、フィールド予測方式による２本の動きベ
クトルＭＶ１，ＭＶ２とフレーム予測方式による１本の
動きベクトルＭＶが求められる。すなわち、図９７に示
すように、現画像を時間ｎ、前符号化画像を時間（ｎ−
１）とし、現画像および前符号化画像の奇数走査ライン
の各画素を白丸で表し、現画像および前符号化画像の偶
数走査ラインの各画素を黒丸で表し、垂直８画素の現画
像フレームブロック８００が垂直４画素の現画像第１フ
ィールドブロック８０１と垂直４画素の現画像第２フィ
ールドブロック８０２からなるとすると、動きベクトル
ＭＶ１は、現画像第１フィールドブロック８０１を現符
号化ブロックとし、この現画像第１フィールドブロック
８０１の画素データと前符号化画像の第１フィールドま
たは第２フィールドの複数の第１フィールド候補ブロッ
ク９０１の画素データに基づいて求められ、動きベクト
ルＭＶ２は、現画像第２フィールドブロック８０２を現
符号化ブロックとし、この現画像第２フィールドブロッ
ク８０２の画素データと前符号化画像の第１フィールド
または第２フィールドの複数の第２フィールド候補ブロ
ック９０２の画素データに基づいて求められ、動きベク
トルＭＶは、現画像フレームブロック８００を現符号化
ブロックとし、現画像フレームブロック８００の画素デ
ータと前符号化画像の複数のフレーム候補ブロック９０
０の画素データに基づいて求められる。
【００２９】さらに、動きベクトルを求める方法は、現
画像フレームブロック８００内の現画像第１フィールド
ブロック８０１および第２フィールドブロック８０２に
対して、前符号化画像上の候補ブロックの取り方によっ
て同一パリティーフェーズおよび異パリティーフェーズ
に分けられる。図９８に示すように、現画像を時間ｎ、
前符号化画像を時間（ｎ−１）とし、現画像および前符
号化画像の奇数走査ラインの各画素を白丸で表し、現画
像および前符号化画像の偶数走査ラインの各画素を黒丸
で表し、垂直８画素の現画像フレームブロック８１０が
垂直４画素の現画像第１フィールドブロック８１１と垂
直４画素の第２フィルドブロック８１２からなるとする
と、同一パリティーフェーズは、現画像第１フィールド
ブロック８１１の画素データと前符号化画像の第１フィ
ールドの複数の候補ブロック９１１の画素データに基づ
いて動きベクトルＭＶ１１を求めるとともに、現画像第
２フィールドブロック８１２の画素データと前符号化画
像の第２フィールドの複数の候補ブロック９１２の画素
データに基づいて動きベクトルＭＶ２１を求め、現画像
フレームブロック８１０の画素データと第１フィールド
候補ブロック９１１および第２フィールド候補ブロック
９１２を含む複数のフレーム候補ブロック９１０の画素
データに基づいて動きベクトルを求めるものである。
画像フレームブロック８００内の現画像第１フィールド
ブロック８０１および第２フィールドブロック８０２に
対して、前符号化画像上の候補ブロックの取り方によっ
て同一パリティーフェーズおよび異パリティーフェーズ
に分けられる。図９８に示すように、現画像を時間ｎ、
前符号化画像を時間（ｎ−１）とし、現画像および前符
号化画像の奇数走査ラインの各画素を白丸で表し、現画
像および前符号化画像の偶数走査ラインの各画素を黒丸
で表し、垂直８画素の現画像フレームブロック８１０が
垂直４画素の現画像第１フィールドブロック８１１と垂
直４画素の第２フィルドブロック８１２からなるとする
と、同一パリティーフェーズは、現画像第１フィールド
ブロック８１１の画素データと前符号化画像の第１フィ
ールドの複数の候補ブロック９１１の画素データに基づ
いて動きベクトルＭＶ１１を求めるとともに、現画像第
２フィールドブロック８１２の画素データと前符号化画
像の第２フィールドの複数の候補ブロック９１２の画素
データに基づいて動きベクトルＭＶ２１を求め、現画像
フレームブロック８１０の画素データと第１フィールド
候補ブロック９１１および第２フィールド候補ブロック
９１２を含む複数のフレーム候補ブロック９１０の画素
データに基づいて動きベクトルを求めるものである。
【００３０】一方、異パリティーフェーズは、現画像第
１フィールドブロック８１１の画素データと前符号化画
像の第２フィールドの複数の第２フィールド候補ブロッ
ク９２２の画素データに基づいて動きベクトルＭＶ１２
を求めるとともに、現画像第２フィールドブロック８１
２の画素データと前符号化画像の第１フィールドの複数
の第１フィールド候補ブロック９２１の画素データに基
づいて動きベクトルＭＶ２２を求め、現画像フレームブ
ロック８１０の画素データと第１フィールド候補ブロッ
ク９２１および第２フィールド候補ブロック９２２を含
む複数のフレーム候補ブロック９２０の画素データに基
づいて動きベクトルを求めるものである。
１フィールドブロック８１１の画素データと前符号化画
像の第２フィールドの複数の第２フィールド候補ブロッ
ク９２２の画素データに基づいて動きベクトルＭＶ１２
を求めるとともに、現画像第２フィールドブロック８１
２の画素データと前符号化画像の第１フィールドの複数
の第１フィールド候補ブロック９２１の画素データに基
づいて動きベクトルＭＶ２２を求め、現画像フレームブ
ロック８１０の画素データと第１フィールド候補ブロッ
ク９２１および第２フィールド候補ブロック９２２を含
む複数のフレーム候補ブロック９２０の画素データに基
づいて動きベクトルを求めるものである。
【００３１】最終的には、これらの動きベクトルの中か
らフィールド予測方式による２本の動きベクトルＭＶ
１，ＭＶ２とフレーム予測方式による１本の動きベクト
ルＭＶが選択される。
らフィールド予測方式による２本の動きベクトルＭＶ
１，ＭＶ２とフレーム予測方式による１本の動きベクト
ルＭＶが選択される。
【００３２】
【発明が解決しようとする課題】しかしながら、従来の
動きベクトル探索装置にあっては、現画像フレームブロ
ック８００、現画像第１フィールドブロック８０１およ
び現画像第２フィールドブロック８０２のそれぞれの動
きベクトルＭＶ，ＭＶ１，ＭＶ２を同時に求めようとす
るとき、現画像フレームの動きベクトルを求めるフレー
ム動きベクトル探索装置と現画像の第１フィールドの動
きベクトルを求める第１フィールド動きベクトル探索装
置と現画像の第２フィールドの動きベクトルを求める第
２フィールド動きベクトル探索装置との３つの回路を構
成し、並列動作によって、フレーム動きベクトル探索装
置においてフレームの現符号化ブロックに対応する複数
のディストーションを算出すると同時に、第１フィール
ド動きベクトル探索装置において第１フィールドの現符
号化ブロックに対応する複数のディストーションを算出
し、第２フィールド動きベクトル探索装置において第２
フィールドの現符号化ブロックに対応するディストーシ
ョンを算出するため、回路規模が大きくなってしまうと
いった問題があった。
動きベクトル探索装置にあっては、現画像フレームブロ
ック８００、現画像第１フィールドブロック８０１およ
び現画像第２フィールドブロック８０２のそれぞれの動
きベクトルＭＶ，ＭＶ１，ＭＶ２を同時に求めようとす
るとき、現画像フレームの動きベクトルを求めるフレー
ム動きベクトル探索装置と現画像の第１フィールドの動
きベクトルを求める第１フィールド動きベクトル探索装
置と現画像の第２フィールドの動きベクトルを求める第
２フィールド動きベクトル探索装置との３つの回路を構
成し、並列動作によって、フレーム動きベクトル探索装
置においてフレームの現符号化ブロックに対応する複数
のディストーションを算出すると同時に、第１フィール
ド動きベクトル探索装置において第１フィールドの現符
号化ブロックに対応する複数のディストーションを算出
し、第２フィールド動きベクトル探索装置において第２
フィールドの現符号化ブロックに対応するディストーシ
ョンを算出するため、回路規模が大きくなってしまうと
いった問題があった。
【００３３】また、フレームの動きベクトルを求める動
作と第１フィールドの動きベクトルを求める動作と第２
フィールドの動きベクトルを求める動作とを並列に処理
するため、フレーム、第１フィールドおよび第２フィー
ルドのそれぞれの画素データを並列して読み出す信号バ
ンド幅、並びに、サーチウィンドウのフレーム、第１フ
ィールドおよび第２フィールドのそれぞれの画素データ
を並列して読み出す信号バンド幅が必要となるため、回
路が複雑になってしまうといった問題があった。
作と第１フィールドの動きベクトルを求める動作と第２
フィールドの動きベクトルを求める動作とを並列に処理
するため、フレーム、第１フィールドおよび第２フィー
ルドのそれぞれの画素データを並列して読み出す信号バ
ンド幅、並びに、サーチウィンドウのフレーム、第１フ
ィールドおよび第２フィールドのそれぞれの画素データ
を並列して読み出す信号バンド幅が必要となるため、回
路が複雑になってしまうといった問題があった。
【００３４】また、従来の動きベクトル探索装置にあっ
ては、回路規模を小さくするため、現画像の一方のフィ
ールドの動きベクトルを求めるフィールド動きベクトル
探索装置を構成し、まず、現画像の第１フィールドの動
きベクトルを求め、次いで、現画像の第２フィールドの
動きベクトルを求め、さらに、現画像フレームの動きベ
クトルを求めていた。
ては、回路規模を小さくするため、現画像の一方のフィ
ールドの動きベクトルを求めるフィールド動きベクトル
探索装置を構成し、まず、現画像の第１フィールドの動
きベクトルを求め、次いで、現画像の第２フィールドの
動きベクトルを求め、さらに、現画像フレームの動きベ
クトルを求めていた。
【００３５】しかしながら、最適な動きベクトルを求め
るために、第１フィールドの動きベクトルを求めるとき
に算出された第１フィールドのディストーションをメモ
リに記憶しておき、次いで、第２フィールドの動きベク
トルを求めるときに算出された第２フィールドのディス
トーションをメモリに記憶しておき、フレームのディス
トーションが算出されたときに、メモリから第１フィー
ルドおよび第２フィールドのディストーションを一々読
み出し、最適な動きベクトルを求めるので、第１フィー
ルドのディストーションおよび第２フィールドのディス
トーションを記憶するメモリを構成して回路規模が大き
くなってしまうとともに、処理が複雑になってしまうと
いった問題があった。
るために、第１フィールドの動きベクトルを求めるとき
に算出された第１フィールドのディストーションをメモ
リに記憶しておき、次いで、第２フィールドの動きベク
トルを求めるときに算出された第２フィールドのディス
トーションをメモリに記憶しておき、フレームのディス
トーションが算出されたときに、メモリから第１フィー
ルドおよび第２フィールドのディストーションを一々読
み出し、最適な動きベクトルを求めるので、第１フィー
ルドのディストーションおよび第２フィールドのディス
トーションを記憶するメモリを構成して回路規模が大き
くなってしまうとともに、処理が複雑になってしまうと
いった問題があった。
【００３６】さらに、従来の全点探索法を適用した動き
ベクトル探索装置にあっては、サーチウィンドウ内の候
補ブロックの数に応じてディストーションを算出するプ
ロセッサエレメントを回路上に配置する必要があるの
で、広い探索範囲を設定して動きベクトルを探索したい
場合には、プロセッサエレメントの数が膨大となってし
まい、回路が非常に複雑になってしまうといった問題が
あった。
ベクトル探索装置にあっては、サーチウィンドウ内の候
補ブロックの数に応じてディストーションを算出するプ
ロセッサエレメントを回路上に配置する必要があるの
で、広い探索範囲を設定して動きベクトルを探索したい
場合には、プロセッサエレメントの数が膨大となってし
まい、回路が非常に複雑になってしまうといった問題が
あった。
【００３７】ところで、例えば図９７に示された現画像
フレームブロック８００の動きベクトルＭＶは、現画像
フレームブロック８００をそれぞれ現符号化ブロックと
し、この現画像フレームブロック８００の画素データと
前符号化画像の複数の候補ブロック９００の画素データ
に基づいて求めることができるが、現画像第１フィール
ドブロック８０１および現画像第２フィールドブロック
８０２のそれぞれの動きベクトルＭＶ１，ＭＶ２を求め
るときに算出された第１フィールドの複数のディストー
ションと第２フィールドの複数のディストーションとを
複数の候補ブロック９００に対応するように加算された
複数のディストーションに基づいて求めることができ
る。
フレームブロック８００の動きベクトルＭＶは、現画像
フレームブロック８００をそれぞれ現符号化ブロックと
し、この現画像フレームブロック８００の画素データと
前符号化画像の複数の候補ブロック９００の画素データ
に基づいて求めることができるが、現画像第１フィール
ドブロック８０１および現画像第２フィールドブロック
８０２のそれぞれの動きベクトルＭＶ１，ＭＶ２を求め
るときに算出された第１フィールドの複数のディストー
ションと第２フィールドの複数のディストーションとを
複数の候補ブロック９００に対応するように加算された
複数のディストーションに基づいて求めることができ
る。
【００３８】そこで、本発明は、現符号化ブロックの画
素データと位置的に対応するサーチウィンドウの画素デ
ータに基づいてディストーションを算出するプロセッサ
エレメントにフリップフロップ回路を追加するだけで、
第１フィールドの複数のディストーションと第２フィー
ルドの複数のディストーションを時分割処理で算出し、
それぞれのディストーションを加算することによりフレ
ームのディストーションを求め、フレーム動きベクトル
を算出することによって、回路を簡素化し、かつ、回路
規模を小さくすることができる動きベクトル探索装置を
提供することを目的とする。
素データと位置的に対応するサーチウィンドウの画素デ
ータに基づいてディストーションを算出するプロセッサ
エレメントにフリップフロップ回路を追加するだけで、
第１フィールドの複数のディストーションと第２フィー
ルドの複数のディストーションを時分割処理で算出し、
それぞれのディストーションを加算することによりフレ
ームのディストーションを求め、フレーム動きベクトル
を算出することによって、回路を簡素化し、かつ、回路
規模を小さくすることができる動きベクトル探索装置を
提供することを目的とする。
【００３９】また、本発明は、図９４および図９５に示
された上方向、下方向および左方向にサーチウィンドウ
内の画素データを転送して保持する画素データ転送保持
機能および転送されたサーチウィンドウの画素データと
現符号化ブロックの画素データとに基づいてディストー
ションを算出するディストーション算出機能の２つの機
能を有するプロセッサエレメントに対して、画素データ
転送保持機能のみを有する中間レジスタを設け、必要な
候補ブロック数に応じたプロセッサエレメントを設ける
とともにプロセッサエレメントおよび中間レジスタの総
数がサーチウィンドウの画素数に対応するように中間レ
ジスタを各プロセッサエレメントの間に配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的な探索方法により探索範囲を広くすることができる動
きベクトル探索装置を提供することを目的とする。
された上方向、下方向および左方向にサーチウィンドウ
内の画素データを転送して保持する画素データ転送保持
機能および転送されたサーチウィンドウの画素データと
現符号化ブロックの画素データとに基づいてディストー
ションを算出するディストーション算出機能の２つの機
能を有するプロセッサエレメントに対して、画素データ
転送保持機能のみを有する中間レジスタを設け、必要な
候補ブロック数に応じたプロセッサエレメントを設ける
とともにプロセッサエレメントおよび中間レジスタの総
数がサーチウィンドウの画素数に対応するように中間レ
ジスタを各プロセッサエレメントの間に配置すること
で、プロセッサエレメントの数を増やすことなく、簡略
的な探索方法により探索範囲を広くすることができる動
きベクトル探索装置を提供することを目的とする。
【００４０】さらに、転送方向を上下方向に行なってい
たものをプロセッサエレメントの列に応じて上方向また
は下方向のどちらかに決定することにより、転送バスの
数を削減することを目的とする。
たものをプロセッサエレメントの列に応じて上方向また
は下方向のどちらかに決定することにより、転送バスの
数を削減することを目的とする。
【００４１】
【課題を解決するための手段】請求項１記載の発明は、
インタレース走査方式の動画像を部分的に構成する現画
像フレームを、前記動画像を部分的に構成する参照画像
フレームに基づいて予測するのに用いられる複数の動き
ベクトルを探索する動きベクトル探索装置であり、前記
現画像フレームが、現画像第１フィールドおよび現画像
第２フィールドからなるとともに、画素データをそれぞ
れ有する複数の画素により表わされる現画像フレームブ
ロックを含み、該現画像フレームブロックが、前記現画
像第１フィールドを部分的に構成する現画像第１フィー
ルドブロックおよび前記現画像第２フィールドを部分的
に構成する現画像第２フィールドブロックからなり、前
記参照画像フレームが、参照画像第１フィールドおよび
参照画像第２フィールドからなるとともに、画素データ
をそれぞれ有する複数の画素により表わされるサーチウ
インドウを含み、該サーチウインドウが、複数のフレー
ム候補ブロックを含み、該フレーム候補ブロックが、前
記参照画像第１フィールドを部分的に構成する第１フィ
ールド候補ブロックおよび前記参照画像第２フィールド
を部分的に構成する第２フィールド候補ブロックからな
り、現画像フレームブロックと各フレーム候補ブロック
が同一サイズであり、現画像フレームブロックの現画像
第１フィールドブロックおよび現画像第２フィールドブ
ロックのそれぞれが、各フレーム候補ブロックの第１フ
ィールド候補ブロックおよび第２フィールド候補ブロッ
クのそれぞれと同一サイズであり、前記複数の動きベク
トルが、前記現画像フレームブロックと該現画像フレー
ムブロックに最も類似したフレーム候補ブロックとの変
位を表わすフレーム動きベクトルと、現画像第１フィー
ルドブロックと該現画像第１フィールドブロックに最も
類似した第１フィールド候補ブロックとの変位を表わす
第１フィールド動きベクトルと、現画像第２フィールド
ブロックと該現画像第２フィールドブロックに最も類似
した第２フィールド候補ブロックとの変位を表わす第２
フィールド動きベクトルと、を含む動きベクトル探索装
置であって、前記サーチウインドウの画素データを出力
するサーチウインドウデータ出力手段と、前記フレーム
候補ブロックの数より多い複数のレジスタユニットを有
し、前記サーチウインドウデータ出力手段からサーチウ
インドウの画素データを入力し、入力された画素データ
を前記レジスタユニット間で繰り返し転送させ、各レジ
スタユニットに保持させるサーチウインドウデータ転送
保持手段と、現画像フレームブロックの画素データを出
力する現画像ブロックデータ出力手段と、前記フレーム
候補ブロックと同数の演算器を有し、サーチウインドウ
データ転送保持手段のフレーム候補ブロックと同数のレ
ジスタユニットのそれぞれに保持されたサーチウインド
ウの画素データを各演算器に入力するとともに、現画像
ブロックデータ出力手段から現画像フレームブロックの
画素データを各演算器に入力し、各演算器に、現画像第
１フィールドブロックと各第１フィールド候補ブロック
との差を表わす第１フィールドブロックディストーショ
ンおよび現画像第２フィールドブロックと各第２フィー
ルド候補ブロックとの差を表わす第２フィールドブロッ
クディストーションを時分割演算させるフィールドブロ
ックディストーション算出手段と、該フィールドブロッ
クディストーション算出手段により算出された各第１フ
ィールドブロックディストーションおよび各第２フィー
ルドブロックディストーションを加算することにより、
現画像フレームブロックと各フレーム候補ブロックとの
差を表わすフレームブロックディストーションを算出す
るフレームブロックディストーション算出手段と、フィ
ールドブロックディストーション算出手段により算出さ
れた第１フィールドブロックディストーションのうちの
最小の第１フィールドブロックディストーションを検出
して、該最小の第１フィールドブロックディストーショ
ンに対応する第１フィールド候補ブロック、並びに、フ
ィールドブロックディストーション算出手段により算出
された第２フィールドブロックディストーションのうち
の最小の第２フィールドブロックディストーションを検
出して、該最小の第２フィールドブロックディストーシ
ョンに対応する第２フィールド候補ブロックを特定する
フィールドブロック特定手段と、フレームブロックディ
ストーション算出手段により算出されたフレームブロッ
クディストーションのうちの最小のフレームブロックデ
ィストーションを検出して、該最小のフレームブロック
ディストーションに対応するフレーム候補ブロックを特
定するフレームブロック特定手段と、を有することを特
徴とする。
インタレース走査方式の動画像を部分的に構成する現画
像フレームを、前記動画像を部分的に構成する参照画像
フレームに基づいて予測するのに用いられる複数の動き
ベクトルを探索する動きベクトル探索装置であり、前記
現画像フレームが、現画像第１フィールドおよび現画像
第２フィールドからなるとともに、画素データをそれぞ
れ有する複数の画素により表わされる現画像フレームブ
ロックを含み、該現画像フレームブロックが、前記現画
像第１フィールドを部分的に構成する現画像第１フィー
ルドブロックおよび前記現画像第２フィールドを部分的
に構成する現画像第２フィールドブロックからなり、前
記参照画像フレームが、参照画像第１フィールドおよび
参照画像第２フィールドからなるとともに、画素データ
をそれぞれ有する複数の画素により表わされるサーチウ
インドウを含み、該サーチウインドウが、複数のフレー
ム候補ブロックを含み、該フレーム候補ブロックが、前
記参照画像第１フィールドを部分的に構成する第１フィ
ールド候補ブロックおよび前記参照画像第２フィールド
を部分的に構成する第２フィールド候補ブロックからな
り、現画像フレームブロックと各フレーム候補ブロック
が同一サイズであり、現画像フレームブロックの現画像
第１フィールドブロックおよび現画像第２フィールドブ
ロックのそれぞれが、各フレーム候補ブロックの第１フ
ィールド候補ブロックおよび第２フィールド候補ブロッ
クのそれぞれと同一サイズであり、前記複数の動きベク
トルが、前記現画像フレームブロックと該現画像フレー
ムブロックに最も類似したフレーム候補ブロックとの変
位を表わすフレーム動きベクトルと、現画像第１フィー
ルドブロックと該現画像第１フィールドブロックに最も
類似した第１フィールド候補ブロックとの変位を表わす
第１フィールド動きベクトルと、現画像第２フィールド
ブロックと該現画像第２フィールドブロックに最も類似
した第２フィールド候補ブロックとの変位を表わす第２
フィールド動きベクトルと、を含む動きベクトル探索装
置であって、前記サーチウインドウの画素データを出力
するサーチウインドウデータ出力手段と、前記フレーム
候補ブロックの数より多い複数のレジスタユニットを有
し、前記サーチウインドウデータ出力手段からサーチウ
インドウの画素データを入力し、入力された画素データ
を前記レジスタユニット間で繰り返し転送させ、各レジ
スタユニットに保持させるサーチウインドウデータ転送
保持手段と、現画像フレームブロックの画素データを出
力する現画像ブロックデータ出力手段と、前記フレーム
候補ブロックと同数の演算器を有し、サーチウインドウ
データ転送保持手段のフレーム候補ブロックと同数のレ
ジスタユニットのそれぞれに保持されたサーチウインド
ウの画素データを各演算器に入力するとともに、現画像
ブロックデータ出力手段から現画像フレームブロックの
画素データを各演算器に入力し、各演算器に、現画像第
１フィールドブロックと各第１フィールド候補ブロック
との差を表わす第１フィールドブロックディストーショ
ンおよび現画像第２フィールドブロックと各第２フィー
ルド候補ブロックとの差を表わす第２フィールドブロッ
クディストーションを時分割演算させるフィールドブロ
ックディストーション算出手段と、該フィールドブロッ
クディストーション算出手段により算出された各第１フ
ィールドブロックディストーションおよび各第２フィー
ルドブロックディストーションを加算することにより、
現画像フレームブロックと各フレーム候補ブロックとの
差を表わすフレームブロックディストーションを算出す
るフレームブロックディストーション算出手段と、フィ
ールドブロックディストーション算出手段により算出さ
れた第１フィールドブロックディストーションのうちの
最小の第１フィールドブロックディストーションを検出
して、該最小の第１フィールドブロックディストーショ
ンに対応する第１フィールド候補ブロック、並びに、フ
ィールドブロックディストーション算出手段により算出
された第２フィールドブロックディストーションのうち
の最小の第２フィールドブロックディストーションを検
出して、該最小の第２フィールドブロックディストーシ
ョンに対応する第２フィールド候補ブロックを特定する
フィールドブロック特定手段と、フレームブロックディ
ストーション算出手段により算出されたフレームブロッ
クディストーションのうちの最小のフレームブロックデ
ィストーションを検出して、該最小のフレームブロック
ディストーションに対応するフレーム候補ブロックを特
定するフレームブロック特定手段と、を有することを特
徴とする。
【００４２】請求項２記載の発明は、請求項１記載の動
きベクトル探索装置において、前記サーチウインドウデ
ータ転送保持手段の各レジスタユニットが、入力端子お
よび出力端子を有し、他のレジスタユニットから画素デ
ータを入力端子を通して入力して出力端子を通して出力
する第１フリップフロップと、入力端子および出力端子
を有し、第１フリップロップから画素データを入力端子
を通して入力して出力端子を通して他のレジスタユニッ
トに画素データを出力する第２フリップフロップと、か
らなり、前記フィールドブロックディストーション算出
手段の各演算器が、前記レジスタユニットの第２フリッ
プフロップから画素データを入力して、互いに位置的に
対応する現画像第１フィールドブロックの画素データと
第１フィールド候補ブロックの画素データとの差を表わ
す第１局所ディストーション、並びに、互いに位置的に
対応する現画像第２フィールドブロックの画素データと
第２フィールド候補ブロックの画素データとの差を表わ
す第２局所ディストーションを算出する局所ディストー
ション算出ユニットと、局所ディストーション算出ユニ
ットにより算出された第１フィールド候補ブロックに対
応する第１局所ディストーションの総和を算出して、前
記第１フィールドブロックディストーションを算出する
とともに、局所ディストーション算出ユニットにより算
出された第２フィールド候補ブロックに対応する第２局
所ディストーションの総和を算出して、前記第２フィー
ルドブロックディストーションを算出する局所ディスト
ーション総和ユニットと、を有し、該局所ディストーシ
ョン総和ユニットが、第１、第２入力端子および出力端
子を有し、第１および第２入力端子に入力されたデータ
を加算し、出力端子を通して出力する加算器と、入力端
子および出力端子を有し、加算器からデータを入力端子
を通して入力して、出力端子を通して出力する第１フリ
ップフロップと、入力端子および出力端子を有し、第１
フリップフロップからデータを入力端子を通して入力し
て出力端子を通して出力する第２フリップフロップと、
を有し、局所ディストーション総和ユニットの加算器
が、局所ディストーション算出ユニットから第１および
第２局所ディストーションを第１入力端子を通して入力
するとともに、局所ディストーション総和ユニットの第
２フリップフロップからデータを第２入力端子を通して
入力し、全ての前記レジスタユニットの第１および第２
フリップフロップ、並びに、全ての前記局所ディストー
ション総和ユニットの第１および第２フリップフロップ
が、同じクロックパルスにより動作することを特徴とす
る。
きベクトル探索装置において、前記サーチウインドウデ
ータ転送保持手段の各レジスタユニットが、入力端子お
よび出力端子を有し、他のレジスタユニットから画素デ
ータを入力端子を通して入力して出力端子を通して出力
する第１フリップフロップと、入力端子および出力端子
を有し、第１フリップロップから画素データを入力端子
を通して入力して出力端子を通して他のレジスタユニッ
トに画素データを出力する第２フリップフロップと、か
らなり、前記フィールドブロックディストーション算出
手段の各演算器が、前記レジスタユニットの第２フリッ
プフロップから画素データを入力して、互いに位置的に
対応する現画像第１フィールドブロックの画素データと
第１フィールド候補ブロックの画素データとの差を表わ
す第１局所ディストーション、並びに、互いに位置的に
対応する現画像第２フィールドブロックの画素データと
第２フィールド候補ブロックの画素データとの差を表わ
す第２局所ディストーションを算出する局所ディストー
ション算出ユニットと、局所ディストーション算出ユニ
ットにより算出された第１フィールド候補ブロックに対
応する第１局所ディストーションの総和を算出して、前
記第１フィールドブロックディストーションを算出する
とともに、局所ディストーション算出ユニットにより算
出された第２フィールド候補ブロックに対応する第２局
所ディストーションの総和を算出して、前記第２フィー
ルドブロックディストーションを算出する局所ディスト
ーション総和ユニットと、を有し、該局所ディストーシ
ョン総和ユニットが、第１、第２入力端子および出力端
子を有し、第１および第２入力端子に入力されたデータ
を加算し、出力端子を通して出力する加算器と、入力端
子および出力端子を有し、加算器からデータを入力端子
を通して入力して、出力端子を通して出力する第１フリ
ップフロップと、入力端子および出力端子を有し、第１
フリップフロップからデータを入力端子を通して入力し
て出力端子を通して出力する第２フリップフロップと、
を有し、局所ディストーション総和ユニットの加算器
が、局所ディストーション算出ユニットから第１および
第２局所ディストーションを第１入力端子を通して入力
するとともに、局所ディストーション総和ユニットの第
２フリップフロップからデータを第２入力端子を通して
入力し、全ての前記レジスタユニットの第１および第２
フリップフロップ、並びに、全ての前記局所ディストー
ション総和ユニットの第１および第２フリップフロップ
が、同じクロックパルスにより動作することを特徴とす
る。
【００４３】請求項３記載の発明は、請求項２記載の動
きベクトル探索装置において、前記フィールドブロック
ディストーション算出手段の各演算器が、局所ディスト
ーション総和ユニットにより算出された第１および第２
フィールドブロックディストーションをそれぞれフレー
ムブロックディストーション算出手段に転送するととも
に、フィールドブロック特定手段に転送するディストー
ション転送ユニットを有し、該ディストーション転送ユ
ニットが、入力端子および出力端子を有して、局所ディ
ストーション総和ユニットにより算出された第１および
第２フィールドブロックディストーションを入力端子を
通して入力して、出力端子を通して出力する第１フリッ
プフロップと、入力端子および出力端子を有して、第１
フリップフロップから第１および第２フィールドブロッ
クディストーションを入力端子を通して入力して、フレ
ームブロックディストーション算出手段に出力端子を通
して出力するとともに、フィールドブロック特定手段に
出力端子を通して出力する第２フリップフロップと、を
有し、全ての前記レジスタユニットの第１および第２フ
リップフロップ、全ての前記局所ディストーション総和
ユニットの第１および第２フリップフロップ、並びに、
全ての前記ディストーション転送ユニットの第１および
第２フリップフロップが、同じクロックパルスにより動
作することを特徴とする。
きベクトル探索装置において、前記フィールドブロック
ディストーション算出手段の各演算器が、局所ディスト
ーション総和ユニットにより算出された第１および第２
フィールドブロックディストーションをそれぞれフレー
ムブロックディストーション算出手段に転送するととも
に、フィールドブロック特定手段に転送するディストー
ション転送ユニットを有し、該ディストーション転送ユ
ニットが、入力端子および出力端子を有して、局所ディ
ストーション総和ユニットにより算出された第１および
第２フィールドブロックディストーションを入力端子を
通して入力して、出力端子を通して出力する第１フリッ
プフロップと、入力端子および出力端子を有して、第１
フリップフロップから第１および第２フィールドブロッ
クディストーションを入力端子を通して入力して、フレ
ームブロックディストーション算出手段に出力端子を通
して出力するとともに、フィールドブロック特定手段に
出力端子を通して出力する第２フリップフロップと、を
有し、全ての前記レジスタユニットの第１および第２フ
リップフロップ、全ての前記局所ディストーション総和
ユニットの第１および第２フリップフロップ、並びに、
全ての前記ディストーション転送ユニットの第１および
第２フリップフロップが、同じクロックパルスにより動
作することを特徴とする。
【００４４】請求項４記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フレームブロックデ
ィストーション算出手段が、前記サーチウインドウ内で
垂直方向に並んだフレーム候補ブロックと同数設けら
れ、フィールドブロックディストーション算出手段か
ら、該フレーム候補ブロックの第１フィールド候補ブロ
ックに対応する第１フィールドブロックディストーショ
ンをそれぞれ入力して、同時に保持するフリップフロッ
プと、該フリップフロップと同数設けられ、サーチウイ
ンドウ内で垂直方向に並んだフレーム候補ブロックの第
２フィールド候補ブロックに対応する第２フィールドブ
ロックディストーションをそれぞれ入力するとともに、
フレームブロックディストーション算出手段の各フリッ
プフロップに保持された第１フィールドブロックディス
トーションを入力して、入力された第１フィールドディ
ストーションと第２フィールドディストーションを加算
して、フレームブロックディストーションを算出する加
算器と、を有することを特徴とする。
きベクトル探索装置において、前記フレームブロックデ
ィストーション算出手段が、前記サーチウインドウ内で
垂直方向に並んだフレーム候補ブロックと同数設けら
れ、フィールドブロックディストーション算出手段か
ら、該フレーム候補ブロックの第１フィールド候補ブロ
ックに対応する第１フィールドブロックディストーショ
ンをそれぞれ入力して、同時に保持するフリップフロッ
プと、該フリップフロップと同数設けられ、サーチウイ
ンドウ内で垂直方向に並んだフレーム候補ブロックの第
２フィールド候補ブロックに対応する第２フィールドブ
ロックディストーションをそれぞれ入力するとともに、
フレームブロックディストーション算出手段の各フリッ
プフロップに保持された第１フィールドブロックディス
トーションを入力して、入力された第１フィールドディ
ストーションと第２フィールドディストーションを加算
して、フレームブロックディストーションを算出する加
算器と、を有することを特徴とする。
【００４５】請求項５記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フレームブロックデ
ィストーション算出手段が、前記サーチウインドウ内で
水平方向に並んだフレーム候補ブロックと同数設けら
れ、フィールドブロックディストーション算出手段か
ら、該フレーム候補ブロックの第１フィールド候補ブロ
ックに対応する第１フィールドブロックディストーショ
ンをそれぞれ入力して、同時に保持するフリップフロッ
プと、該フリップフロップと同数設けられ、サーチウイ
ンドウ内で水平方向に並んだフレーム候補ブロックの第
２フィールド候補ブロックに対応する第２フィールドブ
ロックディストーションをそれぞれ入力するとともに、
フレームブロックディストーション算出手段の各フリッ
プフロップに保持された第１フィールドブロックディス
トーションを入力して、入力された第１フィールドディ
ストーションと第２フィールドディストーションを加算
して、フレームブロックディストーションを算出する加
算器と、を有することを特徴とする。
きベクトル探索装置において、前記フレームブロックデ
ィストーション算出手段が、前記サーチウインドウ内で
水平方向に並んだフレーム候補ブロックと同数設けら
れ、フィールドブロックディストーション算出手段か
ら、該フレーム候補ブロックの第１フィールド候補ブロ
ックに対応する第１フィールドブロックディストーショ
ンをそれぞれ入力して、同時に保持するフリップフロッ
プと、該フリップフロップと同数設けられ、サーチウイ
ンドウ内で水平方向に並んだフレーム候補ブロックの第
２フィールド候補ブロックに対応する第２フィールドブ
ロックディストーションをそれぞれ入力するとともに、
フレームブロックディストーション算出手段の各フリッ
プフロップに保持された第１フィールドブロックディス
トーションを入力して、入力された第１フィールドディ
ストーションと第２フィールドディストーションを加算
して、フレームブロックディストーションを算出する加
算器と、を有することを特徴とする。
【００４６】請求項６記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フィールドブロック
特定手段が、フィールドブロックディストーション算出
手段から、前記サーチウインドウ内で垂直方向に一列に
並んだ第１フィールド候補ブロックに対応する第１フィ
ールドブロックディストーションを、最も外側の列から
同時に入力するとともに、次いで、前記サーチウインド
ウ内で垂直方向に一列に並んだ第２フィールド候補ブロ
ックに対応する第２フィールドディストーションを、最
も外側の列から同時に入力し、サーチウインドウ内の全
ての第１および第２フィールドブロックディストーショ
ンが入力されるまで、前記入力動作を繰り返し、第１フ
ィールドブロックディストーションのうちの最小の第１
フィールドブロックディストーション、並びに、第２フ
ィールドブロックディストーションのうちの最小の第２
フィールドブロックディストーションを検出することを
特徴とする。
きベクトル探索装置において、前記フィールドブロック
特定手段が、フィールドブロックディストーション算出
手段から、前記サーチウインドウ内で垂直方向に一列に
並んだ第１フィールド候補ブロックに対応する第１フィ
ールドブロックディストーションを、最も外側の列から
同時に入力するとともに、次いで、前記サーチウインド
ウ内で垂直方向に一列に並んだ第２フィールド候補ブロ
ックに対応する第２フィールドディストーションを、最
も外側の列から同時に入力し、サーチウインドウ内の全
ての第１および第２フィールドブロックディストーショ
ンが入力されるまで、前記入力動作を繰り返し、第１フ
ィールドブロックディストーションのうちの最小の第１
フィールドブロックディストーション、並びに、第２フ
ィールドブロックディストーションのうちの最小の第２
フィールドブロックディストーションを検出することを
特徴とする。
【００４７】請求項７記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フィールドブロック
特定手段が、フィールドブロックディストーション算出
手段から、前記サーチウインドウ内で水平方向に一列に
並んだ第１フィールド候補ブロックに対応する第１フィ
ールドブロックディストーションを、最も外側の列から
同時に入力するとともに、次いで、前記サーチウインド
ウ内で水平方向に一列に並んだ第２フィールド候補ブロ
ックに対応する第２フィールドディストーションを、最
も外側の列から同時に入力し、サーチウインドウ内の全
ての第１および第２フィールドブロックディストーショ
ンが入力されるまで、前記入力動作を繰り返し、第１フ
ィールドブロックディストーションのうちの最小の第１
フィールドブロックディストーション、並びに、第２フ
ィールドブロックディストーションのうちの最小の第２
フィールドブロックディストーションを検出することを
特徴とする。
きベクトル探索装置において、前記フィールドブロック
特定手段が、フィールドブロックディストーション算出
手段から、前記サーチウインドウ内で水平方向に一列に
並んだ第１フィールド候補ブロックに対応する第１フィ
ールドブロックディストーションを、最も外側の列から
同時に入力するとともに、次いで、前記サーチウインド
ウ内で水平方向に一列に並んだ第２フィールド候補ブロ
ックに対応する第２フィールドディストーションを、最
も外側の列から同時に入力し、サーチウインドウ内の全
ての第１および第２フィールドブロックディストーショ
ンが入力されるまで、前記入力動作を繰り返し、第１フ
ィールドブロックディストーションのうちの最小の第１
フィールドブロックディストーション、並びに、第２フ
ィールドブロックディストーションのうちの最小の第２
フィールドブロックディストーションを検出することを
特徴とする。
【００４８】請求項８記載の発明は、請求項１記載の動
きベクトル探索装置において、前記現画像フレームおよ
び前記参照画像フレームのそれぞれの第１フィールド
が、符号化フレームのライン数を数えたときに奇数ライ
ンから構成される奇数フィールドからなるとともに、前
記現画像フレームおよび前記参照画像フレームのそれぞ
れの第２フィールドが、符号化フレームのライン数を数
えたときに偶数ラインから構成される偶数フィールドか
らなることを特徴とする。
きベクトル探索装置において、前記現画像フレームおよ
び前記参照画像フレームのそれぞれの第１フィールド
が、符号化フレームのライン数を数えたときに奇数ライ
ンから構成される奇数フィールドからなるとともに、前
記現画像フレームおよび前記参照画像フレームのそれぞ
れの第２フィールドが、符号化フレームのライン数を数
えたときに偶数ラインから構成される偶数フィールドか
らなることを特徴とする。
【００４９】請求項９記載の発明は、請求項１記載の動
きベクトル探索装置において、前記現画像フレームの第
１フィールドが、符号化フレームのライン数を数えたと
きに奇数ラインから構成される奇数フィールドからな
り、前記参照画像フレームの第１フィールドが、符号化
フレームのライン数を数えたときに偶数ラインから構成
される偶数フィールドからなるとともに、前記現画像フ
レームの第２フィールドが、偶数フィールドからなり、
前記参照画像フレームの第２フィールドが、奇数フィー
ルドからなることを特徴とする。
きベクトル探索装置において、前記現画像フレームの第
１フィールドが、符号化フレームのライン数を数えたと
きに奇数ラインから構成される奇数フィールドからな
り、前記参照画像フレームの第１フィールドが、符号化
フレームのライン数を数えたときに偶数ラインから構成
される偶数フィールドからなるとともに、前記現画像フ
レームの第２フィールドが、偶数フィールドからなり、
前記参照画像フレームの第２フィールドが、奇数フィー
ルドからなることを特徴とする。
【００５０】請求項１０記載の発明は、請求項１記載の
動きベクトル探索装置において、Ｈ、Ｌ、ＮおよびＭを
自然数とし、前記現画像フレームブロックが、（Ｎ×
２）行Ｍ列の画素からなり、該現画像フレームブロック
の前記現画像第１フィールドブロックが、Ｎ行Ｍ列の画
素からなり、前記現画像第２フィールドブロックが、Ｎ
行Ｍ列の画素からなるとともに、前記サーチウインドウ
が、（Ｈ×２）行Ｌ列の画素からなり、該サーチウイン
ドウの前記フレーム候補ブロックが、（Ｎ×２）行Ｍ列
画素からなり、該フレーム候補ブロックの前記第１フィ
ールド候補ブロックが、Ｎ行Ｍ列の画素からなり、前記
第２フィールド候補ブロックが、Ｎ行Ｍ列の画素からな
る動きベクトル探索装置であって、前記サーチウインド
ウデータ転送保持手段の複数のレジスタユニットが、
（Ｈ−Ｎ＋２）行（Ｌ−Ｍ＋２）列のマトリックス状に
想像上配置されるものとし、１行目から（Ｈ−Ｎ＋１）
行目までの１列目から（Ｌ−Ｍ＋１）行目の｛（Ｈ−Ｎ
＋１）×（Ｌ−Ｍ＋１）｝個のレジスタユニットを転送
レジスタユニットとし、（Ｈ−Ｎ＋２）行目の１列目か
ら（Ｌ−Ｍ＋１）列目の（Ｌ−Ｍ＋１）個のレジスタユ
ニットをサイドレジスタユニットとし、（Ｌ−Ｍ＋２）
列目の全てのレジスタユニットを入力レジスタユニット
とするとき、ｎを（Ｈ−Ｎ＋１）以下の自然数、ｍを
（Ｌ−Ｍ＋１）以下の自然数とし、（Ｌ−Ｍ＋１）列目
の各転送レジスタユニットと（Ｌ−Ｍ＋１）列目のサイ
ドレジスタユニットとに、各入力レジスタユニットから
互いに異なる第１フィールド候補ブロックの１画素分の
画素データを転送させ、互いに異なる第２フィールド候
補ブロックの１画素分の画素データを続けて転送させる
第１転送制御手段と、該第１転送制御手段による画素デ
ータの転送動作に同期して、２列目以降のｍ列目の各転
送レジスタユニットから（ｍ−１）列目の各転送レジス
タユニットに、並びに、２列目以降のｍ列目のサイドレ
ジスタユニットから（ｍ−１）列目のサイドユニット
に、第１フィールド候補ブロックの１画素分の画素デー
タを転送させ、第２フィールド候補ブロックの１画素分
の画素データを続けて転送させる第２転送制御手段と、
演算器に接続された転送レジスタユニットを含む列のみ
の列数をカウントしたときの奇数番目の列を奇数列、偶
数番目の列を偶数列と呼ぶものとして、該第２転送制御
手段による画素データの転送動作の後、奇数列のサイド
レジスタユニットから同列の１行目の転送レジスタユニ
ットに、奇数列の１行目から（Ｈ−Ｎ）行目までのｎ行
目の転送レジスタユニットから同列の（ｎ＋１）行目の
転送レジスタユニットに、並びに、奇数列の（Ｈ−Ｎ＋
１）行目の転送レジスタユニットから同列のサイドレジ
スタユニットに、第１フィールド候補ブロックの１画素
分の画素データを転送させ、第２フィールド候補ブロッ
クの１画素分の画素データを続けて転送させる第３転送
制御手段と、該第３転送制御手段による画素データの転
送動作に同期して、偶数列のサイドレジスタユニットか
ら同列の（Ｈ−Ｎ＋１）行目の転送レジスタユニット
に、偶数列の（Ｈ−Ｎ＋１）行目から２行目までのｎ行
目のレジスタユニットから同列の（ｎ−１）行目の転送
レジスタユニットに、並びに、偶数列の１行目の転送レ
ジスタユニットから同列のサイドレジスタユニットに、
第１フィールド候補ブロックの１画素分の画素データを
転送させ、第２フィールド候補ブロックの１画素分の画
素データを続けて転送させる第４転送制御手段と、第１
転送制御手段による画素データの転送動作から第４転送
制御手段による画素データの転送動作までを繰り返させ
る第５転送制御手段と、ｎ行目の転送レジスタユニット
に接続された演算器をｎ行目の演算器、ｍ列目の転送レ
ジスタユニットに接続された演算器をｍ列目の演算器と
呼ぶとすると、１列目の演算器に前記第１フィールド候
補ブロックの画素データが初めて転送されるタイミング
に同期して、奇数列の各演算器に前記現画像第１フィー
ルドブロックの１画素分の画素データを入力し、１列目
の演算器に前記第２フィールド候補ブロックの画素デー
タが初めて転送されるタイミングに同期して、奇数列の
各演算器に前記現画像第２フィールドブロックの１画素
分の画素データを入力し、以後、第２転送制御手段およ
び第３転送制御手段による画素データの転送タイミング
に同期して奇数列の各演算器に、前記現画像第１フィー
ルドブロックおよび現画像第２フィールドブロックの全
ての画素データが入力されるまで、現画像ブロックデー
タ出力ユニットから１画素分づつ続けて画素データを転
送させる第６転送制御手段と、１列目の演算器に前記第
１フィールド候補ブロックの画素データが初めて転送さ
れるタイミングに同期して、偶数列の各演算器に、前記
第６転送制御手段により奇数列の各演算器に最初に入力
された画素データとは異なる前記現画像第１フィールド
ブロックの１画素分の画素データを入力し、１列目の演
算器に前記第２フィールド候補ブロックの画素データが
初めて転送されるタイミングに同期して、偶数列の各演
算器に、前記第６転送制御手段により奇数列の各演算器
に最初に入力された画素データとは異なる前記現画像第
２フィールドブロックの１画素分の画素データを入力
し、以後、第２転送制御手段および第４転送制御手段に
よる画素データの転送タイミングに同期して偶数列の各
演算器に、前記現画像第１フィールドブロックおよび現
画像第２フィールドブロックの全ての画素データが入力
されるまで、現画像ブロックデータ出力ユニットから１
画素分づつ続けて画素データを転送させる第７転送制御
手段と、前記各演算器に、第６転送制御手段および第７
転送制御手段により入力された現画像第１フィールドブ
ロックの画素データと第６転送制御手段および第７転送
制御手段による画素データの転送タイミングに同期して
入力された第１フィールド候補ブロックの画素データと
に基づいて、前記各第１フィールドブロックディストー
ションを算出させるとともに、第６転送制御手段および
第７転送制御手段により入力された現画像第２フィール
ドブロックの画素データと第６転送制御手段および第７
転送制御手段による画素データの転送タイミングに同期
して入力された第２フィールド候補ブロックの画素デー
タとに基づいて、前記各第２フィールドブロックディス
トーションを算出させるディストーション算出制御手段
と、を有することを特徴とする。
動きベクトル探索装置において、Ｈ、Ｌ、ＮおよびＭを
自然数とし、前記現画像フレームブロックが、（Ｎ×
２）行Ｍ列の画素からなり、該現画像フレームブロック
の前記現画像第１フィールドブロックが、Ｎ行Ｍ列の画
素からなり、前記現画像第２フィールドブロックが、Ｎ
行Ｍ列の画素からなるとともに、前記サーチウインドウ
が、（Ｈ×２）行Ｌ列の画素からなり、該サーチウイン
ドウの前記フレーム候補ブロックが、（Ｎ×２）行Ｍ列
画素からなり、該フレーム候補ブロックの前記第１フィ
ールド候補ブロックが、Ｎ行Ｍ列の画素からなり、前記
第２フィールド候補ブロックが、Ｎ行Ｍ列の画素からな
る動きベクトル探索装置であって、前記サーチウインド
ウデータ転送保持手段の複数のレジスタユニットが、
（Ｈ−Ｎ＋２）行（Ｌ−Ｍ＋２）列のマトリックス状に
想像上配置されるものとし、１行目から（Ｈ−Ｎ＋１）
行目までの１列目から（Ｌ−Ｍ＋１）行目の｛（Ｈ−Ｎ
＋１）×（Ｌ−Ｍ＋１）｝個のレジスタユニットを転送
レジスタユニットとし、（Ｈ−Ｎ＋２）行目の１列目か
ら（Ｌ−Ｍ＋１）列目の（Ｌ−Ｍ＋１）個のレジスタユ
ニットをサイドレジスタユニットとし、（Ｌ−Ｍ＋２）
列目の全てのレジスタユニットを入力レジスタユニット
とするとき、ｎを（Ｈ−Ｎ＋１）以下の自然数、ｍを
（Ｌ−Ｍ＋１）以下の自然数とし、（Ｌ−Ｍ＋１）列目
の各転送レジスタユニットと（Ｌ−Ｍ＋１）列目のサイ
ドレジスタユニットとに、各入力レジスタユニットから
互いに異なる第１フィールド候補ブロックの１画素分の
画素データを転送させ、互いに異なる第２フィールド候
補ブロックの１画素分の画素データを続けて転送させる
第１転送制御手段と、該第１転送制御手段による画素デ
ータの転送動作に同期して、２列目以降のｍ列目の各転
送レジスタユニットから（ｍ−１）列目の各転送レジス
タユニットに、並びに、２列目以降のｍ列目のサイドレ
ジスタユニットから（ｍ−１）列目のサイドユニット
に、第１フィールド候補ブロックの１画素分の画素デー
タを転送させ、第２フィールド候補ブロックの１画素分
の画素データを続けて転送させる第２転送制御手段と、
演算器に接続された転送レジスタユニットを含む列のみ
の列数をカウントしたときの奇数番目の列を奇数列、偶
数番目の列を偶数列と呼ぶものとして、該第２転送制御
手段による画素データの転送動作の後、奇数列のサイド
レジスタユニットから同列の１行目の転送レジスタユニ
ットに、奇数列の１行目から（Ｈ−Ｎ）行目までのｎ行
目の転送レジスタユニットから同列の（ｎ＋１）行目の
転送レジスタユニットに、並びに、奇数列の（Ｈ−Ｎ＋
１）行目の転送レジスタユニットから同列のサイドレジ
スタユニットに、第１フィールド候補ブロックの１画素
分の画素データを転送させ、第２フィールド候補ブロッ
クの１画素分の画素データを続けて転送させる第３転送
制御手段と、該第３転送制御手段による画素データの転
送動作に同期して、偶数列のサイドレジスタユニットか
ら同列の（Ｈ−Ｎ＋１）行目の転送レジスタユニット
に、偶数列の（Ｈ−Ｎ＋１）行目から２行目までのｎ行
目のレジスタユニットから同列の（ｎ−１）行目の転送
レジスタユニットに、並びに、偶数列の１行目の転送レ
ジスタユニットから同列のサイドレジスタユニットに、
第１フィールド候補ブロックの１画素分の画素データを
転送させ、第２フィールド候補ブロックの１画素分の画
素データを続けて転送させる第４転送制御手段と、第１
転送制御手段による画素データの転送動作から第４転送
制御手段による画素データの転送動作までを繰り返させ
る第５転送制御手段と、ｎ行目の転送レジスタユニット
に接続された演算器をｎ行目の演算器、ｍ列目の転送レ
ジスタユニットに接続された演算器をｍ列目の演算器と
呼ぶとすると、１列目の演算器に前記第１フィールド候
補ブロックの画素データが初めて転送されるタイミング
に同期して、奇数列の各演算器に前記現画像第１フィー
ルドブロックの１画素分の画素データを入力し、１列目
の演算器に前記第２フィールド候補ブロックの画素デー
タが初めて転送されるタイミングに同期して、奇数列の
各演算器に前記現画像第２フィールドブロックの１画素
分の画素データを入力し、以後、第２転送制御手段およ
び第３転送制御手段による画素データの転送タイミング
に同期して奇数列の各演算器に、前記現画像第１フィー
ルドブロックおよび現画像第２フィールドブロックの全
ての画素データが入力されるまで、現画像ブロックデー
タ出力ユニットから１画素分づつ続けて画素データを転
送させる第６転送制御手段と、１列目の演算器に前記第
１フィールド候補ブロックの画素データが初めて転送さ
れるタイミングに同期して、偶数列の各演算器に、前記
第６転送制御手段により奇数列の各演算器に最初に入力
された画素データとは異なる前記現画像第１フィールド
ブロックの１画素分の画素データを入力し、１列目の演
算器に前記第２フィールド候補ブロックの画素データが
初めて転送されるタイミングに同期して、偶数列の各演
算器に、前記第６転送制御手段により奇数列の各演算器
に最初に入力された画素データとは異なる前記現画像第
２フィールドブロックの１画素分の画素データを入力
し、以後、第２転送制御手段および第４転送制御手段に
よる画素データの転送タイミングに同期して偶数列の各
演算器に、前記現画像第１フィールドブロックおよび現
画像第２フィールドブロックの全ての画素データが入力
されるまで、現画像ブロックデータ出力ユニットから１
画素分づつ続けて画素データを転送させる第７転送制御
手段と、前記各演算器に、第６転送制御手段および第７
転送制御手段により入力された現画像第１フィールドブ
ロックの画素データと第６転送制御手段および第７転送
制御手段による画素データの転送タイミングに同期して
入力された第１フィールド候補ブロックの画素データと
に基づいて、前記各第１フィールドブロックディストー
ションを算出させるとともに、第６転送制御手段および
第７転送制御手段により入力された現画像第２フィール
ドブロックの画素データと第６転送制御手段および第７
転送制御手段による画素データの転送タイミングに同期
して入力された第２フィールド候補ブロックの画素デー
タとに基づいて、前記各第２フィールドブロックディス
トーションを算出させるディストーション算出制御手段
と、を有することを特徴とする。
【００５１】請求項１１記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記レジスタユニッ
トの各転送レジスタユニット、サイドレジスタユニット
および入力レジスタユニットが、入力端子および出力端
子を有し、画素データを入力端子を通して入力して出力
端子を通して出力する第１フリップフロップと、入力端
子および出力端子を有し、第１フリップフロップから画
素データを入力端子を通して入力して出力端子を通して
出力する第２フリップフロップと、を有することを特徴
とする。
の動きベクトル探索装置において、前記レジスタユニッ
トの各転送レジスタユニット、サイドレジスタユニット
および入力レジスタユニットが、入力端子および出力端
子を有し、画素データを入力端子を通して入力して出力
端子を通して出力する第１フリップフロップと、入力端
子および出力端子を有し、第１フリップフロップから画
素データを入力端子を通して入力して出力端子を通して
出力する第２フリップフロップと、を有することを特徴
とする。
【００５２】請求項１２記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記フィールドブロ
ックディストーション算出手段が、｛（Ｈ−Ｎ＋１）×
（Ｌ−Ｍ＋１）｝個の演算器からなることを特徴とす
る。請求項１３記載の発明は、請求項１０記載の動きベ
クトル探索装置において、前記サイドレジスタユニット
が、各列の１行目の転送レジスタユニットに電気的に接
続された第１サイドレジスタグループと、各列の（Ｈ−
Ｎ＋１）行目の転送レジスタユニットに電気的に接続さ
れた第２サイドレジスタグループに分類され、第１サイ
ドレジスタグループの各サイドレジスタユニットが、画
素データを入力して一時的に保持し出力する直列に互い
に電気的に接続された（Ｎ−１）個のレジスタからな
り、第２サイドレジスタグループの各サイドレジスタユ
ニットが、画素データを入力して一時的に保持し出力す
る直列に互いに電気的に接続された（Ｎ−１）個のレジ
スタからなることを特徴とする。
の動きベクトル探索装置において、前記フィールドブロ
ックディストーション算出手段が、｛（Ｈ−Ｎ＋１）×
（Ｌ−Ｍ＋１）｝個の演算器からなることを特徴とす
る。請求項１３記載の発明は、請求項１０記載の動きベ
クトル探索装置において、前記サイドレジスタユニット
が、各列の１行目の転送レジスタユニットに電気的に接
続された第１サイドレジスタグループと、各列の（Ｈ−
Ｎ＋１）行目の転送レジスタユニットに電気的に接続さ
れた第２サイドレジスタグループに分類され、第１サイ
ドレジスタグループの各サイドレジスタユニットが、画
素データを入力して一時的に保持し出力する直列に互い
に電気的に接続された（Ｎ−１）個のレジスタからな
り、第２サイドレジスタグループの各サイドレジスタユ
ニットが、画素データを入力して一時的に保持し出力す
る直列に互いに電気的に接続された（Ｎ−１）個のレジ
スタからなることを特徴とする。
【００５３】請求項１４記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記各サイドレジス
タユニットが、画素データを入力して一時的に保持し出
力する直列に互いに電気的に接続された（Ｎ−１）個の
レジスタからなることを特徴とする。請求項１５記載の
発明は、請求項１０記載の動きベクトル探索装置におい
て、前記現画像ブロックデータ出力手段が、現画像第１
フィールドブロックおよび現画像第２フィールドブロッ
ク内の各列の画素データをそれぞれ第１行目から第Ｎ行
目まで昇順に入力する動作を、第１列から第Ｍ列まで昇
順に実行し、入力した現画像第１フィールドブロックお
よび現画像第２フィールドブロックの各列の画素データ
をそれぞれ行の昇順に出力する動作を列の昇順に実行す
ると同時に、各列の画素データを行の降順に出力する動
作を列の昇順に実行することを特徴とする。
の動きベクトル探索装置において、前記各サイドレジス
タユニットが、画素データを入力して一時的に保持し出
力する直列に互いに電気的に接続された（Ｎ−１）個の
レジスタからなることを特徴とする。請求項１５記載の
発明は、請求項１０記載の動きベクトル探索装置におい
て、前記現画像ブロックデータ出力手段が、現画像第１
フィールドブロックおよび現画像第２フィールドブロッ
ク内の各列の画素データをそれぞれ第１行目から第Ｎ行
目まで昇順に入力する動作を、第１列から第Ｍ列まで昇
順に実行し、入力した現画像第１フィールドブロックお
よび現画像第２フィールドブロックの各列の画素データ
をそれぞれ行の昇順に出力する動作を列の昇順に実行す
ると同時に、各列の画素データを行の降順に出力する動
作を列の昇順に実行することを特徴とする。
【００５４】請求項１６記載の発明は、請求項１５記載
の動きベクトル探索装置において、前記現画像ブロック
データ出力手段が、直列に互いに電気的に接続された
（Ｎ＋１）個のレジスタユニットを有する第１現画像ブ
ロックデータ出力ユニットと、直列に互いに電気的に接
続されたＮ個のレジスタユニットを有する第２現画像ブ
ロックデータ出力ユニットと、からなり、第１現画像ブ
ロックデータ出力ユニットのレジスタユニットのうちの
一端のレジスタユニットの出力端子が偶数列の各演算器
に電気的に接続され、第１現画像ブロックデータ出力ユ
ニットの他のレジスタユニットの出力端子が第２現画像
ブロックデータ出力ユニットの各レジスタユニットの入
力端子に電気的に接続され、第２現画像ブロックデータ
出力ユニットのレジスタユニットのうちの一端のレジス
タユニットの出力端子が奇数列の各演算器に電気的に接
続され、第１現画像ブロックデータ出力ユニットの出力
端子から現画像第１フィールドブロックおよび現画像第
２フィールドブロック内の各列の画素データを行の昇順
に出力する動作を列の昇順に実行すると同時に、第２現
画像ブロックデータ出力ユニットの出力端子から現画像
第１フィールドブロックおよび現画像第２フィールドブ
ロック内の各列の画素データを行の降順に出力する動作
を列の昇順に実行することを特徴とする。
の動きベクトル探索装置において、前記現画像ブロック
データ出力手段が、直列に互いに電気的に接続された
（Ｎ＋１）個のレジスタユニットを有する第１現画像ブ
ロックデータ出力ユニットと、直列に互いに電気的に接
続されたＮ個のレジスタユニットを有する第２現画像ブ
ロックデータ出力ユニットと、からなり、第１現画像ブ
ロックデータ出力ユニットのレジスタユニットのうちの
一端のレジスタユニットの出力端子が偶数列の各演算器
に電気的に接続され、第１現画像ブロックデータ出力ユ
ニットの他のレジスタユニットの出力端子が第２現画像
ブロックデータ出力ユニットの各レジスタユニットの入
力端子に電気的に接続され、第２現画像ブロックデータ
出力ユニットのレジスタユニットのうちの一端のレジス
タユニットの出力端子が奇数列の各演算器に電気的に接
続され、第１現画像ブロックデータ出力ユニットの出力
端子から現画像第１フィールドブロックおよび現画像第
２フィールドブロック内の各列の画素データを行の昇順
に出力する動作を列の昇順に実行すると同時に、第２現
画像ブロックデータ出力ユニットの出力端子から現画像
第１フィールドブロックおよび現画像第２フィールドブ
ロック内の各列の画素データを行の降順に出力する動作
を列の昇順に実行することを特徴とする。
【００５５】請求項１７記載の発明は、請求項１６記載
の動きベクトル探索装置において、前記第１現画像ブロ
ックデータ出力ユニットおよび前記第２現画像ブロック
データ出力ユニットの各レジスタユニットが、入力端子
および出力端子を有し、画素データを入力端子を通して
入力して出力端子を通して出力する第１フリップフロッ
プと、入力端子および出力端子を有し、第１フリップフ
ロップから画素データを入力端子を通して入力して出力
端子を通して出力する第２フリップフロップと、を有す
ることを特徴とする。
の動きベクトル探索装置において、前記第１現画像ブロ
ックデータ出力ユニットおよび前記第２現画像ブロック
データ出力ユニットの各レジスタユニットが、入力端子
および出力端子を有し、画素データを入力端子を通して
入力して出力端子を通して出力する第１フリップフロッ
プと、入力端子および出力端子を有し、第１フリップフ
ロップから画素データを入力端子を通して入力して出力
端子を通して出力する第２フリップフロップと、を有す
ることを特徴とする。
【００５６】請求項１８記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記フィールドブロ
ックディストーション算出手段の各演算器と、該演算器
と同数のサーチウインドウデータ転送保持手段の前記各
転送レジスタユニットとによって、それぞれプロセッサ
エレメントが構成されることを特徴とする。請求項１９
記載の発明は、請求項１０記載の動きベクトル探索装置
において、前記フィールドブロックディストーション算
出手段の各演算器が転送レジスタユニットに接続され、
それぞれに接続されている各転送レジスタユニットとと
もにマトリックス状に配置されるものとするとき、それ
ぞれの行の一端に位置する演算器が、前記フレームブロ
ックディストーション算出手段および前記フィールドブ
ロック特定手段に第１フィールドブロックディストーシ
ョンを出力するとともに、第２フィールドブロックディ
ストーションを出力し、各演算器が第１フィールドブロ
ックディストーションおよび第２フィールドブロックデ
ィストーションの算出を終了した後、フレームブロック
ディストーション算出手段およびフィールドブロック特
定手段に各ディストーションを出力する各演算器からフ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段にディストーションを転送すると
ともに、フレームブロックディストーション算出手段お
よびフィールドブロック特定手段に各ディストーション
を出力する各演算器に向けてその他の各演算器から、そ
れぞれ隣の列の各演算器に各ディストーションを転送さ
せ、さらに、全ての演算器で算出されたディストーショ
ンがフレームブロックディストーション算出手段および
フィールドブロック特定手段に転送されるまで、前記デ
ィストーションの転送動作を繰り返すことを特徴とす
る。
の動きベクトル探索装置において、前記フィールドブロ
ックディストーション算出手段の各演算器と、該演算器
と同数のサーチウインドウデータ転送保持手段の前記各
転送レジスタユニットとによって、それぞれプロセッサ
エレメントが構成されることを特徴とする。請求項１９
記載の発明は、請求項１０記載の動きベクトル探索装置
において、前記フィールドブロックディストーション算
出手段の各演算器が転送レジスタユニットに接続され、
それぞれに接続されている各転送レジスタユニットとと
もにマトリックス状に配置されるものとするとき、それ
ぞれの行の一端に位置する演算器が、前記フレームブロ
ックディストーション算出手段および前記フィールドブ
ロック特定手段に第１フィールドブロックディストーシ
ョンを出力するとともに、第２フィールドブロックディ
ストーションを出力し、各演算器が第１フィールドブロ
ックディストーションおよび第２フィールドブロックデ
ィストーションの算出を終了した後、フレームブロック
ディストーション算出手段およびフィールドブロック特
定手段に各ディストーションを出力する各演算器からフ
レームブロックディストーション算出手段およびフィー
ルドブロック特定手段にディストーションを転送すると
ともに、フレームブロックディストーション算出手段お
よびフィールドブロック特定手段に各ディストーション
を出力する各演算器に向けてその他の各演算器から、そ
れぞれ隣の列の各演算器に各ディストーションを転送さ
せ、さらに、全ての演算器で算出されたディストーショ
ンがフレームブロックディストーション算出手段および
フィールドブロック特定手段に転送されるまで、前記デ
ィストーションの転送動作を繰り返すことを特徴とす
る。
【００５７】請求項２０記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記フィールドブロ
ックディストーション算出手段の各演算器が転送レジス
タユニットに接続され、それぞれに接続されている各転
送レジスタユニットとともにマトリックス状に配置され
るものとするとき、それぞれの列の一端に位置する演算
器が、前記フレームブロックディストーション算出手段
および前記フィールドブロック特定手段に第１フィール
ドブロックディストーションを出力するとともに、第２
フィールドブロックディストーションを出力し、各演算
器が第１フィールドブロックディストーションおよび第
２フィールドブロックディストーションの算出を終了し
た後、フレームブロックディストーション算出手段およ
びフィールドブロック特定手段に各ディストーションを
出力する各演算器からフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段にディス
トーションを転送するとともに、フレームブロックディ
ストーション算出手段およびフィールドブロック特定手
段に各ディストーションを出力する各演算器に向けてそ
の他の各演算器から、それぞれ隣の行の各演算器に各デ
ィストーションを転送させ、さらに、全ての演算器で算
出されたディストーションがフレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
転送されるまで、前記ディストーションの転送動作を繰
り返すことを特徴とする。
の動きベクトル探索装置において、前記フィールドブロ
ックディストーション算出手段の各演算器が転送レジス
タユニットに接続され、それぞれに接続されている各転
送レジスタユニットとともにマトリックス状に配置され
るものとするとき、それぞれの列の一端に位置する演算
器が、前記フレームブロックディストーション算出手段
および前記フィールドブロック特定手段に第１フィール
ドブロックディストーションを出力するとともに、第２
フィールドブロックディストーションを出力し、各演算
器が第１フィールドブロックディストーションおよび第
２フィールドブロックディストーションの算出を終了し
た後、フレームブロックディストーション算出手段およ
びフィールドブロック特定手段に各ディストーションを
出力する各演算器からフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段にディス
トーションを転送するとともに、フレームブロックディ
ストーション算出手段およびフィールドブロック特定手
段に各ディストーションを出力する各演算器に向けてそ
の他の各演算器から、それぞれ隣の行の各演算器に各デ
ィストーションを転送させ、さらに、全ての演算器で算
出されたディストーションがフレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
転送されるまで、前記ディストーションの転送動作を繰
り返すことを特徴とする。
【００５８】請求項２１記載の発明は、請求項１０記載
の動きベクトル探索装置において、前記現画像フレーム
ブロックを第１現画像フレームブロックと呼ぶととも
に、前記サーチウインドウを第１サーチウインドウと呼
び、該第１現画像フレームブロックに対して列方向に隣
接するもう一つの現画像フレームブロックを第２現画像
フレームブロックと呼ぶとともに、該第１サーチウイン
ドウからＭ画素分だけ列方向にずれたもう一つのサーチ
ウインドウを第２サーチウインドウと呼ぶとするとき、
前記サーチウインドウデータ出力手段が、第１サーチウ
インドウの範囲を越えて、第２サーチウインドウの範囲
の画素データまで入力レジスタユニットに出力させると
ともに、現画像ブロックデータ出力手段が、第１現画像
フレームブロックの画素データを転送後、第１現画像フ
レームブロックを、第２現画像フレームブロックに置き
換えて、第２現画像フレームブロックの画素データを転
送させる前記第６転送制御手段および第７転送制御手段
を繰り返し動作させ、前記フィールドブロックディスト
ーション算出手段による前記第２サーチウインドウに対
応するディストーションの算出が終了する前に、前記第
１サーチウインドウに対応するディストーションの転送
動作が終了することを特徴とする。
の動きベクトル探索装置において、前記現画像フレーム
ブロックを第１現画像フレームブロックと呼ぶととも
に、前記サーチウインドウを第１サーチウインドウと呼
び、該第１現画像フレームブロックに対して列方向に隣
接するもう一つの現画像フレームブロックを第２現画像
フレームブロックと呼ぶとともに、該第１サーチウイン
ドウからＭ画素分だけ列方向にずれたもう一つのサーチ
ウインドウを第２サーチウインドウと呼ぶとするとき、
前記サーチウインドウデータ出力手段が、第１サーチウ
インドウの範囲を越えて、第２サーチウインドウの範囲
の画素データまで入力レジスタユニットに出力させると
ともに、現画像ブロックデータ出力手段が、第１現画像
フレームブロックの画素データを転送後、第１現画像フ
レームブロックを、第２現画像フレームブロックに置き
換えて、第２現画像フレームブロックの画素データを転
送させる前記第６転送制御手段および第７転送制御手段
を繰り返し動作させ、前記フィールドブロックディスト
ーション算出手段による前記第２サーチウインドウに対
応するディストーションの算出が終了する前に、前記第
１サーチウインドウに対応するディストーションの転送
動作が終了することを特徴とする。
【００５９】
【作用】請求項１記載の発明では、サーチウインドウデ
ータ出力手段によって、サーチウインドウの画素データ
が出力される。次に、サーチウインドウデータ転送保持
手段によって、前記サーチウインドウデータ出力手段か
らサーチウインドウの画素データを入力し、入力された
画素データをレジスタユニット間で繰り返し転送させ、
各レジスタユニットに保持される。
ータ出力手段によって、サーチウインドウの画素データ
が出力される。次に、サーチウインドウデータ転送保持
手段によって、前記サーチウインドウデータ出力手段か
らサーチウインドウの画素データを入力し、入力された
画素データをレジスタユニット間で繰り返し転送させ、
各レジスタユニットに保持される。
【００６０】また、現画像ブロックデータ出力手段によ
って、現画像フレームブロックの画素データが出力され
る。次に、フィールドブロックディストーション算出手
段によって、サーチウインドウデータ転送保持手段のフ
レーム候補ブロックと同数のレジスタユニットのそれぞ
れに保持されたサーチウインドウの画素データを各演算
器に入力させるとともに、現画像ブロックデータ出力手
段から現画像フレームブロックの画素データを各演算器
に入力させ、各演算器に、現画像第１フィールドブロッ
クと各第１フィールド候補ブロックとの差を表わす第１
フィールドブロックディストーションおよび現画像第２
フィールドブロックと各第２フィールド候補ブロックと
の差を表わす第２フィールドブロックディストーション
を時分割演算させる。
って、現画像フレームブロックの画素データが出力され
る。次に、フィールドブロックディストーション算出手
段によって、サーチウインドウデータ転送保持手段のフ
レーム候補ブロックと同数のレジスタユニットのそれぞ
れに保持されたサーチウインドウの画素データを各演算
器に入力させるとともに、現画像ブロックデータ出力手
段から現画像フレームブロックの画素データを各演算器
に入力させ、各演算器に、現画像第１フィールドブロッ
クと各第１フィールド候補ブロックとの差を表わす第１
フィールドブロックディストーションおよび現画像第２
フィールドブロックと各第２フィールド候補ブロックと
の差を表わす第２フィールドブロックディストーション
を時分割演算させる。
【００６１】次に、フレームブロックディストーション
算出手段によって、該フィールドブロックディストーシ
ョン算出手段により算出された各第１フィールドブロッ
クディストーションおよび各第２フィールドブロックデ
ィストーションを加算させることにより、現画像フレー
ムブロックと各フレーム候補ブロックとの差を表わすフ
レームブロックディストーションを算出させる。
算出手段によって、該フィールドブロックディストーシ
ョン算出手段により算出された各第１フィールドブロッ
クディストーションおよび各第２フィールドブロックデ
ィストーションを加算させることにより、現画像フレー
ムブロックと各フレーム候補ブロックとの差を表わすフ
レームブロックディストーションを算出させる。
【００６２】また、フィールドブロック特定手段によっ
て、フィールドブロックディストーション算出手段によ
り算出された第１フィールドブロックディストーション
のうちの最小の第１フィールドブロックディストーショ
ンを検出して、該最小の第１フィールドブロックディス
トーションに対応する第１フィールド候補ブロック、並
びに、フィールドブロックディストーション算出手段に
より算出された第２フィールドブロックディストーショ
ンのうちの最小の第２フィールドブロックディストーシ
ョンを検出して、該最小の第２フィールドブロックディ
ストーションに対応する第２フィールド候補ブロックを
特定させる。
て、フィールドブロックディストーション算出手段によ
り算出された第１フィールドブロックディストーション
のうちの最小の第１フィールドブロックディストーショ
ンを検出して、該最小の第１フィールドブロックディス
トーションに対応する第１フィールド候補ブロック、並
びに、フィールドブロックディストーション算出手段に
より算出された第２フィールドブロックディストーショ
ンのうちの最小の第２フィールドブロックディストーシ
ョンを検出して、該最小の第２フィールドブロックディ
ストーションに対応する第２フィールド候補ブロックを
特定させる。
【００６３】次に、フレームブロック特定手段によっ
て、フレームブロックディストーション算出手段により
算出されたフレームブロックディストーションのうちの
最小のフレームブロックディストーションを検出して、
該最小のフレームブロックディストーションに対応する
フレーム候補ブロックを特定させる。このため、従来、
現画像の第１フィールド動きベクトルを求める第１フィ
ールド動きベクトル探索装置と現画像の第２フィールド
動きベクトルを求める第２フィールド動きベクトル探索
装置との２つの回路を並列動作させることによってそれ
ぞれの動きベクトルを求めていたのに対して、フィール
ドブロックディストーション算出手段によって、フレー
ム候補ブロックの数と同数の演算器によって第１フィー
ルドブロックディストーションおよび第２フィールドブ
ロックディストーションを時分割演算で算出することが
できるので、回路規模を半減することができる。
て、フレームブロックディストーション算出手段により
算出されたフレームブロックディストーションのうちの
最小のフレームブロックディストーションを検出して、
該最小のフレームブロックディストーションに対応する
フレーム候補ブロックを特定させる。このため、従来、
現画像の第１フィールド動きベクトルを求める第１フィ
ールド動きベクトル探索装置と現画像の第２フィールド
動きベクトルを求める第２フィールド動きベクトル探索
装置との２つの回路を並列動作させることによってそれ
ぞれの動きベクトルを求めていたのに対して、フィール
ドブロックディストーション算出手段によって、フレー
ム候補ブロックの数と同数の演算器によって第１フィー
ルドブロックディストーションおよび第２フィールドブ
ロックディストーションを時分割演算で算出することが
できるので、回路規模を半減することができる。
【００６４】また、回路規模を小さくするために、ま
ず、第１フィールドブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２フィールドブロ
ックディストーションを算出したとき、メモリから第１
フィールドブロックディストーションを一々読み出し、
フレームブロックディストーションを算出する従来の動
きベクトル探索装置に対して、フィールドブロックディ
ストーション算出手段によって、フレーム候補ブロック
と同数の演算器で第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
時分割で算出することができるので、第１フィールドブ
ロックディストーションをメモリに記憶して再度読み出
す必要がなく、回路規模が大きくなることを防止すると
ともに、処理を簡素化することができる。
ず、第１フィールドブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２フィールドブロ
ックディストーションを算出したとき、メモリから第１
フィールドブロックディストーションを一々読み出し、
フレームブロックディストーションを算出する従来の動
きベクトル探索装置に対して、フィールドブロックディ
ストーション算出手段によって、フレーム候補ブロック
と同数の演算器で第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
時分割で算出することができるので、第１フィールドブ
ロックディストーションをメモリに記憶して再度読み出
す必要がなく、回路規模が大きくなることを防止すると
ともに、処理を簡素化することができる。
【００６５】請求項２記載の発明では、請求項１記載の
動きベクトル探索装置において、前記サーチウインドウ
データ転送保持手段の各レジスタユニットが、第１フリ
ップフロップと第２フリップフロップを有し、前記フィ
ールドブロックディストーション算出手段の各演算器
が、局所ディストーション算出ユニットと局所ディスト
ーション総和ユニットを有し、該局所ディストーション
総和ユニットが、加算器、第１フリップフロップおよび
第２フリップフロップを有し、全ての前記レジスタユニ
ットの第１および第２フリップフロップ、並びに、全て
の前記局所ディストーション総和ユニットの第１および
第２フリップフロップが、同じクロックパルスにより動
作するように構成する。
動きベクトル探索装置において、前記サーチウインドウ
データ転送保持手段の各レジスタユニットが、第１フリ
ップフロップと第２フリップフロップを有し、前記フィ
ールドブロックディストーション算出手段の各演算器
が、局所ディストーション算出ユニットと局所ディスト
ーション総和ユニットを有し、該局所ディストーション
総和ユニットが、加算器、第１フリップフロップおよび
第２フリップフロップを有し、全ての前記レジスタユニ
ットの第１および第２フリップフロップ、並びに、全て
の前記局所ディストーション総和ユニットの第１および
第２フリップフロップが、同じクロックパルスにより動
作するように構成する。
【００６６】まず、前記サーチウィンドウデータ転送保
持手段の各レジスタが、第１フリップフロップによっ
て、前記サーチウィンドウの画素データを入力端子を通
して入力し、出力端子を通して出力し、次いで、第２フ
リップフロップによって、第１フリップフロップから出
力された画素データを入力端子を通して入力し、出力端
子を通して出力する。
持手段の各レジスタが、第１フリップフロップによっ
て、前記サーチウィンドウの画素データを入力端子を通
して入力し、出力端子を通して出力し、次いで、第２フ
リップフロップによって、第１フリップフロップから出
力された画素データを入力端子を通して入力し、出力端
子を通して出力する。
【００６７】次に、前記フィールドブロックディストー
ション算出手段の各演算器が、局所ディストーション算
出ユニットによって、前記レジスタの第２フリップフロ
ップから画素データを入力し、互いに位置的に対応する
現画像第１フィールドブロックの画素データと第１フィ
ールド候補ブロックの画素データとの差を表す第１局所
ディストーションを算出するとともに、互いに位置的に
対応する現画像第２フィールドブロックの画素データと
第２フィールド候補ブロックの画素データとの差を表す
第２局所ディストーションを算出する。
ション算出手段の各演算器が、局所ディストーション算
出ユニットによって、前記レジスタの第２フリップフロ
ップから画素データを入力し、互いに位置的に対応する
現画像第１フィールドブロックの画素データと第１フィ
ールド候補ブロックの画素データとの差を表す第１局所
ディストーションを算出するとともに、互いに位置的に
対応する現画像第２フィールドブロックの画素データと
第２フィールド候補ブロックの画素データとの差を表す
第２局所ディストーションを算出する。
【００６８】次に、各演算器の局所ディストーション総
和ユニットが、加算器によって、局所ディストーション
算出ユニットから出力されたデータと局所ディストーシ
ョン総和ユニットの第２フリップフロップから出力され
たデータをそれぞれ第１入力端子および第２入力端子を
通して入力し、入力されたデータを加算して出力端子を
通して出力し、次いで、第１フリップフロップによっ
て、加算器から出力されたデータを入力端子を通して入
力して出力端子を通して出力し、次いで、第２フリップ
フロップによって、第１フリップフロップから出力され
たデータを入力端子を通して入力し出力端子を通して出
力する動作を繰り返し、局所ディストーション算出ユニ
ットにより算出された第１フィールド候補ブロックに対
応する第１局所ディストーションの総和を算出して前記
第１フィールドブロックディストーションを算出すると
ともに、局所ディストーション算出ユニットによって算
出された第２フィールド候補ブロックに対応する第２局
所ディストーションの総和を算出して前記第２フィール
ドブロックディストーションを算出する。
和ユニットが、加算器によって、局所ディストーション
算出ユニットから出力されたデータと局所ディストーシ
ョン総和ユニットの第２フリップフロップから出力され
たデータをそれぞれ第１入力端子および第２入力端子を
通して入力し、入力されたデータを加算して出力端子を
通して出力し、次いで、第１フリップフロップによっ
て、加算器から出力されたデータを入力端子を通して入
力して出力端子を通して出力し、次いで、第２フリップ
フロップによって、第１フリップフロップから出力され
たデータを入力端子を通して入力し出力端子を通して出
力する動作を繰り返し、局所ディストーション算出ユニ
ットにより算出された第１フィールド候補ブロックに対
応する第１局所ディストーションの総和を算出して前記
第１フィールドブロックディストーションを算出すると
ともに、局所ディストーション算出ユニットによって算
出された第２フィールド候補ブロックに対応する第２局
所ディストーションの総和を算出して前記第２フィール
ドブロックディストーションを算出する。
【００６９】このため、レジスタの第２フリップフロッ
プにラッチされて局所ディストーション算出ユニットで
算出された局所ディストーションと局所ディストーショ
ン総和ユニットの第２フリップフロップにラッチされた
データとを加算器によって累積演算を行うことができる
ので、レジスタの第１フリップフロップおよびディスト
ーション総和ユニットの第１フリップフロップでは、同
一の現画像フィールドブロックに対応するデータを保持
するとともに、レジスタの第２フリップフロップおよび
ディストーション総和ユニットの第２フリップフロップ
においても、それぞれ第１フリップフロップと異なる同
一の現画像フィールドブロックに対応するデータを保持
することができる。このため、第１フィールドブロック
ディストーションおよび第２フィールドブロックディス
トーションをそれぞれ時分割で算出することができる。
プにラッチされて局所ディストーション算出ユニットで
算出された局所ディストーションと局所ディストーショ
ン総和ユニットの第２フリップフロップにラッチされた
データとを加算器によって累積演算を行うことができる
ので、レジスタの第１フリップフロップおよびディスト
ーション総和ユニットの第１フリップフロップでは、同
一の現画像フィールドブロックに対応するデータを保持
するとともに、レジスタの第２フリップフロップおよび
ディストーション総和ユニットの第２フリップフロップ
においても、それぞれ第１フリップフロップと異なる同
一の現画像フィールドブロックに対応するデータを保持
することができる。このため、第１フィールドブロック
ディストーションおよび第２フィールドブロックディス
トーションをそれぞれ時分割で算出することができる。
【００７０】また、直列に電気的に接続された２つのフ
リップフロップによってレジスタおよびディストーショ
ン総和ユニットを構成することができるので、容易に回
路を構成することができる。請求項３記載の発明では、
請求項２記載の動きベクトル探索装置において、前記フ
ィールドブロックディストーション算出手段の各演算器
が、ディストーション転送ユニットを有し、該ディスト
ーション転送ユニットが、第１フリップフロップと第２
フリップフロップを有し、全ての前記レジスタユニット
の第１および第２フリップフロップ、全ての前記局所デ
ィストーション総和ユニットの第１および第２フリップ
フロップ、並びに、全ての前記ディストーション転送ユ
ニットの第１および第２フリップフロップが、同じクロ
ックパルスにより動作するように構成する。
リップフロップによってレジスタおよびディストーショ
ン総和ユニットを構成することができるので、容易に回
路を構成することができる。請求項３記載の発明では、
請求項２記載の動きベクトル探索装置において、前記フ
ィールドブロックディストーション算出手段の各演算器
が、ディストーション転送ユニットを有し、該ディスト
ーション転送ユニットが、第１フリップフロップと第２
フリップフロップを有し、全ての前記レジスタユニット
の第１および第２フリップフロップ、全ての前記局所デ
ィストーション総和ユニットの第１および第２フリップ
フロップ、並びに、全ての前記ディストーション転送ユ
ニットの第１および第２フリップフロップが、同じクロ
ックパルスにより動作するように構成する。
【００７１】まず、前記フィールドブロックディストー
ション算出手段の各演算器のディストーション転送ユニ
ットが、第１フリップフロップによって、前記局所ディ
ストーション総和ユニットによって算出された第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを入力端子を通して入力して
出力端子を通して出力する。
ション算出手段の各演算器のディストーション転送ユニ
ットが、第１フリップフロップによって、前記局所ディ
ストーション総和ユニットによって算出された第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを入力端子を通して入力して
出力端子を通して出力する。
【００７２】次に、第２フリップフロップによって、第
１フリップフロップから第１フィールドブロックディス
トーションおよび第２フィールドブロックディストーシ
ョンを入力端子を通して入力し、前記フィールドブロッ
ク特定手段およびフレームブロックディストーション算
出手段に出力端子を通して出力する。このため、レジス
タ、ディストーション総和ユニットおよびディストーシ
ョン転送ユニットのそれぞれの第１フリップフロップで
は、同一の現画像フィールドブロックに対応するデータ
を保持するとともに、レジスタ、ディストーション総和
ユニットおよびディストーション転送ユニットのそれぞ
れの第２フリップフロップにおいても、それぞれ第１フ
リップフロップに保持されたデータと異なる同一の現画
像フィールドブロックに対応するデータを保持すること
ができる。このため、第１フィールドブロックディスト
ーションおよび第２フィールドブロックディストーショ
ンをそれぞれ時分割で出力することができる。
１フリップフロップから第１フィールドブロックディス
トーションおよび第２フィールドブロックディストーシ
ョンを入力端子を通して入力し、前記フィールドブロッ
ク特定手段およびフレームブロックディストーション算
出手段に出力端子を通して出力する。このため、レジス
タ、ディストーション総和ユニットおよびディストーシ
ョン転送ユニットのそれぞれの第１フリップフロップで
は、同一の現画像フィールドブロックに対応するデータ
を保持するとともに、レジスタ、ディストーション総和
ユニットおよびディストーション転送ユニットのそれぞ
れの第２フリップフロップにおいても、それぞれ第１フ
リップフロップに保持されたデータと異なる同一の現画
像フィールドブロックに対応するデータを保持すること
ができる。このため、第１フィールドブロックディスト
ーションおよび第２フィールドブロックディストーショ
ンをそれぞれ時分割で出力することができる。
【００７３】また、直列に電気的に接続された２つのフ
リップフロップによってディストーション転送ユニット
を構成することができるので、容易に回路を構成するこ
とができる。請求項４記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フレームブロックデ
ィストーション算出手段が、前記サーチウィンドウ内で
垂直方向に並んだフレーム候補ブロックと同数設けられ
たフリップフロップによって、フィールドブロックディ
ストーション算出手段の各演算器から出力されたフレー
ム候補ブロックの第１フィールド候補ブロックに対応す
る第１フィールドブロックディストーションをそれぞれ
同時に入力して保持する。
リップフロップによってディストーション転送ユニット
を構成することができるので、容易に回路を構成するこ
とができる。請求項４記載の発明は、請求項１記載の動
きベクトル探索装置において、前記フレームブロックデ
ィストーション算出手段が、前記サーチウィンドウ内で
垂直方向に並んだフレーム候補ブロックと同数設けられ
たフリップフロップによって、フィールドブロックディ
ストーション算出手段の各演算器から出力されたフレー
ム候補ブロックの第１フィールド候補ブロックに対応す
る第１フィールドブロックディストーションをそれぞれ
同時に入力して保持する。
【００７４】次に、前記フリップフロップと同数設けら
れた加算器によって、サーチウィンドウ内で垂直方向に
並んだフレーム候補ブロックの第２フィールド候補ブロ
ックに対応する第２フィールドブロックディストーショ
ンをそれぞれ入力するとともに、フレームブロックディ
ストーション算出手段の各フリップフロップに保持され
た第１フィールドブロックディストーションを入力し、
入力された第１フィールドブロックディストーションと
第２フィールドブロックディストーションとを加算して
フレームブロックディストーションを算出する。
れた加算器によって、サーチウィンドウ内で垂直方向に
並んだフレーム候補ブロックの第２フィールド候補ブロ
ックに対応する第２フィールドブロックディストーショ
ンをそれぞれ入力するとともに、フレームブロックディ
ストーション算出手段の各フリップフロップに保持され
た第１フィールドブロックディストーションを入力し、
入力された第１フィールドブロックディストーションと
第２フィールドブロックディストーションとを加算して
フレームブロックディストーションを算出する。
【００７５】このため、サーチウィンドウ内で垂直方向
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの行に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの行に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
【００７６】請求項５記載の発明では、請求項１記載の
動きベクトル探索装置において、前記フレームブロック
ディストーション算出手段が、前記サーチウィンドウ内
で水平方向に並んだフレーム候補ブロックと同数設けら
れたフリップフロップによって、フィールドブロックデ
ィストーション算出手段の各演算器から出力されたこの
フレーム候補ブロックの第１フィールド候補ブロックに
対応する第１フィールドブロックディストーションをそ
れぞれ同時に入力して保持する。
動きベクトル探索装置において、前記フレームブロック
ディストーション算出手段が、前記サーチウィンドウ内
で水平方向に並んだフレーム候補ブロックと同数設けら
れたフリップフロップによって、フィールドブロックデ
ィストーション算出手段の各演算器から出力されたこの
フレーム候補ブロックの第１フィールド候補ブロックに
対応する第１フィールドブロックディストーションをそ
れぞれ同時に入力して保持する。
【００７７】次に、前記フリップフロップと同数設けら
れた加算器によって、サーチウィンドウ内で水平方向に
並んだフレーム候補ブロックの第２フィールド候補ブロ
ックに対応する第２フィールドブロックディストーショ
ンをそれぞれ入力するとともに、フレームブロックディ
ストーション算出手段の各フリップフロップに保持され
た第１フィールドブロックディストーションを入力し、
入力された第１フィールドブロックディストーションと
第２フィールドブロックディストーションとを加算して
フレームブロックディストーションを算出する。
れた加算器によって、サーチウィンドウ内で水平方向に
並んだフレーム候補ブロックの第２フィールド候補ブロ
ックに対応する第２フィールドブロックディストーショ
ンをそれぞれ入力するとともに、フレームブロックディ
ストーション算出手段の各フリップフロップに保持され
た第１フィールドブロックディストーションを入力し、
入力された第１フィールドブロックディストーションと
第２フィールドブロックディストーションとを加算して
フレームブロックディストーションを算出する。
【００７８】このため、サーチウィンドウ内で水平方向
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの列に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
に並んだフレーム候補ブロックと同数のフリップフロッ
プおよび加算器によって、それぞれの列に対応する演算
器で算出された第１および第２フィールドブロックディ
ストーションから順次フレームブロックディストーショ
ンを算出することができるので、レジスタと演算器が想
像上配置されたマトリックス状にフィールドブロックデ
ィストーション算出手段の演算器と同数のフリップフロ
ップおよび加算器を設ける必要がなく、フィールドブロ
ックディストーション算出手段と別のエリアにフレーム
ブロックディストーション算出手段をユニットとして配
置することができる。従って、フレームブロックディス
トーションを算出する回路の規模を小さくすることがで
きる。
【００７９】請求項６記載の発明では、請求項１記載の
動きベクトル探索装置において、前記フィールドブロッ
ク特定手段が、まず、フィールドブロックディストーシ
ョン算出手段から、前記サーチウィンドウ内で垂直方向
に一列に並んだ第１フィールド候補ブロックに対応する
第１フィールドブロックディストーションに対して、最
も外側の列の第１フィールドブロックディストーション
をそれぞれ同時に入力するとともに、前記サーチウィン
ドウ内で垂直方向に一列に並んだ第２フィールド候補ブ
ロックに対応する第２フィールドブロックディストーシ
ョンに対して、最も外側の列の第２フィールドブロック
ディストーションをそれぞれ同時に入力する。
動きベクトル探索装置において、前記フィールドブロッ
ク特定手段が、まず、フィールドブロックディストーシ
ョン算出手段から、前記サーチウィンドウ内で垂直方向
に一列に並んだ第１フィールド候補ブロックに対応する
第１フィールドブロックディストーションに対して、最
も外側の列の第１フィールドブロックディストーション
をそれぞれ同時に入力するとともに、前記サーチウィン
ドウ内で垂直方向に一列に並んだ第２フィールド候補ブ
ロックに対応する第２フィールドブロックディストーシ
ョンに対して、最も外側の列の第２フィールドブロック
ディストーションをそれぞれ同時に入力する。
【００８０】次に、前記サーチウィンドウ内の全ての第
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の列から順次列毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の列から順次列毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
【００８１】このため、同時に入力された第１または第
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの垂直方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの水平方向の位置を特定することがで
きる。
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの垂直方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの水平方向の位置を特定することがで
きる。
【００８２】従って、最小の第１および第２フィールド
ブロックディストーションが検出された演算器の配置位
置に基づいて、それぞれ第１フィールド動きベクトルお
よび第２フィールド動きベクトルを特定することができ
る。請求項７記載の発明では、請求項１記載の動きベク
トル探索装置において、前記フィールドブロック特定手
段が、まず、フィールドブロックディストーション算出
手段から、前記サーチウィンドウ内で水平方向に一列に
並んだ第１フィールド候補ブロックに対応する第１フィ
ールドブロックディストーションに対して、最も外側の
行の第１フィールドブロックディストーションをそれぞ
れ同時に入力するとともに、前記サーチウィンドウ内で
水平方向に一行に並んだ第２フィールド候補ブロックに
対応する第２フィールドブロックディストーションに対
して、最も外側の行の第２フィールドブロックディスト
ーションをそれぞれ同時に入力する。
ブロックディストーションが検出された演算器の配置位
置に基づいて、それぞれ第１フィールド動きベクトルお
よび第２フィールド動きベクトルを特定することができ
る。請求項７記載の発明では、請求項１記載の動きベク
トル探索装置において、前記フィールドブロック特定手
段が、まず、フィールドブロックディストーション算出
手段から、前記サーチウィンドウ内で水平方向に一列に
並んだ第１フィールド候補ブロックに対応する第１フィ
ールドブロックディストーションに対して、最も外側の
行の第１フィールドブロックディストーションをそれぞ
れ同時に入力するとともに、前記サーチウィンドウ内で
水平方向に一行に並んだ第２フィールド候補ブロックに
対応する第２フィールドブロックディストーションに対
して、最も外側の行の第２フィールドブロックディスト
ーションをそれぞれ同時に入力する。
【００８３】次に、前記サーチウィンドウ内の全ての第
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の行から順次行毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
１フィールドブロックディストーションおよび第２フィ
ールドブロックディストーションが入力されるまで、前
記サーチウィンドウの外側の行から順次行毎に第１フィ
ールドブロックディストーションおよび第２フィールド
ブロックディストーションを時分割で入力する。次に、
入力された全ての第１フィールドブロックディストーシ
ョンの中から最小の第１フィールドブロックディストー
ションを検出するとともに、入力された全ての第２フィ
ールドブロックディストーションの中から最小の第２フ
ィールドブロックディストーションを検出する。
【００８４】このため、同時に入力された第１または第
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの水平方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの垂直方向の位置を特定することがで
きる。
２フィールドブロックディストーションに基づいて、フ
ィールドブロックディストーション算出手段の各演算器
の配置位置に対応する第１または第２フィールド候補ブ
ロックの水平方向の位置を特定することができるととも
に、第１または第２フィールドブロックディストーショ
ンがフィールドブロック特定手段に入力された順番に基
づいて、フィールドブロックディストーション算出手段
の各演算器の配置位置に対応する第１または第２フィー
ルド候補ブロックの垂直方向の位置を特定することがで
きる。
【００８５】従って、最小の第１および第２フィールド
ブロックディストーションが検出された演算器の配置位
置に基づいてそれぞれ第１フィールド動きベクトルおよ
び第２フィールド動きベクトルを特定することができ
る。請求項８記載の発明では、請求項１記載の動きベク
トル探索装置において、奇数フィールドによって前記現
画像フレームおよび前記参照画像フレームのそれぞれの
第１フィールドが構成されるとともに、偶数フィールド
によって前記現画像フレームおよび前記参照画像フレー
ムのそれぞれの第２フィールドが構成される。
ブロックディストーションが検出された演算器の配置位
置に基づいてそれぞれ第１フィールド動きベクトルおよ
び第２フィールド動きベクトルを特定することができ
る。請求項８記載の発明では、請求項１記載の動きベク
トル探索装置において、奇数フィールドによって前記現
画像フレームおよび前記参照画像フレームのそれぞれの
第１フィールドが構成されるとともに、偶数フィールド
によって前記現画像フレームおよび前記参照画像フレー
ムのそれぞれの第２フィールドが構成される。
【００８６】このため、同一パリティーフェーズの現画
像フレームブロックとサーチウィンドウのフレーム候補
ブロックに対して、第１フィールド動きベクトル、第２
フィールド動きベクトルおよびフレーム動きベクトルを
それぞれ求めることができる。請求項９記載の発明で
は、請求項１記載の動きベクトル探索装置において、奇
数フィールドによって前記現画像フレームの第１フィー
ルドが構成され、偶数フィールドによって前記現画像フ
レームの第２フィールドが構成されるとともに、偶数フ
ィールドによって前記参照画像フレームの第１フィール
ドが構成され、奇数フィールドによって前記参照画像フ
レームの第２フィールドが構成される。
像フレームブロックとサーチウィンドウのフレーム候補
ブロックに対して、第１フィールド動きベクトル、第２
フィールド動きベクトルおよびフレーム動きベクトルを
それぞれ求めることができる。請求項９記載の発明で
は、請求項１記載の動きベクトル探索装置において、奇
数フィールドによって前記現画像フレームの第１フィー
ルドが構成され、偶数フィールドによって前記現画像フ
レームの第２フィールドが構成されるとともに、偶数フ
ィールドによって前記参照画像フレームの第１フィール
ドが構成され、奇数フィールドによって前記参照画像フ
レームの第２フィールドが構成される。
【００８７】このため、異パリティーフェーズの現画像
フレームブロックとサーチウィンドウのフレーム候補ブ
ロックに対して、第１フィールド動きベクトル、第２フ
ィールド動きベクトルおよびフレーム動きベクトルをそ
れぞれ求めることができる。請求項１０記載の発明で
は、請求項１記載の動きベクトル探索装置において、第
１転送制御手段が、（Ｌ−Ｍ＋１）列目の各転送レジス
タユニットと（Ｌ−Ｍ＋１）列目のサイドレジスタユニ
ットとに、各入力レジスタユニットから互いに異なる第
１フィールド候補ブロックの１画素分の画素データを転
送させ、互いに異なる第２フィールド候補ブロックの１
画素分の画素データを続けて転送させる。
フレームブロックとサーチウィンドウのフレーム候補ブ
ロックに対して、第１フィールド動きベクトル、第２フ
ィールド動きベクトルおよびフレーム動きベクトルをそ
れぞれ求めることができる。請求項１０記載の発明で
は、請求項１記載の動きベクトル探索装置において、第
１転送制御手段が、（Ｌ−Ｍ＋１）列目の各転送レジス
タユニットと（Ｌ−Ｍ＋１）列目のサイドレジスタユニ
ットとに、各入力レジスタユニットから互いに異なる第
１フィールド候補ブロックの１画素分の画素データを転
送させ、互いに異なる第２フィールド候補ブロックの１
画素分の画素データを続けて転送させる。
【００８８】同時に、第２転送制御手段が、２列目以降
のｍ列目の各転送レジスタユニットから（ｍ−１）列目
の各転送レジスタユニットに、並びに、２列目以降のｍ
列目のサイドレジスタユニットから（ｍ−１）列目のサ
イドユニットに、第１フィールド候補ブロックの１画素
分の画素データを転送させ、第２フィールド候補ブロッ
クの１画素分の画素データを続けて転送させる。
のｍ列目の各転送レジスタユニットから（ｍ−１）列目
の各転送レジスタユニットに、並びに、２列目以降のｍ
列目のサイドレジスタユニットから（ｍ−１）列目のサ
イドユニットに、第１フィールド候補ブロックの１画素
分の画素データを転送させ、第２フィールド候補ブロッ
クの１画素分の画素データを続けて転送させる。
【００８９】次いで、第３転送制御手段が、奇数列のサ
イドレジスタユニットから同列の１行目の転送レジスタ
ユニットに、奇数列の１行目から（Ｈ−Ｎ）行目までの
ｎ行目の転送レジスタユニットから同列の（ｎ＋１）行
目の転送レジスタユニットに、並びに、奇数列の（Ｈ−
Ｎ＋１）行目の転送レジスタユニットから同列のサイド
レジスタユニットに、第１フィールド候補ブロックの１
画素分の画素データを転送させ、第２フィールド候補ブ
ロックの１画素分の画素データを続けて転送させる。
イドレジスタユニットから同列の１行目の転送レジスタ
ユニットに、奇数列の１行目から（Ｈ−Ｎ）行目までの
ｎ行目の転送レジスタユニットから同列の（ｎ＋１）行
目の転送レジスタユニットに、並びに、奇数列の（Ｈ−
Ｎ＋１）行目の転送レジスタユニットから同列のサイド
レジスタユニットに、第１フィールド候補ブロックの１
画素分の画素データを転送させ、第２フィールド候補ブ
ロックの１画素分の画素データを続けて転送させる。
【００９０】同時に、第４転送制御手段が、偶数列のサ
イドレジスタユニットから同列の（Ｈ−Ｎ＋１）行目の
転送レジスタユニットに、偶数列の（Ｈ−Ｎ＋１）行目
から２行目までのｎ行目のレジスタユニットから同列の
（ｎ−１）行目の転送レジスタユニットに、並びに、偶
数列の１行目の転送レジスタユニットから同列のサイド
レジスタユニットに、第１フィールド候補ブロックの１
画素分の画素データを転送させ、第２フィールド候補ブ
ロックの１画素分の画素データを続けて転送させる。
イドレジスタユニットから同列の（Ｈ−Ｎ＋１）行目の
転送レジスタユニットに、偶数列の（Ｈ−Ｎ＋１）行目
から２行目までのｎ行目のレジスタユニットから同列の
（ｎ−１）行目の転送レジスタユニットに、並びに、偶
数列の１行目の転送レジスタユニットから同列のサイド
レジスタユニットに、第１フィールド候補ブロックの１
画素分の画素データを転送させ、第２フィールド候補ブ
ロックの１画素分の画素データを続けて転送させる。
【００９１】次いで、第５転送制御手段が、第１転送制
御手段による画素データの転送動作から第４転送制御手
段による画素データの転送動作までを繰り返させる。次
いで、第６転送制御手段が、１列目の演算器に前記第１
フィールド候補ブロックの画素データが初めて転送され
るタイミングに同期して、奇数列の各演算器に前記現画
像第１フィールドブロックの１画素分の画素データを入
力し、１列目の演算器に前記第２フィールド候補ブロッ
クの画素データが初めて転送されるタイミングに同期し
て、奇数列の各演算器に前記現画像第２フィールドブロ
ックの１画素分の画素データを入力し、以後、第２転送
制御手段および第３転送制御手段による画素データの転
送タイミングに同期して奇数列の各演算器に、前記現画
像第１フィールドブロックおよび現画像第２フィールド
ブロックの全ての画素データが入力されるまで、現画像
ブロックデータ出力ユニットから１画素分づつ続けて画
素データを転送させる。
御手段による画素データの転送動作から第４転送制御手
段による画素データの転送動作までを繰り返させる。次
いで、第６転送制御手段が、１列目の演算器に前記第１
フィールド候補ブロックの画素データが初めて転送され
るタイミングに同期して、奇数列の各演算器に前記現画
像第１フィールドブロックの１画素分の画素データを入
力し、１列目の演算器に前記第２フィールド候補ブロッ
クの画素データが初めて転送されるタイミングに同期し
て、奇数列の各演算器に前記現画像第２フィールドブロ
ックの１画素分の画素データを入力し、以後、第２転送
制御手段および第３転送制御手段による画素データの転
送タイミングに同期して奇数列の各演算器に、前記現画
像第１フィールドブロックおよび現画像第２フィールド
ブロックの全ての画素データが入力されるまで、現画像
ブロックデータ出力ユニットから１画素分づつ続けて画
素データを転送させる。
【００９２】同時に、第７転送制御手段が、１列目の演
算器に前記第１フィールド候補ブロックの画素データが
初めて転送されるタイミングに同期して、偶数列の各演
算器に、前記第６転送制御手段により奇数列の各演算器
に最初に入力された画素データとは異なる前記現画像第
１フィールドブロックの１画素分の画素データを入力
し、１列目の演算器に前記第２フィールド候補ブロック
の画素データが初めて転送されるタイミングに同期し
て、偶数列の各演算器に、前記第６転送制御手段により
奇数列の各演算器に最初に入力された画素データとは異
なる前記現画像第２フィールドブロックの１画素分の画
素データを入力し、以後、第２転送制御手段および第４
転送制御手段による画素データの転送タイミングに同期
して偶数列の各演算器に、前記現画像第１フィールドブ
ロックおよび現画像第２フィールドブロックの全ての画
素データが入力されるまで、現画像ブロックデータ出力
ユニットから１画素分づつ続けて画素データを転送させ
る。
算器に前記第１フィールド候補ブロックの画素データが
初めて転送されるタイミングに同期して、偶数列の各演
算器に、前記第６転送制御手段により奇数列の各演算器
に最初に入力された画素データとは異なる前記現画像第
１フィールドブロックの１画素分の画素データを入力
し、１列目の演算器に前記第２フィールド候補ブロック
の画素データが初めて転送されるタイミングに同期し
て、偶数列の各演算器に、前記第６転送制御手段により
奇数列の各演算器に最初に入力された画素データとは異
なる前記現画像第２フィールドブロックの１画素分の画
素データを入力し、以後、第２転送制御手段および第４
転送制御手段による画素データの転送タイミングに同期
して偶数列の各演算器に、前記現画像第１フィールドブ
ロックおよび現画像第２フィールドブロックの全ての画
素データが入力されるまで、現画像ブロックデータ出力
ユニットから１画素分づつ続けて画素データを転送させ
る。
【００９３】また、ディストーション算出制御手段が、
前記各演算器に、第６転送制御手段および第７転送制御
手段により入力された現画像第１フィールドブロックの
画素データと第６転送制御手段および第７転送制御手段
による画素データの転送タイミングに同期して入力され
た第１フィールド候補ブロックの画素データとに基づい
て、前記各第１フィールドブロックディストーションを
算出させるとともに、第６転送制御手段および第７転送
制御手段により入力された現画像第２フィールドブロッ
クの画素データと第６転送制御手段および第７転送制御
手段による画素データの転送タイミングに同期して入力
された第２フィールド候補ブロックの画素データとに基
づいて、前記各第２フィールドブロックディストーショ
ンを算出させる。
前記各演算器に、第６転送制御手段および第７転送制御
手段により入力された現画像第１フィールドブロックの
画素データと第６転送制御手段および第７転送制御手段
による画素データの転送タイミングに同期して入力され
た第１フィールド候補ブロックの画素データとに基づい
て、前記各第１フィールドブロックディストーションを
算出させるとともに、第６転送制御手段および第７転送
制御手段により入力された現画像第２フィールドブロッ
クの画素データと第６転送制御手段および第７転送制御
手段による画素データの転送タイミングに同期して入力
された第２フィールド候補ブロックの画素データとに基
づいて、前記各第２フィールドブロックディストーショ
ンを算出させる。
【００９４】このため、従来、現画像の第１フィールド
動きベクトルを求める第１フィールド動きベクトル探索
装置と現画像の第２フィールド動きベクトルを求める第
２フィールド動きベクトル探索装置との２つの回路を並
列動作させることによってそれぞれの動きベクトルを求
めていたのに対して、フィールドブロックディストーシ
ョン算出手段によって、フレーム候補ブロックの数と同
数の演算器によって第１フィールドブロックディストー
ションおよび第２フィールドブロックディストーション
を時分割演算で算出することができるので、回路規模を
半減することができる。
動きベクトルを求める第１フィールド動きベクトル探索
装置と現画像の第２フィールド動きベクトルを求める第
２フィールド動きベクトル探索装置との２つの回路を並
列動作させることによってそれぞれの動きベクトルを求
めていたのに対して、フィールドブロックディストーシ
ョン算出手段によって、フレーム候補ブロックの数と同
数の演算器によって第１フィールドブロックディストー
ションおよび第２フィールドブロックディストーション
を時分割演算で算出することができるので、回路規模を
半減することができる。
【００９５】また、回路規模を小さくするために、ま
ず、第１フィールドブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２フィールドブロ
ックディストーションを算出したとき、メモリから第１
フィールドブロックディストーションを一々読み出し、
フレームブロックディストーションを算出する従来の動
きベクトル探索装置に対して、フィールドブロックディ
ストーション算出手段によって、フレーム候補ブロック
と同数の演算器で第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
時分割で算出することができるので、第１フィールドブ
ロックディストーションをメモリに記憶して再度読み出
す必要がなく、回路規模が大きくなることを防止すると
ともに、処理を簡素化することができる。
ず、第１フィールドブロックディストーションを算出し
てメモリに記憶しておき、次いで、第２フィールドブロ
ックディストーションを算出したとき、メモリから第１
フィールドブロックディストーションを一々読み出し、
フレームブロックディストーションを算出する従来の動
きベクトル探索装置に対して、フィールドブロックディ
ストーション算出手段によって、フレーム候補ブロック
と同数の演算器で第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
時分割で算出することができるので、第１フィールドブ
ロックディストーションをメモリに記憶して再度読み出
す必要がなく、回路規模が大きくなることを防止すると
ともに、処理を簡素化することができる。
【００９６】さらに、全点探索法による従来の動きベク
トル探索装置に対して、演算器の数を｛（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）｝個よりも少なくすることができるの
で、演算器の数を削減することにより、回路規模を小さ
くすることができ、かつ、広い範囲で簡略的な探索方法
で動きベクトルを求めることができる。請求項１１記載
の発明では、請求項１０記載の動きベクトル探索装置に
おいて、前記レジスタユニットの各転送レジスタユニッ
ト、サイドレジスタユニットおよび入力レジスタユニッ
トが、第１フリップフロップと第２フリップフロップを
有し、第１フィールドと第２フィールドのブロックの画
素データを交互に転送させる。
トル探索装置に対して、演算器の数を｛（Ｈ−Ｎ＋１）
×（Ｌ−Ｍ＋１）｝個よりも少なくすることができるの
で、演算器の数を削減することにより、回路規模を小さ
くすることができ、かつ、広い範囲で簡略的な探索方法
で動きベクトルを求めることができる。請求項１１記載
の発明では、請求項１０記載の動きベクトル探索装置に
おいて、前記レジスタユニットの各転送レジスタユニッ
ト、サイドレジスタユニットおよび入力レジスタユニッ
トが、第１フリップフロップと第２フリップフロップを
有し、第１フィールドと第２フィールドのブロックの画
素データを交互に転送させる。
【００９７】このため、第１フィールドと第２フィール
ドのブロックの画素データの転送を時分割に行なうこと
ができる また、直列に電気的に接続された２つのフリップフロッ
プによってレジスタを構成することができるので、容易
に回路を構成することができる。請求項１２記載の発明
では、請求項１０記載の動きベクトル探索装置におい
て、前記フィールドブロックディストーション算出手段
が｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の演算器を有
するように構成される。
ドのブロックの画素データの転送を時分割に行なうこと
ができる また、直列に電気的に接続された２つのフリップフロッ
プによってレジスタを構成することができるので、容易
に回路を構成することができる。請求項１２記載の発明
では、請求項１０記載の動きベクトル探索装置におい
て、前記フィールドブロックディストーション算出手段
が｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の演算器を有
するように構成される。
【００９８】このため、｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋
１）｝個の候補ブロックに対応したディストーションを
算出することができるので、確実に全点探索法により予
測精度の高い第１および第２フィールドブロックディス
トーション、並びに、フレームブロックディストーショ
ンを求めることができる。請求項１３記載の発明では、
請求項１０記載の動きベクトル探索装置において、前記
サイドレジスタユニットが、各列の１行目の転送レジス
タユニットに電気的に接続された第１サイドレジスタグ
ループと、各列の（Ｈ−Ｎ＋１）行目の転送レジスタユ
ニットに電気的に接続された第２サイドレジスタグルー
プに分類され、第１サイドレジスタグループの各サイド
レジスタユニットが、直列に互いに電気的に接続された
（Ｎ−１）個のレジスタからなり、第２サイドレジスタ
グループの各サイドレジスタユニットが、直列に互いに
電気的に接続された（Ｎ−１）個のレジスタからなる。
１）｝個の候補ブロックに対応したディストーションを
算出することができるので、確実に全点探索法により予
測精度の高い第１および第２フィールドブロックディス
トーション、並びに、フレームブロックディストーショ
ンを求めることができる。請求項１３記載の発明では、
請求項１０記載の動きベクトル探索装置において、前記
サイドレジスタユニットが、各列の１行目の転送レジス
タユニットに電気的に接続された第１サイドレジスタグ
ループと、各列の（Ｈ−Ｎ＋１）行目の転送レジスタユ
ニットに電気的に接続された第２サイドレジスタグルー
プに分類され、第１サイドレジスタグループの各サイド
レジスタユニットが、直列に互いに電気的に接続された
（Ｎ−１）個のレジスタからなり、第２サイドレジスタ
グループの各サイドレジスタユニットが、直列に互いに
電気的に接続された（Ｎ−１）個のレジスタからなる。
【００９９】このため、サイドレジスタユニットを、転
送レジスタユニットと同じレジスタで構成することがで
きるので、回路を容易に構成することができる。請求項
１４記載の発明では、請求項１０記載の動きベクトル探
索装置において、前記各サイドレジスタユニットが、直
列に互いに電気的に接続された（Ｎ−１）個のレジスタ
からなる。
送レジスタユニットと同じレジスタで構成することがで
きるので、回路を容易に構成することができる。請求項
１４記載の発明では、請求項１０記載の動きベクトル探
索装置において、前記各サイドレジスタユニットが、直
列に互いに電気的に接続された（Ｎ−１）個のレジスタ
からなる。
【０１００】このため、サイドレジスタユニットを、転
送レジスタユニットと同じレジスタで構成することがで
きるので、回路を容易に構成することができる。また、
サイドレジスタユニットのレジスタに不要なデータが入
力されることがないため、有効に活用できる。また、各
レジスタを列毎にリング状に電気的に接続させることが
でき、各レジスタ間の距離を均一に配置することができ
るので、各レジスタ間に短い転送バスを形成することが
できるとともに、各レジスタ間の転送時間を均一にする
ことができる。従って、誤りの少ない安定した回路を形
成することができる。
送レジスタユニットと同じレジスタで構成することがで
きるので、回路を容易に構成することができる。また、
サイドレジスタユニットのレジスタに不要なデータが入
力されることがないため、有効に活用できる。また、各
レジスタを列毎にリング状に電気的に接続させることが
でき、各レジスタ間の距離を均一に配置することができ
るので、各レジスタ間に短い転送バスを形成することが
できるとともに、各レジスタ間の転送時間を均一にする
ことができる。従って、誤りの少ない安定した回路を形
成することができる。
【０１０１】請求項１５記載の発明では、請求項１０記
載の動きベクトル探索装置において、前記現画像ブロッ
クデータ出力手段が、現画像第１フィールドブロックお
よび現画像第２フィールドブロック内の各列の画素デー
タをそれぞれ第１行目から第Ｎ行目まで昇順に入力する
動作を、第１列から第Ｍ列まで昇順に実行し、入力した
現画像第１フィールドブロックおよび現画像第２フィー
ルドブロックの各列の画素データをそれぞれ行の昇順に
出力する動作を列の昇順に実行すると同時に、各列の画
素データを行の降順に出力する動作を列の昇順に実行す
る。
載の動きベクトル探索装置において、前記現画像ブロッ
クデータ出力手段が、現画像第１フィールドブロックお
よび現画像第２フィールドブロック内の各列の画素デー
タをそれぞれ第１行目から第Ｎ行目まで昇順に入力する
動作を、第１列から第Ｍ列まで昇順に実行し、入力した
現画像第１フィールドブロックおよび現画像第２フィー
ルドブロックの各列の画素データをそれぞれ行の昇順に
出力する動作を列の昇順に実行すると同時に、各列の画
素データを行の降順に出力する動作を列の昇順に実行す
る。
【０１０２】このため、現画像ブロックデータ出力手段
に、順序良く画素データの取込みを行なっても、フィー
ルドブロックディストーション算出手段の演算器には、
奇数列と偶数列にそれぞれ別の画素データを出力させる
ことができる。請求項１６記載の発明では、請求項１５
記載の動きベクトル探索装置において、前記現画像ブロ
ックデータ出力手段が、（Ｎ＋１）個のレジスタユニッ
トを有する第１現画像ブロックデータ出力ユニットと、
Ｎ個のレジスタユニットを有する第２現画像ブロックデ
ータ出力ユニットと、からなり、第２現画像ブロックデ
ータ出力ユニットのレジスタユニットのうちの一端のレ
ジスタユニットの出力端子が奇数列の各演算器に電気的
に接続され、第１現画像ブロックデータ出力ユニットの
レジスタユニットのうちの一端のレジスタユニットの出
力端子が偶数列の各演算器に電気的に接続される。
に、順序良く画素データの取込みを行なっても、フィー
ルドブロックディストーション算出手段の演算器には、
奇数列と偶数列にそれぞれ別の画素データを出力させる
ことができる。請求項１６記載の発明では、請求項１５
記載の動きベクトル探索装置において、前記現画像ブロ
ックデータ出力手段が、（Ｎ＋１）個のレジスタユニッ
トを有する第１現画像ブロックデータ出力ユニットと、
Ｎ個のレジスタユニットを有する第２現画像ブロックデ
ータ出力ユニットと、からなり、第２現画像ブロックデ
ータ出力ユニットのレジスタユニットのうちの一端のレ
ジスタユニットの出力端子が奇数列の各演算器に電気的
に接続され、第１現画像ブロックデータ出力ユニットの
レジスタユニットのうちの一端のレジスタユニットの出
力端子が偶数列の各演算器に電気的に接続される。
【０１０３】このため、第１現画像ブロックデータ出力
ユニットと第２現画像ブロックデータ出力ユニットか
ら、現画像第１フィールドブロックおよび現画像第２フ
ィールドブロック内の各列の画素データを出力すること
ができる。請求項１７記載の発明では、請求項１６記載
の動きベクトル探索装置において、前記第１現画像ブロ
ックデータ出力ユニットおよび前記第２現画像ブロック
データ出力ユニットの各レジスタユニットが、第１フリ
ップフロップと第２フリップフロップを有する。
ユニットと第２現画像ブロックデータ出力ユニットか
ら、現画像第１フィールドブロックおよび現画像第２フ
ィールドブロック内の各列の画素データを出力すること
ができる。請求項１７記載の発明では、請求項１６記載
の動きベクトル探索装置において、前記第１現画像ブロ
ックデータ出力ユニットおよび前記第２現画像ブロック
データ出力ユニットの各レジスタユニットが、第１フリ
ップフロップと第２フリップフロップを有する。
【０１０４】このため、第１および第２現画像ブロック
画素データをそれぞれ時分割で出力することができる。
また、直列に電気的に接続された２つのフリップフロッ
プによってレジスタを構成することができるので、容易
に回路を構成することができる。請求項１８記載の発明
では、請求項１０記載の動きベクトル探索装置におい
て、前記フィールドブロックディストーション算出手段
の各演算器と、該演算器と同数のサーチウインドウデー
タ転送保持手段の前記各転送レジスタユニットとによっ
て、それぞれプロセッサエレメントが構成される。
画素データをそれぞれ時分割で出力することができる。
また、直列に電気的に接続された２つのフリップフロッ
プによってレジスタを構成することができるので、容易
に回路を構成することができる。請求項１８記載の発明
では、請求項１０記載の動きベクトル探索装置におい
て、前記フィールドブロックディストーション算出手段
の各演算器と、該演算器と同数のサーチウインドウデー
タ転送保持手段の前記各転送レジスタユニットとによっ
て、それぞれプロセッサエレメントが構成される。
【０１０５】このため、サーチウィンドウデータ転送手
段の各レジスタとフィールドブロックディストーション
算出手段の各演算器を共通制御信号によって同一時刻に
同一動作を行うように制御することができるので、演算
処理の並列化による高速処理を行うことができる。請求
項１９記載の発明では、請求項１０記載の動きベクトル
探索装置において、それぞれの行の一端に位置する演算
器が、前記フレームブロックディストーション算出手段
および前記フィールドブロック特定手段に第１フィール
ドブロックディストーションを出力するとともに、第２
フィールドブロックディストーションを出力し、各演算
器が第１フィールドブロックディストーションおよび第
２フィールドブロックディストーションの算出を終了し
た後、フレームブロックディストーション算出手段およ
びフィールドブロック特定手段に各ディストーションを
出力する各演算器からフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段にディス
トーションを転送するとともに、フレームブロックディ
ストーション算出手段およびフィールドブロック特定手
段に各ディストーションを出力する各演算器に向けてそ
の他の各演算器から、それぞれ隣の列の各演算器に各デ
ィストーションを転送させ、さらに、全ての演算器で算
出されたディストーションがフレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
転送されるまで、前記ディストーションの転送動作を繰
り返す。
段の各レジスタとフィールドブロックディストーション
算出手段の各演算器を共通制御信号によって同一時刻に
同一動作を行うように制御することができるので、演算
処理の並列化による高速処理を行うことができる。請求
項１９記載の発明では、請求項１０記載の動きベクトル
探索装置において、それぞれの行の一端に位置する演算
器が、前記フレームブロックディストーション算出手段
および前記フィールドブロック特定手段に第１フィール
ドブロックディストーションを出力するとともに、第２
フィールドブロックディストーションを出力し、各演算
器が第１フィールドブロックディストーションおよび第
２フィールドブロックディストーションの算出を終了し
た後、フレームブロックディストーション算出手段およ
びフィールドブロック特定手段に各ディストーションを
出力する各演算器からフレームブロックディストーショ
ン算出手段およびフィールドブロック特定手段にディス
トーションを転送するとともに、フレームブロックディ
ストーション算出手段およびフィールドブロック特定手
段に各ディストーションを出力する各演算器に向けてそ
の他の各演算器から、それぞれ隣の列の各演算器に各デ
ィストーションを転送させ、さらに、全ての演算器で算
出されたディストーションがフレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
転送されるまで、前記ディストーションの転送動作を繰
り返す。
【０１０６】このため、同一行の演算器で算出されたそ
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器を介して一方向に転送し、同一行
の一端の演算器からフレームブロックディストーション
算出手段およびフィールドブロック特定手段にそれぞれ
第１および第２フィールドブロックディストーションを
転送することができるので、第１および第２フィールド
ブロックディストーションを転送する方向にフレームブ
ロックディストーション算出手段およびフィールドブロ
ック特定手段を容易にユニットとして配置することがで
きる。
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器を介して一方向に転送し、同一行
の一端の演算器からフレームブロックディストーション
算出手段およびフィールドブロック特定手段にそれぞれ
第１および第２フィールドブロックディストーションを
転送することができるので、第１および第２フィールド
ブロックディストーションを転送する方向にフレームブ
ロックディストーション算出手段およびフィールドブロ
ック特定手段を容易にユニットとして配置することがで
きる。
【０１０７】また、一端の演算器のディストーション転
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックを出力する転送バスを演算器の存
在する行数に削減することができるとともに、短い転送
バスを形成することができる。さらに、同一行の各演算
器の間にも短い転送バスを形成することができるので、
各演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックを出力する転送バスを演算器の存
在する行数に削減することができるとともに、短い転送
バスを形成することができる。さらに、同一行の各演算
器の間にも短い転送バスを形成することができるので、
各演算器間の転送時間を均一にすることができる。従っ
て、誤りの少ない安定した回路を形成することができ
る。
【０１０８】請求項２０記載の発明では、請求項１０記
載の動きベクトル探索装置において、それぞれの列の一
端に位置する演算器が、前記フレームブロックディスト
ーション算出手段および前記フィールドブロック特定手
段に第１フィールドブロックディストーションを出力す
るとともに、第２フィールドブロックディストーション
を出力し、各演算器が第１フィールドブロックディスト
ーションおよび第２フィールドブロックディストーショ
ンの算出を終了した後、フレームブロックディストーシ
ョン算出手段およびフィールドブロック特定手段に各デ
ィストーションを出力する各演算器からフレームブロッ
クディストーション算出手段およびフィールドブロック
特定手段にディストーションを転送するとともに、フレ
ームブロックディストーション算出手段およびフィール
ドブロック特定手段に各ディストーションを出力する各
演算器に向けてその他の各演算器から、それぞれ隣の行
の各演算器に各ディストーションを転送させ、さらに、
全ての演算器で算出されたディストーションがフレーム
ブロックディストーション算出手段およびフィールドブ
ロック特定手段に転送されるまで、前記ディストーショ
ンの転送動作を繰り返す。
載の動きベクトル探索装置において、それぞれの列の一
端に位置する演算器が、前記フレームブロックディスト
ーション算出手段および前記フィールドブロック特定手
段に第１フィールドブロックディストーションを出力す
るとともに、第２フィールドブロックディストーション
を出力し、各演算器が第１フィールドブロックディスト
ーションおよび第２フィールドブロックディストーショ
ンの算出を終了した後、フレームブロックディストーシ
ョン算出手段およびフィールドブロック特定手段に各デ
ィストーションを出力する各演算器からフレームブロッ
クディストーション算出手段およびフィールドブロック
特定手段にディストーションを転送するとともに、フレ
ームブロックディストーション算出手段およびフィール
ドブロック特定手段に各ディストーションを出力する各
演算器に向けてその他の各演算器から、それぞれ隣の行
の各演算器に各ディストーションを転送させ、さらに、
全ての演算器で算出されたディストーションがフレーム
ブロックディストーション算出手段およびフィールドブ
ロック特定手段に転送されるまで、前記ディストーショ
ンの転送動作を繰り返す。
【０１０９】このため、同一列の演算器で算出されたそ
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器を介して一方向に転送し、同一列
の一端の演算器からフレームブロックディストーション
算出手段およびフィールドブロック特定手段にそれぞれ
第１および第２フィールドブロックディストーションを
転送することができるので、第１および第２フィールド
ブロックディストーションを転送する方向にフレームブ
ロックディストーション算出手段およびフィールドブロ
ック特定手段を容易にユニットとして配置することがで
きる。
れぞれの第１および第２フィールドブロックディストー
ションを順次各演算器を介して一方向に転送し、同一列
の一端の演算器からフレームブロックディストーション
算出手段およびフィールドブロック特定手段にそれぞれ
第１および第２フィールドブロックディストーションを
転送することができるので、第１および第２フィールド
ブロックディストーションを転送する方向にフレームブ
ロックディストーション算出手段およびフィールドブロ
ック特定手段を容易にユニットとして配置することがで
きる。
【０１１０】また、一端の演算器のディストーション転
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックを出力する転送バスを演算器の存
在する列数に削減することができるとともに、短い転送
バスを形成することができる。さらに、同一列の各演算
器のディストーション転送ユニットの間にも短い転送バ
スを形成することができるので、各演算器間の転送時間
を均一にすることができる。従って、誤りの少ない安定
した回路を形成することができる。
送ユニットからフレームブロックディストーション算出
手段およびフィールドブロック特定手段へ第１および第
２フィールドブロックを出力する転送バスを演算器の存
在する列数に削減することができるとともに、短い転送
バスを形成することができる。さらに、同一列の各演算
器のディストーション転送ユニットの間にも短い転送バ
スを形成することができるので、各演算器間の転送時間
を均一にすることができる。従って、誤りの少ない安定
した回路を形成することができる。
【０１１１】請求項２１記載の発明では、請求項１０記
載の動きベクトル探索装置において、前記サーチウイン
ドウデータ出力手段が、第１サーチウインドウの範囲を
越えて、第２サーチウインドウの範囲の画素データまで
入力レジスタユニットに出力させるとともに、現画像ブ
ロックデータ出力手段が、第１現画像フレームブロック
の画素データを転送後、第１現画像フレームブロック
を、第２現画像フレームブロックに置き換えて、第２現
画像フレームブロックの画素データを転送させる前記第
６転送制御手段および第７転送制御手段を繰り返し動作
させ、前記フィールドブロックディストーション算出手
段による前記第２サーチウインドウに対応するディスト
ーションの算出が終了する前に、前記第１サーチウイン
ドウに対応するディストーションの転送動作が終了す
る。
載の動きベクトル探索装置において、前記サーチウイン
ドウデータ出力手段が、第１サーチウインドウの範囲を
越えて、第２サーチウインドウの範囲の画素データまで
入力レジスタユニットに出力させるとともに、現画像ブ
ロックデータ出力手段が、第１現画像フレームブロック
の画素データを転送後、第１現画像フレームブロック
を、第２現画像フレームブロックに置き換えて、第２現
画像フレームブロックの画素データを転送させる前記第
６転送制御手段および第７転送制御手段を繰り返し動作
させ、前記フィールドブロックディストーション算出手
段による前記第２サーチウインドウに対応するディスト
ーションの算出が終了する前に、前記第１サーチウイン
ドウに対応するディストーションの転送動作が終了す
る。
【０１１２】このため、フィールドブロックディストー
ション算出手段によって、第１現画像フレームブロック
に隣接する第２現画像フレームブロックに対応する第１
および第２フィールドブロックディストーションを順次
求めることができる。また、第１サーチウィンドウと第
２サーチウィンドウとで共通する画素データを重複する
ことなく第２サーチウィンドウの画素データをサーチウ
ィンドウデータ出力手段から出力することができるの
で、第２サーチウィンドウのデータを始めから出力し直
す必要がなく、処理効率を大幅に向上させることができ
る。
ション算出手段によって、第１現画像フレームブロック
に隣接する第２現画像フレームブロックに対応する第１
および第２フィールドブロックディストーションを順次
求めることができる。また、第１サーチウィンドウと第
２サーチウィンドウとで共通する画素データを重複する
ことなく第２サーチウィンドウの画素データをサーチウ
ィンドウデータ出力手段から出力することができるの
で、第２サーチウィンドウのデータを始めから出力し直
す必要がなく、処理効率を大幅に向上させることができ
る。
【０１１３】
【０１１４】
【実施例】以下、本発明を図面に基づいて説明する。図
１〜図４３は、本発明に係る動きベクトル探索装置の第
１実施例を示す図である。図１に示すように、動きベク
トル探索装置は、現画像ブロックデータ出力手段１００
０、サーチウインドウデータ出力手段２０００、サーチ
ウインドウデータ転送保持手段３０００、フィールドブ
ロックディストーション算出手段４０００、フィールド
ブロック特定手段５０００、フレームブロックディスト
ーション算出手段６０００、フレームブロック特定手段
７０００および信号出力ユニット８０００からなり、図
２、図３に示された現画像フレームＰａを部分的に構成
する一つの現画像フレームブロック１１０のフレーム動
きベクトル、現画像第１フィールドＰａ１を部分的に構
成する一つの現画像第１フィールドブロック１１１の第
１フィールド動きベクトルおよび現画像第２フィールド
Ｐａ２を部分的に構成する一つの現画像第２フィールド
ブロック１１２の第２フィールド動きベクトルを、現画
像フレームＰａ、現画像第１フィールドＰａ１および現
画像第２フィールドＰａ２よりも先に符号化された図２
に示された参照画像フレームＰｂ、参照画像第１フィー
ルドＰｂ１および参照画像第２フィールドＰｂ２に基づ
いて探索するものである。
１〜図４３は、本発明に係る動きベクトル探索装置の第
１実施例を示す図である。図１に示すように、動きベク
トル探索装置は、現画像ブロックデータ出力手段１００
０、サーチウインドウデータ出力手段２０００、サーチ
ウインドウデータ転送保持手段３０００、フィールドブ
ロックディストーション算出手段４０００、フィールド
ブロック特定手段５０００、フレームブロックディスト
ーション算出手段６０００、フレームブロック特定手段
７０００および信号出力ユニット８０００からなり、図
２、図３に示された現画像フレームＰａを部分的に構成
する一つの現画像フレームブロック１１０のフレーム動
きベクトル、現画像第１フィールドＰａ１を部分的に構
成する一つの現画像第１フィールドブロック１１１の第
１フィールド動きベクトルおよび現画像第２フィールド
Ｐａ２を部分的に構成する一つの現画像第２フィールド
ブロック１１２の第２フィールド動きベクトルを、現画
像フレームＰａ、現画像第１フィールドＰａ１および現
画像第２フィールドＰａ２よりも先に符号化された図２
に示された参照画像フレームＰｂ、参照画像第１フィー
ルドＰｂ１および参照画像第２フィールドＰｂ２に基づ
いて探索するものである。
【０１１５】現画像ブロックデータ出力手段１０００
は、現画像第１フィールドＰａ１および現画像第２フィ
ールドＰａ２を部分的に構成する一つの現画像第１フィ
ールドブロック１１１および現画像第２フィールドブロ
ック１１２の画素データをサーチウインドウデータ転送
保持手段３０００に出力するものである。現画像第１フ
ィールドブロック１１１および現画像第２フィールドブ
ロック１１２は任意のブロックサイズであってよいが、
以下の説明では、図４に示されるように、現画像第１フ
ィールドブロックとして、画素データａ（０，０）、ａ
（０，１）、ａ（１，０）およびａ（１，１）、現画像
第２フィールドブロックとして、画素データｂ（０，
０）、ｂ（０，１）、ｂ（１，０）およびｂ（１，１）
からなる４×２画素サイズのブロックとする。
は、現画像第１フィールドＰａ１および現画像第２フィ
ールドＰａ２を部分的に構成する一つの現画像第１フィ
ールドブロック１１１および現画像第２フィールドブロ
ック１１２の画素データをサーチウインドウデータ転送
保持手段３０００に出力するものである。現画像第１フ
ィールドブロック１１１および現画像第２フィールドブ
ロック１１２は任意のブロックサイズであってよいが、
以下の説明では、図４に示されるように、現画像第１フ
ィールドブロックとして、画素データａ（０，０）、ａ
（０，１）、ａ（１，０）およびａ（１，１）、現画像
第２フィールドブロックとして、画素データｂ（０，
０）、ｂ（０，１）、ｂ（１，０）およびｂ（１，１）
からなる４×２画素サイズのブロックとする。
【０１１６】サーチウインドウデータ出力手段２０００
は、現画像フレームブロック１１０に類似した複数の参
照画像フレームブロックを含む参照画像フレームＰｂ上
の範囲をサーチウインドウとして特定されたサーチウイ
ンドウ２１０内の各フレーム候補ブロックを、図４に示
されるようにフレーム候補ブロック３１０として、各フ
レーム候補ブロック３１０内の各画素データをサーチウ
インドウデータ転送保持手段３０００に出力するもので
ある。
は、現画像フレームブロック１１０に類似した複数の参
照画像フレームブロックを含む参照画像フレームＰｂ上
の範囲をサーチウインドウとして特定されたサーチウイ
ンドウ２１０内の各フレーム候補ブロックを、図４に示
されるようにフレーム候補ブロック３１０として、各フ
レーム候補ブロック３１０内の各画素データをサーチウ
インドウデータ転送保持手段３０００に出力するもので
ある。
【０１１７】サーチウインドウ２１０のサイズは、現画
像フレームブロック１１０より大きければ任意のサイズ
でよいが、以下の説明では、サーチウインドウ２１０
は、図４に示されるように画素データｃ（０，０）、ｃ
（０，１）、ｃ（０，２）、ｃ（０，３）、ｃ（１，
０）、ｃ（１，１）、ｃ（１，２）、ｃ（１，３）、ｃ
（２，０）、ｃ（２，１）、ｃ（２，２）、ｃ（２，
３）、ｃ（３，０）、ｃ（３，１）、ｃ（３，２）、ｃ
（３，３）、ｄ（０，０）、ｄ（０，１）、ｄ（０，
２）、ｄ（０，３）、ｄ（１，０）、ｄ（１，１）、ｄ
（１，２）、ｄ（１，３）、ｄ（２，０）、ｄ（２，
１）、ｄ（２，２）、ｄ（２，３）、ｄ（３，０）、ｄ
（３，１）、ｄ（３，２）およびｄ（３，３）からなる
８×４画素サイズである。
像フレームブロック１１０より大きければ任意のサイズ
でよいが、以下の説明では、サーチウインドウ２１０
は、図４に示されるように画素データｃ（０，０）、ｃ
（０，１）、ｃ（０，２）、ｃ（０，３）、ｃ（１，
０）、ｃ（１，１）、ｃ（１，２）、ｃ（１，３）、ｃ
（２，０）、ｃ（２，１）、ｃ（２，２）、ｃ（２，
３）、ｃ（３，０）、ｃ（３，１）、ｃ（３，２）、ｃ
（３，３）、ｄ（０，０）、ｄ（０，１）、ｄ（０，
２）、ｄ（０，３）、ｄ（１，０）、ｄ（１，１）、ｄ
（１，２）、ｄ（１，３）、ｄ（２，０）、ｄ（２，
１）、ｄ（２，２）、ｄ（２，３）、ｄ（３，０）、ｄ
（３，１）、ｄ（３，２）およびｄ（３，３）からなる
８×４画素サイズである。
【０１１８】サーチウインドウデータ転送保持手段３０
００は、サイドレジスタＳＲ、入力レジスタＩＲおよび
プロセッサエレメントＰＥの転送レジスタからなり、入
力された画素データをレジスタユニット間で繰り返し転
送させ、各レジスタユニットに保持させるものである。
フィールドブロックディストーション算出手段４０００
は、プロセッサエレメントＰＥの演算器からなり、現画
像第１フィールドブロック１１１内の各画素データをサ
ーチウインドウ２１０の各第１フィールド候補ブロック
３１１内の位置的に対応する各画素データおよび現画像
第２フィールドブロック１１２内の各画素データをサー
チウインドウ２１０の各第２フィールド候補ブロック３
１２内の位置的に対応する各画素データから減算したも
のを正数データに変換し、正数変換後の各画素のディス
トーションすなわち局所ディストーションをフィールド
ブロック単位に合計することによって、現画像第１フィ
ールドＰａ１上の現画像第１フィールドブロック１１１
と参照画像第１フィールドＰｂ１上のサーチウインドウ
２１０内の各第１フィールド候補ブロック３１１および
現画像第２フィールドＰａ２上の現画像第２フィールド
ブロック１１２と参照画像第２フィールドＰｂ２上のサ
ーチウインドウ２１０内の各第２フィールド候補ブロッ
ク３１２との間の各ディストーションを算出するもので
ある。
００は、サイドレジスタＳＲ、入力レジスタＩＲおよび
プロセッサエレメントＰＥの転送レジスタからなり、入
力された画素データをレジスタユニット間で繰り返し転
送させ、各レジスタユニットに保持させるものである。
フィールドブロックディストーション算出手段４０００
は、プロセッサエレメントＰＥの演算器からなり、現画
像第１フィールドブロック１１１内の各画素データをサ
ーチウインドウ２１０の各第１フィールド候補ブロック
３１１内の位置的に対応する各画素データおよび現画像
第２フィールドブロック１１２内の各画素データをサー
チウインドウ２１０の各第２フィールド候補ブロック３
１２内の位置的に対応する各画素データから減算したも
のを正数データに変換し、正数変換後の各画素のディス
トーションすなわち局所ディストーションをフィールド
ブロック単位に合計することによって、現画像第１フィ
ールドＰａ１上の現画像第１フィールドブロック１１１
と参照画像第１フィールドＰｂ１上のサーチウインドウ
２１０内の各第１フィールド候補ブロック３１１および
現画像第２フィールドＰａ２上の現画像第２フィールド
ブロック１１２と参照画像第２フィールドＰｂ２上のサ
ーチウインドウ２１０内の各第２フィールド候補ブロッ
ク３１２との間の各ディストーションを算出するもので
ある。
【０１１９】フィールドブロック特定手段５０００は、
フィールドブロックディストーション算出手段４０００
により算出された第１フィールドブロックディストーシ
ョンのうちの最小の第１フィールドブロックディストー
ションを検出して、検出された最小の第１フィールドブ
ロックディストーションに対応する第１フィールド候補
ブロック、並びに、フィールドブロックディストーショ
ン算出手段４０００により算出された第２フィールドブ
ロックディストーションのうちの最小の第２フィールド
ブロックディストーションを検出して、検出された最小
の第２フィールドブロックディストーションに対応する
第２フィールド候補ブロックを特定するするものであ
る。
フィールドブロックディストーション算出手段４０００
により算出された第１フィールドブロックディストーシ
ョンのうちの最小の第１フィールドブロックディストー
ションを検出して、検出された最小の第１フィールドブ
ロックディストーションに対応する第１フィールド候補
ブロック、並びに、フィールドブロックディストーショ
ン算出手段４０００により算出された第２フィールドブ
ロックディストーションのうちの最小の第２フィールド
ブロックディストーションを検出して、検出された最小
の第２フィールドブロックディストーションに対応する
第２フィールド候補ブロックを特定するするものであ
る。
【０１２０】フレームブロックディストーション算出手
段６０００は、フィールドブロックディストーション算
出手段４０００により算出された各第１フィールドブロ
ックディストーションおよび各第２フィールドブロック
ディストーションを加算することにより、現画像フレー
ムブロック１１０と各フレーム候補ブロック３１０との
差を表わすフレームブロックディストーションを算出す
るものである。
段６０００は、フィールドブロックディストーション算
出手段４０００により算出された各第１フィールドブロ
ックディストーションおよび各第２フィールドブロック
ディストーションを加算することにより、現画像フレー
ムブロック１１０と各フレーム候補ブロック３１０との
差を表わすフレームブロックディストーションを算出す
るものである。
【０１２１】フレームブロック特定手段７０００は、フ
レームブロックディストーション算出手段６０００によ
り算出されたフレームブロックディストーションのうち
の最小のフレームブロックディストーションを検出し
て、検出された最小のフレームブロックディストーショ
ンに対応するフレーム候補ブロックを特定するものであ
る。
レームブロックディストーション算出手段６０００によ
り算出されたフレームブロックディストーションのうち
の最小のフレームブロックディストーションを検出し
て、検出された最小のフレームブロックディストーショ
ンに対応するフレーム候補ブロックを特定するものであ
る。
【０１２２】信号出力ユニット８０００は、現画像ブロ
ックデータ出力手段１０００、サーチウインドウデータ
出力手段２０００、サーチウインドウデータ転送保持手
段３０００、フィールドブロックディストーション算出
手段４０００、フィールドブロック特定手段５０００、
フレームブロックディストーション算出手段６０００お
よびフレームブロック特定手段７０００の動作を制御す
るものである。
ックデータ出力手段１０００、サーチウインドウデータ
出力手段２０００、サーチウインドウデータ転送保持手
段３０００、フィールドブロックディストーション算出
手段４０００、フィールドブロック特定手段５０００、
フレームブロックディストーション算出手段６０００お
よびフレームブロック特定手段７０００の動作を制御す
るものである。
【０１２３】ここで、図２〜図５に示される図は、現画
像フレームブロック１１０、現画像第１フィールドブロ
ック１１１、現画像第２フィールドブロック１１２、サ
ーチウインドウ２１０および該サーチウインドウ２１０
内の各フレーム候補ブロック３１０、第１フィールド候
補ブロック３１１、第２フィールド候補ブロック３１２
の関係を示す図である。
像フレームブロック１１０、現画像第１フィールドブロ
ック１１１、現画像第２フィールドブロック１１２、サ
ーチウインドウ２１０および該サーチウインドウ２１０
内の各フレーム候補ブロック３１０、第１フィールド候
補ブロック３１１、第２フィールド候補ブロック３１２
の関係を示す図である。
【０１２４】図６に示されるように、信号出力ユニット
８０００は、第１〜第９信号出力端子Ｐ１〜Ｐ９を有し
ており、各信号出力端子Ｐ１〜Ｐ９から出力される各信
号は、現画像ブロックデータ出力手段１０００、サーチ
ウインドウデータ出力手段２０００、サーチウインドウ
データ転送保持手段３０００、フィールドブロックディ
ストーション算出手段４０００、フィールドブロック特
定手段５０００、フレームブロックディストーション算
出手段６０００およびフレームブロック特定手段７００
０の各手段の動作を制御するための信号であり、各手段
に出力される。
８０００は、第１〜第９信号出力端子Ｐ１〜Ｐ９を有し
ており、各信号出力端子Ｐ１〜Ｐ９から出力される各信
号は、現画像ブロックデータ出力手段１０００、サーチ
ウインドウデータ出力手段２０００、サーチウインドウ
データ転送保持手段３０００、フィールドブロックディ
ストーション算出手段４０００、フィールドブロック特
定手段５０００、フレームブロックディストーション算
出手段６０００およびフレームブロック特定手段７００
０の各手段の動作を制御するための信号であり、各手段
に出力される。
【０１２５】信号出力ユニット８０００の各信号出力端
子Ｐ１〜Ｐ９から出力される各信号は、図７から図１１
に示される。図９に示される図は、フィールドブロック
特定手段５０００に出力される信号を示す図であり、図
１０に示される図は、フレームブロックディストーショ
ン算出手段６０００およびフレームブロック特定手段７
０００に出力される信号を示す図である。
子Ｐ１〜Ｐ９から出力される各信号は、図７から図１１
に示される。図９に示される図は、フィールドブロック
特定手段５０００に出力される信号を示す図であり、図
１０に示される図は、フレームブロックディストーショ
ン算出手段６０００およびフレームブロック特定手段７
０００に出力される信号を示す図である。
【０１２６】信号出力ユニット８０００の各信号出力端
子Ｐ１〜Ｐ９から出力される各信号は、以下のとおりで
ある。第１信号出力端子Ｐ１から出力される信号は、ク
ロックパルス信号ＣＫ１であり、第２信号出力端子Ｐ２
から出力される信号は、クロックパルス信号ＣＫ１と同
じパルス幅および同じ周期をもつパルス信号ＣＫ２がク
ロックパルス信号ＣＫ１の１クロック目に同期して出力
される。
子Ｐ１〜Ｐ９から出力される各信号は、以下のとおりで
ある。第１信号出力端子Ｐ１から出力される信号は、ク
ロックパルス信号ＣＫ１であり、第２信号出力端子Ｐ２
から出力される信号は、クロックパルス信号ＣＫ１と同
じパルス幅および同じ周期をもつパルス信号ＣＫ２がク
ロックパルス信号ＣＫ１の１クロック目に同期して出力
される。
【０１２７】第３信号出力端子Ｐ３から出力される信号
は、クロックパルス信号ＣＫ１の４倍のパルス幅のパル
ス信号ＳＬがクロックパルス信号ＣＫ１の２クロック目
に同期して出力され、以後クロックパルス信号ＣＫ１の
４倍の周期で出力される。第４信号出力端子Ｐ４から出
力される信号は、クロックパルス信号ＣＫ１の４倍のパ
ルス幅のパルス信号ＬＤ１がクロックパルス信号ＣＫ１
の１３クロック目に同期して出力され、以後クロックパ
ルス信号ＣＫ１の８倍の周期で出力される。第５信号出
力端子Ｐ５から出力される信号は、クロックパルス信号
ＣＫ１の４倍のパルス幅のパルス信号ＬＤ２がクロック
パルス信号ＣＫ１の２３クロック目に同期して出力さ
れ、以後クロックパルス信号ＣＫ１の８倍の周期で出力
される。第６信号出力端子Ｐ６から出力される信号は、
クロックパルス信号ＣＫ１の４倍のパルス幅のパルス信
号ＬＤ３がクロックパルス信号ＣＫ１の２５クロック目
に同期して出力され、以後クロックパルス信号ＣＫ１の
８倍の周期で出力される。
は、クロックパルス信号ＣＫ１の４倍のパルス幅のパル
ス信号ＳＬがクロックパルス信号ＣＫ１の２クロック目
に同期して出力され、以後クロックパルス信号ＣＫ１の
４倍の周期で出力される。第４信号出力端子Ｐ４から出
力される信号は、クロックパルス信号ＣＫ１の４倍のパ
ルス幅のパルス信号ＬＤ１がクロックパルス信号ＣＫ１
の１３クロック目に同期して出力され、以後クロックパ
ルス信号ＣＫ１の８倍の周期で出力される。第５信号出
力端子Ｐ５から出力される信号は、クロックパルス信号
ＣＫ１の４倍のパルス幅のパルス信号ＬＤ２がクロック
パルス信号ＣＫ１の２３クロック目に同期して出力さ
れ、以後クロックパルス信号ＣＫ１の８倍の周期で出力
される。第６信号出力端子Ｐ６から出力される信号は、
クロックパルス信号ＣＫ１の４倍のパルス幅のパルス信
号ＬＤ３がクロックパルス信号ＣＫ１の２５クロック目
に同期して出力され、以後クロックパルス信号ＣＫ１の
８倍の周期で出力される。
【０１２８】第７信号出力端子Ｐ７から出力される信号
は、クロックパルス信号ＣＫ１の２倍のパルス幅のパル
ス信号ＣＴＥがクロックパルス信号ＣＫ１の２３クロッ
ク目に同期して出力され、以後クロックパルス信号ＣＫ
１の２倍の周期で出力される。第８信号出力端子Ｐ８か
ら出力される信号は、クロックパルス信号ＣＫ１の２倍
のパルス幅のパルス信号ＳＭＶ１がクロックパルス信号
ＣＫ１の３０クロック目に同期して出力され、以後クロ
ックパルス信号ＣＫ１の８倍の周期で出力される。第９
信号出力端子Ｐ９から出力される信号は、クロックパル
ス信号ＣＫ１の２倍のパルス幅のパルス信号ＳＭＶ２が
クロックパルス信号ＣＫ１の３１クロック目に同期して
出力され、以後クロックパルス信号ＣＫ１の８倍の周期
で出力される。
は、クロックパルス信号ＣＫ１の２倍のパルス幅のパル
ス信号ＣＴＥがクロックパルス信号ＣＫ１の２３クロッ
ク目に同期して出力され、以後クロックパルス信号ＣＫ
１の２倍の周期で出力される。第８信号出力端子Ｐ８か
ら出力される信号は、クロックパルス信号ＣＫ１の２倍
のパルス幅のパルス信号ＳＭＶ１がクロックパルス信号
ＣＫ１の３０クロック目に同期して出力され、以後クロ
ックパルス信号ＣＫ１の８倍の周期で出力される。第９
信号出力端子Ｐ９から出力される信号は、クロックパル
ス信号ＣＫ１の２倍のパルス幅のパルス信号ＳＭＶ２が
クロックパルス信号ＣＫ１の３１クロック目に同期して
出力され、以後クロックパルス信号ＣＫ１の８倍の周期
で出力される。
【０１２９】動きベクトル探索装置の各手段の具体例を
以下に説明する。図１において、現画像ブロックデータ
出力手段１０００は、図１２に示すように、第１現画像
ブロックデータ出力ユニット１１００および第２現画像
ブロックデータ出力ユニット１２００からなり、さら
に、第１現画像ブロックデータ出力ユニット１１００
は、第１フリップフロップ１１１１、１１２１、１１３
１および第２フリップフロップ１１１２、１１２２、１
１３２からなり、第２現画像ブロックデータ出力ユニッ
ト１２００は、第１フリップフロップ１２１１、１２２
１、第２フリップフロップ１２１２、１２２２およびセ
レクタ１２３０からなる。
以下に説明する。図１において、現画像ブロックデータ
出力手段１０００は、図１２に示すように、第１現画像
ブロックデータ出力ユニット１１００および第２現画像
ブロックデータ出力ユニット１２００からなり、さら
に、第１現画像ブロックデータ出力ユニット１１００
は、第１フリップフロップ１１１１、１１２１、１１３
１および第２フリップフロップ１１１２、１１２２、１
１３２からなり、第２現画像ブロックデータ出力ユニッ
ト１２００は、第１フリップフロップ１２１１、１２２
１、第２フリップフロップ１２１２、１２２２およびセ
レクタ１２３０からなる。
【０１３０】第１フリップフロップ１１１１、１１２
１、１１３１、１２１１、１２２１および第２フリップ
フロップ１１１２、１１２２、１１３２、１２１２、１
２２２は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。
１、１１３１、１２１１、１２２１および第２フリップ
フロップ１１１２、１１２２、１１３２、１２１２、１
２２２は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。
【０１３１】セレクタ１２３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
【０１３２】現画像ブロックデータ出力手段１０００の
全ての第１フリップフロップ１１１１、１１２１、１１
３１、１２１１、１２２１および全ての第２フリップフ
ロップ１１１２、１１２２、１１３２、１２１２、１２
２２の信号入力端子Ｓは、信号出力ユニット８０００の
第１信号出力端子Ｐ１に電気的に接続されている。第１
フリップフロップ１１１１のデータ入力端子Ａは、図示
しない現画像第１フィールドブロックおよび現画像第２
フィールドブロックの出力元に電気的に接続され、第２
フリップフロップ１１１２のデータ入力端子Ａは、第１
フリップフロップ１１１１のデータ出力端子Ｙに電気的
に接続されている。第１フリップフロップ１１２１のデ
ータ入力端子Ａは、第２フリップフロップ１１１２のデ
ータ出力端子Ｙに電気的に接続され、第２フリップフロ
ップ１１２２のデータ入力端子Ａは、第１フリップフロ
ップ１１２１のデータ出力端子Ｙに電気的に接続されて
いる。第１フリップフロップ１１３１のデータ入力端子
Ａは、第２フリップフロップ１１２２のデータ出力端子
Ｙに電気的に接続され、第２フリップフロップ１１３２
のデータ入力端子Ａは、第１フリップフロップ１１３１
のデータ出力端子Ｙに電気的に接続されている。
全ての第１フリップフロップ１１１１、１１２１、１１
３１、１２１１、１２２１および全ての第２フリップフ
ロップ１１１２、１１２２、１１３２、１２１２、１２
２２の信号入力端子Ｓは、信号出力ユニット８０００の
第１信号出力端子Ｐ１に電気的に接続されている。第１
フリップフロップ１１１１のデータ入力端子Ａは、図示
しない現画像第１フィールドブロックおよび現画像第２
フィールドブロックの出力元に電気的に接続され、第２
フリップフロップ１１１２のデータ入力端子Ａは、第１
フリップフロップ１１１１のデータ出力端子Ｙに電気的
に接続されている。第１フリップフロップ１１２１のデ
ータ入力端子Ａは、第２フリップフロップ１１１２のデ
ータ出力端子Ｙに電気的に接続され、第２フリップフロ
ップ１１２２のデータ入力端子Ａは、第１フリップフロ
ップ１１２１のデータ出力端子Ｙに電気的に接続されて
いる。第１フリップフロップ１１３１のデータ入力端子
Ａは、第２フリップフロップ１１２２のデータ出力端子
Ｙに電気的に接続され、第２フリップフロップ１１３２
のデータ入力端子Ａは、第１フリップフロップ１１３１
のデータ出力端子Ｙに電気的に接続されている。
【０１３３】第１フリップフロップ１２１１のデータ入
力端子Ａは、第２フリップフロップ１１２２のデータ出
力端子Ｙに電気的に接続され、第２フリップフロップ１
２１２のデータ入力端子Ａは、第１フリップフロップ１
２１１のデータ出力端子Ｙに電気的に接続されている。
第１フリップフロップ１２２１のデータ入力端子Ａは、
セレクタ１２３０のデータ出力端子Ｙに電気的に接続さ
れ、第２フリップフロップ１２２２のデータ入力端子Ａ
は、第１フリップフロップ１２２１のデータ出力端子Ｙ
に電気的に接続されている。
力端子Ａは、第２フリップフロップ１１２２のデータ出
力端子Ｙに電気的に接続され、第２フリップフロップ１
２１２のデータ入力端子Ａは、第１フリップフロップ１
２１１のデータ出力端子Ｙに電気的に接続されている。
第１フリップフロップ１２２１のデータ入力端子Ａは、
セレクタ１２３０のデータ出力端子Ｙに電気的に接続さ
れ、第２フリップフロップ１２２２のデータ入力端子Ａ
は、第１フリップフロップ１２２１のデータ出力端子Ｙ
に電気的に接続されている。
【０１３４】セレクタ１２３０の信号入力端子Ｓは、信
号出力ユニット８０００の第３信号出力端子Ｐ３に電気
的に接続され、セレクタ１２３０の第１データ入力端子
Ａは、第２フリップフロップ１２１２のデータ出力端子
Ｙに電気的に接続され、第２データ入力端子Ｂは、第２
フリップフロップ１１１２のデータ出力端子Ｙに電気的
に接続されている。
号出力ユニット８０００の第３信号出力端子Ｐ３に電気
的に接続され、セレクタ１２３０の第１データ入力端子
Ａは、第２フリップフロップ１２１２のデータ出力端子
Ｙに電気的に接続され、第２データ入力端子Ｂは、第２
フリップフロップ１１１２のデータ出力端子Ｙに電気的
に接続されている。
【０１３５】詳しくは、第１フリップフロップ１１１１
のデータ入力端子Ａに現画像第１フィールドブロックお
よび現画像第２フィールドブロックの画素データａ
（０，０）、ｂ（０，０）、ａ（０，１）、ｂ（０，
１）、ａ（１，０）、ｂ（１，０）・・・が、図７〜図
１１に示すパルス信号ＣＫ１の９、１０、１１、１２、
１３、１４・・・クロック目のそれぞれのパルスに同期
して記載順に入力されるようになっている。そして、第
２フリップフロップ１１３２のデータ出力端子Ｙから画
素データａ（０，０）、ｂ（０，０）、ａ（０，１）、
ｂ（０，１）、ａ（１，０）、ｂ（１，０）・・・が、
パルス信号ＣＫ１の１４、１５、１６、１７、１８、１
９・・・クロック目のそれぞれのパルスに同期して記載
順に出力されるようになっており、第２フリップフロッ
プ１２２２のデータ出力端子Ｙから画素データａ（０，
１）、ｂ（０，１）、ａ（０，０）、ｂ（０，０）、ａ
（１，１）、ｂ（１，１）・・・が、パルス信号ＣＫ１
の１４、１５、１６、１７、１８、１９・・・クロック
目のそれぞれのパルスに同期して記載順に出力されるよ
うになっている。
のデータ入力端子Ａに現画像第１フィールドブロックお
よび現画像第２フィールドブロックの画素データａ
（０，０）、ｂ（０，０）、ａ（０，１）、ｂ（０，
１）、ａ（１，０）、ｂ（１，０）・・・が、図７〜図
１１に示すパルス信号ＣＫ１の９、１０、１１、１２、
１３、１４・・・クロック目のそれぞれのパルスに同期
して記載順に入力されるようになっている。そして、第
２フリップフロップ１１３２のデータ出力端子Ｙから画
素データａ（０，０）、ｂ（０，０）、ａ（０，１）、
ｂ（０，１）、ａ（１，０）、ｂ（１，０）・・・が、
パルス信号ＣＫ１の１４、１５、１６、１７、１８、１
９・・・クロック目のそれぞれのパルスに同期して記載
順に出力されるようになっており、第２フリップフロッ
プ１２２２のデータ出力端子Ｙから画素データａ（０，
１）、ｂ（０，１）、ａ（０，０）、ｂ（０，０）、ａ
（１，１）、ｂ（１，１）・・・が、パルス信号ＣＫ１
の１４、１５、１６、１７、１８、１９・・・クロック
目のそれぞれのパルスに同期して記載順に出力されるよ
うになっている。
【０１３６】サーチウインドウデータ出力手段２０００
は、後述するサーチウインドウデータ転送保持手段３０
００の入力レジスタＩＲ（３，０）の入力端子にサーチ
ウインドウの画素データｃ（０，０）、ｄ（０，０）、
ｃ（０，１）、ｄ（０，１）、ｃ（１，０）、ｄ（１，
０）・・・を、入力レジスタＩＲ（３，２）の入力端子
にサーチウインドウの画素データｃ（０，２）、ｄ
（０，２）、ｃ（０，３）、ｄ（０，３）、ｃ（１，
２）、ｄ（１，２）・・・を、クロックパルス信号ＣＫ
１の１クロック毎にそれぞれのクロックに同期して記載
順に出力されるようになっている。
は、後述するサーチウインドウデータ転送保持手段３０
００の入力レジスタＩＲ（３，０）の入力端子にサーチ
ウインドウの画素データｃ（０，０）、ｄ（０，０）、
ｃ（０，１）、ｄ（０，１）、ｃ（１，０）、ｄ（１，
０）・・・を、入力レジスタＩＲ（３，２）の入力端子
にサーチウインドウの画素データｃ（０，２）、ｄ
（０，２）、ｃ（０，３）、ｄ（０，３）、ｃ（１，
２）、ｄ（１，２）・・・を、クロックパルス信号ＣＫ
１の１クロック毎にそれぞれのクロックに同期して記載
順に出力されるようになっている。
【０１３７】サーチウインドウデータ転送保持手段３０
００およびフィールドブロックディストーション算出手
段４０００は、９個のプロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）、ＰＥ（１，
０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ（２，
０）、ＰＥ（２，１）、ＰＥ（２，２）、５個のサイド
レジスタＳＲ（０，−１）、ＳＲ（１，−１）、ＳＲ
（２，−１）、ＳＲ（１，３）、ＳＲ（２，３）、並び
に、４個の入力レジスタＩＲ（３，−１）、ＩＲ（３，
０）、ＩＲ（３，１）、ＩＲ（３，２）を有している。
ｘ＝０，１，２，３、ｙ＝−１，０，１，２，３とし
て、上述の各プロセッサエレメントＰＥをＰＥ（ｘ，
ｙ）、各サイドレジスタＳＲをＳＲ（ｘ，ｙ）、各入力
レジスタＩＲをＩＲ（ｘ，ｙ）と表わすものとする。
００およびフィールドブロックディストーション算出手
段４０００は、９個のプロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）、ＰＥ（１，
０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ（２，
０）、ＰＥ（２，１）、ＰＥ（２，２）、５個のサイド
レジスタＳＲ（０，−１）、ＳＲ（１，−１）、ＳＲ
（２，−１）、ＳＲ（１，３）、ＳＲ（２，３）、並び
に、４個の入力レジスタＩＲ（３，−１）、ＩＲ（３，
０）、ＩＲ（３，１）、ＩＲ（３，２）を有している。
ｘ＝０，１，２，３、ｙ＝−１，０，１，２，３とし
て、上述の各プロセッサエレメントＰＥをＰＥ（ｘ，
ｙ）、各サイドレジスタＳＲをＳＲ（ｘ，ｙ）、各入力
レジスタＩＲをＩＲ（ｘ，ｙ）と表わすものとする。
【０１３８】奇数列すなわち第１列および第３列のプロ
セッサエレメントの入出力端子は図１３（ａ）に示さ
れ、偶数列すなわち第２列のプロセッサエレメントの入
出力端子は図１３（ｂ）に示される。同図に示されるよ
うに、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）
は、入力端子Ｘ、ＹＤｉ、ＹＬｉおよびＤｉ、並びに、
出力端子ＹＤｏ、ＤｏおよびＹＬｏを有し、さらに信号
出力ユニット８０００の各信号出力端子に接続された入
力端子（図示省略）を有している。また、偶数列の各プ
ロセッサエレメント（ｘ，ｙ）では、ＹＤｉ、ＹＤｏの
かわりに入力端子ＹＵｉおよび出力端子ＹＵｏを有して
いる。
セッサエレメントの入出力端子は図１３（ａ）に示さ
れ、偶数列すなわち第２列のプロセッサエレメントの入
出力端子は図１３（ｂ）に示される。同図に示されるよ
うに、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）
は、入力端子Ｘ、ＹＤｉ、ＹＬｉおよびＤｉ、並びに、
出力端子ＹＤｏ、ＤｏおよびＹＬｏを有し、さらに信号
出力ユニット８０００の各信号出力端子に接続された入
力端子（図示省略）を有している。また、偶数列の各プ
ロセッサエレメント（ｘ，ｙ）では、ＹＤｉ、ＹＤｏの
かわりに入力端子ＹＵｉおよび出力端子ＹＵｏを有して
いる。
【０１３９】各プロセッサエレメントの詳細構成を図１
４に示す。同図において、各プロセッサエレメントＰＥ
（ｘ，ｙ）は、セレクタ３１１０、第１フリップフロッ
プ３１２１、第２フリップフロップ３１２２、減算器４
１１０、正数変換器４１２０、加算器４２１０、第１フ
リップフロップ４２２１、第２フリップフロップ４２２
２、反転器４２３０、論理積演算器４２４０、セレクタ
４３１０、第１フリップフロップ４３２１および第２フ
リップフロップ４３２２を備えている。
４に示す。同図において、各プロセッサエレメントＰＥ
（ｘ，ｙ）は、セレクタ３１１０、第１フリップフロッ
プ３１２１、第２フリップフロップ３１２２、減算器４
１１０、正数変換器４１２０、加算器４２１０、第１フ
リップフロップ４２２１、第２フリップフロップ４２２
２、反転器４２３０、論理積演算器４２４０、セレクタ
４３１０、第１フリップフロップ４３２１および第２フ
リップフロップ４３２２を備えている。
【０１４０】セレクタ３１１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
【０１４１】第１フリップフロップ３１２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３１２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ３１２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１４２】減算器４１１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータから第２
データ入力端子Ｂに入力されたデータを減算してデータ
出力端子Ｙから出力するものである。正数変換器４１２
０は、データ入力端子Ａおよびデータ出力端子Ｙを有
し、データ入力端子Ａに入力されたデータを絶対値演算
または二乗演算により正数データに変換してデータ出力
端子Ｙから出力するものである。
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータから第２
データ入力端子Ｂに入力されたデータを減算してデータ
出力端子Ｙから出力するものである。正数変換器４１２
０は、データ入力端子Ａおよびデータ出力端子Ｙを有
し、データ入力端子Ａに入力されたデータを絶対値演算
または二乗演算により正数データに変換してデータ出力
端子Ｙから出力するものである。
【０１４３】加算器４２１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータと第２デ
ータ入力端子Ｂに入力されたデータを加算してデータ出
力端子Ｙから出力するものである。第１フリップフロッ
プ４２２１は、Ｄフリップフロップからなり、データ入
力端子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号のパルスに同期し
て、データ入力端子Ａに入力されているデータをデータ
出力端子Ｙにラッチするものである。
Ａ、第２データ入力端子Ｂおよびデータ出力端子Ｙを有
し、第１データ入力端子Ａに入力されたデータと第２デ
ータ入力端子Ｂに入力されたデータを加算してデータ出
力端子Ｙから出力するものである。第１フリップフロッ
プ４２２１は、Ｄフリップフロップからなり、データ入
力端子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号のパルスに同期し
て、データ入力端子Ａに入力されているデータをデータ
出力端子Ｙにラッチするものである。
【０１４４】第２フリップフロップ４２２２は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。反転器４２３０は、信号入力端子Ａおよ
び信号出力端子Ｙを有し、信号入力端子Ａに入力された
信号が０を表わす信号である場合には、信号出力端子Ｙ
に１を表わす信号を出力し、入力された信号が１を表わ
す信号である場合には、信号出力端子Ｙに０を表わす信
号を出力するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。反転器４２３０は、信号入力端子Ａおよ
び信号出力端子Ｙを有し、信号入力端子Ａに入力された
信号が０を表わす信号である場合には、信号出力端子Ｙ
に１を表わす信号を出力し、入力された信号が１を表わ
す信号である場合には、信号出力端子Ｙに０を表わす信
号を出力するものである。
【０１４５】論理積演算器４２４０は、信号入力端子
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂに入力された信
号およびデータが共に１を表わすときのみ１を表わすデ
ータをデータ出力端子Ｙに出力し、どちらか一方でも０
を表わす信号またはデータが入力された場合には、０を
表わすデータをデータ出力端子Ｙに出力するものであ
る。言い換えれば、信号入力端子Ａに入力された信号が
０を表わす信号の場合には、データ出力端子Ｙに０を表
わすデータを出力し、信号入力端子Ａに入力された信号
が１を表わす信号の場合には、データ出力端子Ｙにデー
タ入力端子Ｂに入力されたデータを出力するものであ
る。
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂに入力された信
号およびデータが共に１を表わすときのみ１を表わすデ
ータをデータ出力端子Ｙに出力し、どちらか一方でも０
を表わす信号またはデータが入力された場合には、０を
表わすデータをデータ出力端子Ｙに出力するものであ
る。言い換えれば、信号入力端子Ａに入力された信号が
０を表わす信号の場合には、データ出力端子Ｙに０を表
わすデータを出力し、信号入力端子Ａに入力された信号
が１を表わす信号の場合には、データ出力端子Ｙにデー
タ入力端子Ｂに入力されたデータを出力するものであ
る。
【０１４６】セレクタ４３１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０のとき第１データ入力端子Ａに入力されているデー
タをデータ出力端子Ｙから出力し、信号入力端子Ｓに入
力された信号が１のとき第２データ入力端子Ｂに入力さ
れているデータをデータ出力端子Ｙから出力するもので
ある。
【０１４７】第１フリップフロップ４３２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ４３２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ４３２２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１４８】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ３１１０の第１データ入力端子Ａは、プロセッ
サエレメントＰＥ（ｘ，ｙ）が奇数列にある場合には、
別のプロセッサエレメントＰＥ（ｘ，ｙ−１）の第２フ
リップフロップ３１２２のデータ出力端子またはサイド
レジスタＳＲ（ｘ，ｙ−１）のデータ出力端子に入力端
子ＹＤｉを介して電気的に接続され、プロセッサエレメ
ントＰＥ（ｘ，ｙ）が偶数列にある場合には、別のプロ
セッサエレメントＰＥ（ｘ，ｙ＋１）の第２フリップフ
ロップ３１２２のデータ出力端子またはサイドレジスタ
ＳＲ（ｘ，ｙ＋１）のデータ出力端子に入力端子ＹＵｉ
を介して電気的に接続されている。
セレクタ３１１０の第１データ入力端子Ａは、プロセッ
サエレメントＰＥ（ｘ，ｙ）が奇数列にある場合には、
別のプロセッサエレメントＰＥ（ｘ，ｙ−１）の第２フ
リップフロップ３１２２のデータ出力端子またはサイド
レジスタＳＲ（ｘ，ｙ−１）のデータ出力端子に入力端
子ＹＤｉを介して電気的に接続され、プロセッサエレメ
ントＰＥ（ｘ，ｙ）が偶数列にある場合には、別のプロ
セッサエレメントＰＥ（ｘ，ｙ＋１）の第２フリップフ
ロップ３１２２のデータ出力端子またはサイドレジスタ
ＳＲ（ｘ，ｙ＋１）のデータ出力端子に入力端子ＹＵｉ
を介して電気的に接続されている。
【０１４９】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ３１１０の第２データ入力端子Ｂは、別のプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリップフ
ロップ３１２２のデータ出力端子または入力レジスタＩ
Ｒ（ｘ＋１，ｙ）のデータ出力端子に入力端子ＹＬｉを
介して電気的に接続されている。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）のセレクタ３１１０の信号入力
端子Ｓは、信号出力ユニット８０００の第３信号出力端
子Ｐ３に電気的に接続されている。
セレクタ３１１０の第２データ入力端子Ｂは、別のプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリップフ
ロップ３１２２のデータ出力端子または入力レジスタＩ
Ｒ（ｘ＋１，ｙ）のデータ出力端子に入力端子ＹＬｉを
介して電気的に接続されている。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）のセレクタ３１１０の信号入力
端子Ｓは、信号出力ユニット８０００の第３信号出力端
子Ｐ３に電気的に接続されている。
【０１５０】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第１フリップフロップ３１２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ３１１
０のデータ出力端子Ｙに電気的に接続され、第１フリッ
プフロップ３１２１の信号入力端子Ｓは信号出力ユニッ
ト８０００の第１信号出力端子Ｐ１に電気的に接続され
ている。
第１フリップフロップ３１２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ３１１
０のデータ出力端子Ｙに電気的に接続され、第１フリッ
プフロップ３１２１の信号入力端子Ｓは信号出力ユニッ
ト８０００の第１信号出力端子Ｐ１に電気的に接続され
ている。
【０１５１】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２フリップフロップ３１２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ３１２１のデータ出力端子に電気的に接続され、
第２フリップフロップ３１２２の信号入力端子Ｓは信号
出力ユニット８０００の第１信号出力端子Ｐ１に電気的
に接続されている。
第２フリップフロップ３１２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ３１２１のデータ出力端子に電気的に接続され、
第２フリップフロップ３１２２の信号入力端子Ｓは信号
出力ユニット８０００の第１信号出力端子Ｐ１に電気的
に接続されている。
【０１５２】各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０の第１データ入力端子Ａは同じプロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
１２２のデータ出力端子に電気的に接続され、減算器４
１１０の第２データ入力端子Ｂは、奇数列の各プロセッ
サエレメントにおいては、現画像ブロックデータ出力手
段１０００の第２フリップフロップ１１３２のデータ出
力端子に入力端子Ｘを介して電気的に接続され、偶数列
の各プロセッサエレメントにおいては、現画像ブロック
データ出力手段１０００の第２フリップフロップ１２２
２のデータ出力端子に入力端子Ｘを介して電気的に接続
されている。
減算器４１１０の第１データ入力端子Ａは同じプロセッ
サエレメントＰＥ（ｘ，ｙ）の第２フリップフロップ３
１２２のデータ出力端子に電気的に接続され、減算器４
１１０の第２データ入力端子Ｂは、奇数列の各プロセッ
サエレメントにおいては、現画像ブロックデータ出力手
段１０００の第２フリップフロップ１１３２のデータ出
力端子に入力端子Ｘを介して電気的に接続され、偶数列
の各プロセッサエレメントにおいては、現画像ブロック
データ出力手段１０００の第２フリップフロップ１２２
２のデータ出力端子に入力端子Ｘを介して電気的に接続
されている。
【０１５３】各プロセッサエレメントＰＥ（ｘ，ｙ）の
正数変換器４１２０のデータ入力端子は同じプロセッサ
エレメントＰＥ（ｘ，ｙ）の減算器４１１０のデータ出
力端子に電気的に接続されている。各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の加算器４２１０の第１データ入力
端子Ａは同じプロセッサエレメントＰＥ（ｘ，ｙ）の正
数変換器４１２０のデータ出力端子に電気的に接続さ
れ、加算器４２１０の第２データ入力端子Ｂは同じプロ
セッサエレメントＰＥ（ｘ，ｙ）の論理積演算器４２４
０のデータ出力端子Ｙに電気的に接続されている。
正数変換器４１２０のデータ入力端子は同じプロセッサ
エレメントＰＥ（ｘ，ｙ）の減算器４１１０のデータ出
力端子に電気的に接続されている。各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の加算器４２１０の第１データ入力
端子Ａは同じプロセッサエレメントＰＥ（ｘ，ｙ）の正
数変換器４１２０のデータ出力端子に電気的に接続さ
れ、加算器４２１０の第２データ入力端子Ｂは同じプロ
セッサエレメントＰＥ（ｘ，ｙ）の論理積演算器４２４
０のデータ出力端子Ｙに電気的に接続されている。
【０１５４】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第１フリップフロップ４２２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の加算器４２１０
のデータ出力端子に電気的に接続され、第１フリップフ
ロップ４２２１の信号入力端子Ｓは信号出力ユニット８
０００の第１信号出力端子Ｐ１に電気的に接続されてい
る。
第１フリップフロップ４２２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の加算器４２１０
のデータ出力端子に電気的に接続され、第１フリップフ
ロップ４２２１の信号入力端子Ｓは信号出力ユニット８
０００の第１信号出力端子Ｐ１に電気的に接続されてい
る。
【０１５５】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２フリップフロップ４２２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ４２２１のデータ出力端子に電気的に接続され、
第２フリップフロップ４２２２の信号入力端子Ｓは信号
出力ユニット８０００の第１信号出力端子Ｐ１に電気的
に接続されている。
第２フリップフロップ４２２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ４２２１のデータ出力端子に電気的に接続され、
第２フリップフロップ４２２２の信号入力端子Ｓは信号
出力ユニット８０００の第１信号出力端子Ｐ１に電気的
に接続されている。
【０１５６】各プロセッサエレメントＰＥ（ｘ，ｙ）の
反転器４２３０の信号入力端子は信号出力ユニット８０
００の第４信号出力端子Ｐ４に電気的に接続されてい
る。各プロセッサエレメントＰＥ（ｘ，ｙ）の論理積演
算器４２４０の信号入力端子Ａは同じプロセッサエレメ
ントＰＥ（ｘ，ｙ）の反転器４２３０の信号出力端子に
電気的に接続され、論理積演算器４２４０のデータ入力
端子Ｂは同じプロセッサエレメントＰＥ（ｘ，ｙ）の第
２フリップフロップ４２２２のデータ出力端子に電気的
に接続されている。
反転器４２３０の信号入力端子は信号出力ユニット８０
００の第４信号出力端子Ｐ４に電気的に接続されてい
る。各プロセッサエレメントＰＥ（ｘ，ｙ）の論理積演
算器４２４０の信号入力端子Ａは同じプロセッサエレメ
ントＰＥ（ｘ，ｙ）の反転器４２３０の信号出力端子に
電気的に接続され、論理積演算器４２４０のデータ入力
端子Ｂは同じプロセッサエレメントＰＥ（ｘ，ｙ）の第
２フリップフロップ４２２２のデータ出力端子に電気的
に接続されている。
【０１５７】各プロセッサエレメントＰＥ（ｘ，ｙ）の
セレクタ４３１０の第１データ入力端子Ａは、別のプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリップフ
ロップ４３２２のデータ出力端子に入力端子Ｄｉを介し
て電気的に接続され、セレクタ４３１０の第２データ入
力端子Ｂは、同じプロセッサエレメントＰＥ（ｘ，ｙ）
の第２フリップフロップ４２２２のデータ出力端子に電
気的に接続され、セレクタ４３１０の信号入力端子Ｓ
は、信号出力ユニット８０００の第４信号出力端子Ｐ４
に電気的に接続されている。
セレクタ４３１０の第１データ入力端子Ａは、別のプロ
セッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリップフ
ロップ４３２２のデータ出力端子に入力端子Ｄｉを介し
て電気的に接続され、セレクタ４３１０の第２データ入
力端子Ｂは、同じプロセッサエレメントＰＥ（ｘ，ｙ）
の第２フリップフロップ４２２２のデータ出力端子に電
気的に接続され、セレクタ４３１０の信号入力端子Ｓ
は、信号出力ユニット８０００の第４信号出力端子Ｐ４
に電気的に接続されている。
【０１５８】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第１フリップフロップ４３２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ４３１
０のデータ出力端子Ｙに電気的に接続され、第１フリッ
プフロップ４３２１の信号入力端子Ｓは信号出力ユニッ
ト８０００の第２信号出力端子Ｐ２に電気的に接続され
ている。
第１フリップフロップ４３２１のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）のセレクタ４３１
０のデータ出力端子Ｙに電気的に接続され、第１フリッ
プフロップ４３２１の信号入力端子Ｓは信号出力ユニッ
ト８０００の第２信号出力端子Ｐ２に電気的に接続され
ている。
【０１５９】各プロセッサエレメントＰＥ（ｘ，ｙ）の
第２フリップフロップ４３２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ４３２１のデータ出力端子に電気的に接続され、
第２フリップフロップ４３２２の信号入力端子Ｓは信号
出力ユニット８０００の第２信号出力端子Ｐ２に電気的
に接続されている。
第２フリップフロップ４３２２のデータ入力端子は同じ
プロセッサエレメントＰＥ（ｘ，ｙ）の第１フリップフ
ロップ４３２１のデータ出力端子に電気的に接続され、
第２フリップフロップ４３２２の信号入力端子Ｓは信号
出力ユニット８０００の第２信号出力端子Ｐ２に電気的
に接続されている。
【０１６０】図１におけるサーチウインドウデータ転送
保持手段３０００の入力レジスタＩＲ（ｘ，ｙ）の構成
例を図１５に示す。同図に示すように、入力レジスタＩ
Ｒ（ｘ，ｙ）は、第１フリップフロップ３２２１および
第２フリップフロップ３２２２からなる。第１フリップ
フロップ３２２１は、Ｄフリップフロップからなり、デ
ータ入力端子、信号入力端子Ｓおよびデータ出力端子を
有し、信号入力端子Ｓに入力された信号のパルスに同期
して、データ入力端子に入力されているデータをデータ
出力端子にラッチするものである。
保持手段３０００の入力レジスタＩＲ（ｘ，ｙ）の構成
例を図１５に示す。同図に示すように、入力レジスタＩ
Ｒ（ｘ，ｙ）は、第１フリップフロップ３２２１および
第２フリップフロップ３２２２からなる。第１フリップ
フロップ３２２１は、Ｄフリップフロップからなり、デ
ータ入力端子、信号入力端子Ｓおよびデータ出力端子を
有し、信号入力端子Ｓに入力された信号のパルスに同期
して、データ入力端子に入力されているデータをデータ
出力端子にラッチするものである。
【０１６１】第２フリップフロップ３２２２は、Ｄフリ
ップフロップからなり、データ入力端子、信号入力端子
Ｓおよびデータ出力端子を有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子に入力
されているデータをデータ出力端子にラッチするもので
ある。入力レジスタＩＲ（ｘ，ｙ）の内の入力レジスタ
ＩＲ（３，−１）およびＩＲ（３，１）の第１フリップ
フロップ３２２１のデータ入力端子は別の入力レジスタ
ＩＲ（ｘ，ｙ＋１）の第２フリップフロップ３２２２の
データ出力端子に電気的に接続され、入力レジスタＩＲ
（３，０）およびＩＲ（３，２）の第１フリップフロッ
プ３２２１のデータ入力端子は、サーチウインドウデー
タ出力手段２０００のデータ出力端子に電気的に接続さ
れ、全ての入力レジスタＩＲ（ｘ，ｙ）の第１フリップ
フロップ３２２１の信号入力端子Ｓは信号出力ユニット
８０００の第１信号出力端子Ｐ１に電気的に接続されて
いる。
ップフロップからなり、データ入力端子、信号入力端子
Ｓおよびデータ出力端子を有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子に入力
されているデータをデータ出力端子にラッチするもので
ある。入力レジスタＩＲ（ｘ，ｙ）の内の入力レジスタ
ＩＲ（３，−１）およびＩＲ（３，１）の第１フリップ
フロップ３２２１のデータ入力端子は別の入力レジスタ
ＩＲ（ｘ，ｙ＋１）の第２フリップフロップ３２２２の
データ出力端子に電気的に接続され、入力レジスタＩＲ
（３，０）およびＩＲ（３，２）の第１フリップフロッ
プ３２２１のデータ入力端子は、サーチウインドウデー
タ出力手段２０００のデータ出力端子に電気的に接続さ
れ、全ての入力レジスタＩＲ（ｘ，ｙ）の第１フリップ
フロップ３２２１の信号入力端子Ｓは信号出力ユニット
８０００の第１信号出力端子Ｐ１に電気的に接続されて
いる。
【０１６２】各入力レジスタＩＲ（ｘ，ｙ）の第２フリ
ップフロップ３２２２のデータ入力端子は同じ入力レジ
スタＩＲ（ｘ，ｙ）の第１フリップフロップ３２２１の
データ出力端子に電気的に接続され、第２フリップフロ
ップ３２２２の信号入力端子Ｓは信号出力ユニット８０
００の第１信号出力端子Ｐ１に電気的に接続されてい
る。
ップフロップ３２２２のデータ入力端子は同じ入力レジ
スタＩＲ（ｘ，ｙ）の第１フリップフロップ３２２１の
データ出力端子に電気的に接続され、第２フリップフロ
ップ３２２２の信号入力端子Ｓは信号出力ユニット８０
００の第１信号出力端子Ｐ１に電気的に接続されてい
る。
【０１６３】図１におけるサーチウインドウデータ転送
保持手段３０００のサイドレジスタＳＲ（ｘ，ｙ）の構
成例を図１６、図１７に示す。図１６に示す図は、奇数
列の各サイドレジスタＳＲ（ｘ，ｙ）を示す図であり、
図１７に示す図は、偶数列の各サイドレジスタＳＲ
（ｘ，ｙ）を示す図である。図１６に示すように、奇数
列の各サイドレジスタＳＲ（ｘ，ｙ）は、入力端子ＹＤ
ｉ、ＹＬｉおよび出力端子ＹＤｏ、ＹＬｏを有し、さら
に信号出力ユニット８０００の各信号出力端子に接続さ
れた入力端子（図示省略）を有している。また、図１７
に示すように、偶数列の各サイドレジスタＳＲ（ｘ，
ｙ）は、入力端子ＹＵｉ、ＹＬｉおよび出力端子ＹＵ
ｏ、ＹＬｏを有し、さらに信号出力ユニット８０００の
各信号出力端子に接続された入力端子（図示省略）を有
している。
保持手段３０００のサイドレジスタＳＲ（ｘ，ｙ）の構
成例を図１６、図１７に示す。図１６に示す図は、奇数
列の各サイドレジスタＳＲ（ｘ，ｙ）を示す図であり、
図１７に示す図は、偶数列の各サイドレジスタＳＲ
（ｘ，ｙ）を示す図である。図１６に示すように、奇数
列の各サイドレジスタＳＲ（ｘ，ｙ）は、入力端子ＹＤ
ｉ、ＹＬｉおよび出力端子ＹＤｏ、ＹＬｏを有し、さら
に信号出力ユニット８０００の各信号出力端子に接続さ
れた入力端子（図示省略）を有している。また、図１７
に示すように、偶数列の各サイドレジスタＳＲ（ｘ，
ｙ）は、入力端子ＹＵｉ、ＹＬｉおよび出力端子ＹＵ
ｏ、ＹＬｏを有し、さらに信号出力ユニット８０００の
各信号出力端子に接続された入力端子（図示省略）を有
している。
【０１６４】各サイドレジスタＳＲ（ｘ，ｙ）は、図１
６、図１７に示すように、セレクタ３３１０、第１フリ
ップフロップ３３２１および第２フリップフロップ３３
２２からなる。セレクタ３３１０は、第１データ入力端
子Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号が０のとき第１データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１のとき第２データ入力端子Ｂに入力
されているデータをデータ出力端子Ｙから出力するもの
である。
６、図１７に示すように、セレクタ３３１０、第１フリ
ップフロップ３３２１および第２フリップフロップ３３
２２からなる。セレクタ３３１０は、第１データ入力端
子Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデ
ータ出力端子Ｙを有し、信号入力端子Ｓに入力された信
号が０のとき第１データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１のとき第２データ入力端子Ｂに入力
されているデータをデータ出力端子Ｙから出力するもの
である。
【０１６５】第１フリップフロップ３３２１は、Ｄフリ
ップフロップからなり、データ入力端子、信号入力端子
Ｓおよびデータ出力端子を有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子に入力
されているデータをデータ出力端子にラッチするもので
ある。第２フリップフロップ３３２２は、Ｄフリップフ
ロップからなり、データ入力端子、信号入力端子Ｓおよ
びデータ出力端子を有し、信号入力端子Ｓに入力された
信号のパルスに同期して、データ入力端子に入力されて
いるデータをデータ出力端子にラッチするものである。
ップフロップからなり、データ入力端子、信号入力端子
Ｓおよびデータ出力端子を有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子に入力
されているデータをデータ出力端子にラッチするもので
ある。第２フリップフロップ３３２２は、Ｄフリップフ
ロップからなり、データ入力端子、信号入力端子Ｓおよ
びデータ出力端子を有し、信号入力端子Ｓに入力された
信号のパルスに同期して、データ入力端子に入力されて
いるデータをデータ出力端子にラッチするものである。
【０１６６】ここで、サイドレジスタＳＲ（０，−
１）、ＳＲ（２，−１）においては、入力端子ＹＤｉ、
出力端子ＹＬｏは無くて良く、サイドレジスタＳＲ
（２，３）においては、入力端子ＹＬｉ、出力端子ＹＤ
ｏは無くて良い。また、サイドレジスタＳＲ（１，−
１）においては、入力端子ＹＬｉ、出力端子ＹＵｏは無
くて良く、サイドレジスタＳＲ（１，３）においては、
入力端子ＹＵｉ、出力端子ＹＬｏは無くて良い。これ
は、本実施例において、現画像第１、第２フィールドブ
ロックの大きさを（２×２）画素としたためで、一般的
には、現画像第１、第２フィールドブロックの大きさが
Ｎ行の画素からなるとすると、上下のサイドレジスタ
は、図１８に示すように、たてにサイドレジスタが（Ｎ
−１）個ならぶので、一番外側に位置するサイドレジス
タＳＲ以外では、上記省略はできない。すなわち、上側
のサイドレジスタグループを第１サイドレジスタグルー
プ、下側のサイドレジスタグループを第２サイドレジス
タグループとすると、奇数列の第１サイドレジスタグル
ープでは、入力端子ＹＤｉは必要であり、奇数列の第２
サイドレジスタグループでは、出力端子ＹＤｏは必要で
ある。また、偶数列の第１サイドレジスタグループで
は、出力端子ＹＵｏは必要であり、偶数列の第２サイド
レジスタグループでは、入力端子ＹＵｉは必要である。
１）、ＳＲ（２，−１）においては、入力端子ＹＤｉ、
出力端子ＹＬｏは無くて良く、サイドレジスタＳＲ
（２，３）においては、入力端子ＹＬｉ、出力端子ＹＤ
ｏは無くて良い。また、サイドレジスタＳＲ（１，−
１）においては、入力端子ＹＬｉ、出力端子ＹＵｏは無
くて良く、サイドレジスタＳＲ（１，３）においては、
入力端子ＹＵｉ、出力端子ＹＬｏは無くて良い。これ
は、本実施例において、現画像第１、第２フィールドブ
ロックの大きさを（２×２）画素としたためで、一般的
には、現画像第１、第２フィールドブロックの大きさが
Ｎ行の画素からなるとすると、上下のサイドレジスタ
は、図１８に示すように、たてにサイドレジスタが（Ｎ
−１）個ならぶので、一番外側に位置するサイドレジス
タＳＲ以外では、上記省略はできない。すなわち、上側
のサイドレジスタグループを第１サイドレジスタグルー
プ、下側のサイドレジスタグループを第２サイドレジス
タグループとすると、奇数列の第１サイドレジスタグル
ープでは、入力端子ＹＤｉは必要であり、奇数列の第２
サイドレジスタグループでは、出力端子ＹＤｏは必要で
ある。また、偶数列の第１サイドレジスタグループで
は、出力端子ＹＵｏは必要であり、偶数列の第２サイド
レジスタグループでは、入力端子ＹＵｉは必要である。
【０１６７】各サイドレジスタＳＲ（ｘ，ｙ）のセレク
タ３３１０の第１データ入力端子Ａは、サイドレジスタ
ＳＲ（ｘ，ｙ）が奇数列にある場合には、別のサイドレ
ジスタＳＲ（ｘ，ｙ−１）の第２フリップフロップ３３
２２のデータ出力端子またはプロセッサエレメントＰＥ
（ｘ，ｙ−１）のデータ出力端子に入力端子ＹＤｉを介
して電気的に接続され、サイドレジスタＳＲ（ｘ，ｙ）
が偶数列にある場合には、別のサイドレジスタＳＲ
（ｘ，ｙ＋１）の第２フリップフロップ３３２２のデー
タ出力端子またはプロセッサエレメントＰＥ（ｘ，ｙ＋
１）のデータ出力端子に入力端子ＹＵｉを介して電気的
に接続されている。
タ３３１０の第１データ入力端子Ａは、サイドレジスタ
ＳＲ（ｘ，ｙ）が奇数列にある場合には、別のサイドレ
ジスタＳＲ（ｘ，ｙ−１）の第２フリップフロップ３３
２２のデータ出力端子またはプロセッサエレメントＰＥ
（ｘ，ｙ−１）のデータ出力端子に入力端子ＹＤｉを介
して電気的に接続され、サイドレジスタＳＲ（ｘ，ｙ）
が偶数列にある場合には、別のサイドレジスタＳＲ
（ｘ，ｙ＋１）の第２フリップフロップ３３２２のデー
タ出力端子またはプロセッサエレメントＰＥ（ｘ，ｙ＋
１）のデータ出力端子に入力端子ＹＵｉを介して電気的
に接続されている。
【０１６８】セレクタ３３１０の第２データ入力端子Ｂ
は、別のサイドレジスタＳＲ（ｘ＋１，ｙ）の第２フリ
ップフロップ３３２２のデータ出力端子または入力レジ
スタＩＲ（ｘ＋１，ｙ）のデータ出力端子に入力端子Ｙ
Ｌｉを介して電気的に接続されている。また、各サイド
レジスタＳＲ（ｘ，ｙ）のセレクタ３３１０の信号入力
端子Ｓは信号出力ユニット８０００の第３信号出力端子
Ｐ３に電気的に接続されている。
は、別のサイドレジスタＳＲ（ｘ＋１，ｙ）の第２フリ
ップフロップ３３２２のデータ出力端子または入力レジ
スタＩＲ（ｘ＋１，ｙ）のデータ出力端子に入力端子Ｙ
Ｌｉを介して電気的に接続されている。また、各サイド
レジスタＳＲ（ｘ，ｙ）のセレクタ３３１０の信号入力
端子Ｓは信号出力ユニット８０００の第３信号出力端子
Ｐ３に電気的に接続されている。
【０１６９】各サイドレジスタＳＲ（ｘ，ｙ）の第１フ
リップフロップ３３２１のデータ入力端子は同じサイド
レジスタＳＲ（ｘ，ｙ）のセレクタ３３１０のデータ出
力端子Ｙに電気的に接続され、第１フリップフロップ３
３２１の信号入力端子Ｓは信号出力ユニット８０００の
第１信号出力端子Ｐ１に電気的に接続されている。各サ
イドレジスタＳＲ（ｘ，ｙ）の第２フリップフロップ３
３２２のデータ入力端子は同じサイドレジスタＳＲ
（ｘ，ｙ）の第１フリップフロップ３３２１のデータ出
力端子に電気的に接続され、第２フリップフロップ３３
２２の信号入力端子Ｓは信号出力ユニット８０００の第
１信号出力端子Ｐ１に電気的に接続されている。
リップフロップ３３２１のデータ入力端子は同じサイド
レジスタＳＲ（ｘ，ｙ）のセレクタ３３１０のデータ出
力端子Ｙに電気的に接続され、第１フリップフロップ３
３２１の信号入力端子Ｓは信号出力ユニット８０００の
第１信号出力端子Ｐ１に電気的に接続されている。各サ
イドレジスタＳＲ（ｘ，ｙ）の第２フリップフロップ３
３２２のデータ入力端子は同じサイドレジスタＳＲ
（ｘ，ｙ）の第１フリップフロップ３３２１のデータ出
力端子に電気的に接続され、第２フリップフロップ３３
２２の信号入力端子Ｓは信号出力ユニット８０００の第
１信号出力端子Ｐ１に電気的に接続されている。
【０１７０】図１９は、フィールドブロック特定手段５
０００の詳細なブロック構成図であり、同図において、
フィールドブロック特定手段５０００は、最小フィール
ドディストーション検出ユニット５１００、フィールド
動きベクトル垂直成分検出ユニット５２００およびフィ
ールド動きベクトル水平成分検出ユニット５３００から
なり、最小フィールドディストーション検出ユニット５
１００は、比較器５１１０、比較器５１２０、セレクタ
５１３０、第１フリップフロップ５１４１、第２フリッ
プフロップ５１４２、論理和演算器５１５０、第１セレ
クタ付きフリップフロップ５１８０および第２セレクタ
付きフリップフロップ５１９０からなる。
０００の詳細なブロック構成図であり、同図において、
フィールドブロック特定手段５０００は、最小フィール
ドディストーション検出ユニット５１００、フィールド
動きベクトル垂直成分検出ユニット５２００およびフィ
ールド動きベクトル水平成分検出ユニット５３００から
なり、最小フィールドディストーション検出ユニット５
１００は、比較器５１１０、比較器５１２０、セレクタ
５１３０、第１フリップフロップ５１４１、第２フリッ
プフロップ５１４２、論理和演算器５１５０、第１セレ
クタ付きフリップフロップ５１８０および第２セレクタ
付きフリップフロップ５１９０からなる。
【０１７１】また、フィールド動きベクトル垂直成分検
出ユニット５２００は、セレクタ５２２０、第１フリッ
プフロップ５２３１、第２フリップフロップ５２３２、
換算テーブル５２４０、第１セレクタ付きフリップフロ
ップ５２８０および第２セレクタ付きフリップフロップ
５２９０からなり、フィールド動きベクトル水平成分検
出ユニット５３００は、カウンタ５３１０、セレクタ５
３２０、第１フリップフロップ５３３１、第２フリップ
フロップ５３３２、換算テーブル５３４０、第１セレク
タ付きフリップフロップ５３８０および第２セレクタ付
きフリップフロップ５３９０からなる。
出ユニット５２００は、セレクタ５２２０、第１フリッ
プフロップ５２３１、第２フリップフロップ５２３２、
換算テーブル５２４０、第１セレクタ付きフリップフロ
ップ５２８０および第２セレクタ付きフリップフロップ
５２９０からなり、フィールド動きベクトル水平成分検
出ユニット５３００は、カウンタ５３１０、セレクタ５
３２０、第１フリップフロップ５３３１、第２フリップ
フロップ５３３２、換算テーブル５３４０、第１セレク
タ付きフリップフロップ５３８０および第２セレクタ付
きフリップフロップ５３９０からなる。
【０１７２】比較器５１１０は、データ入力端子Ａ０、
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１、Ａ２に入力されたデータの中で最
小の値を持つデータを出力端子Ｙから出力し、最小の値
を持つデータの入力された入力端子がＡ０ならば０を、
Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍから
出力するものである。
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１、Ａ２に入力されたデータの中で最
小の値を持つデータを出力端子Ｙから出力し、最小の値
を持つデータの入力された入力端子がＡ０ならば０を、
Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍから
出力するものである。
【０１７３】比較器５１２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
【０１７４】セレクタ５１３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１７５】第１フリップフロップ５１４１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５１４２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５１４２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１７６】論理和演算器５１５０は、信号入力端子
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂのいずれか一方
に１を表わす信号またはデータが入力された場合には、
データ出力端子Ｙに１を表わすデータを出力し、信号入
力端子Ａおよびデータ入力端子Ｂの両入力端子に０を表
わす信号およびデータが入力された場合のみ、データ出
力端子Ｙに０を表わすデータを出力するものである。言
い換えれば、信号入力端子Ａに入力された信号が１を表
わす信号の場合には、１を表わす信号をデータ出力端子
Ｙに出力し、信号入力端子Ａに入力された信号が０であ
る場合には、データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙに出力するものである。
Ａ、データ入力端子Ｂおよびデータ出力端子Ｙを有し、
信号入力端子Ａおよびデータ入力端子Ｂのいずれか一方
に１を表わす信号またはデータが入力された場合には、
データ出力端子Ｙに１を表わすデータを出力し、信号入
力端子Ａおよびデータ入力端子Ｂの両入力端子に０を表
わす信号およびデータが入力された場合のみ、データ出
力端子Ｙに０を表わすデータを出力するものである。言
い換えれば、信号入力端子Ａに入力された信号が１を表
わす信号の場合には、１を表わす信号をデータ出力端子
Ｙに出力し、信号入力端子Ａに入力された信号が０であ
る場合には、データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙに出力するものである。
【０１７７】第１セレクタ付きフリップフロップ５１８
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、セレ
クタ９１１０およびフリップフロップ９１２０からな
る。セレクタ９１１０は、第１データ入力端子Ａ、第２
データ入力端子Ｂ、信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１を表わす信号のとき、データ入力端
子Ｂに入力されているデータをデータ出力端子Ｙから出
力するものである。
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、セレ
クタ９１１０およびフリップフロップ９１２０からな
る。セレクタ９１１０は、第１データ入力端子Ａ、第２
データ入力端子Ｂ、信号入力端子Ｓおよびデータ出力端
子Ｙを有し、信号入力端子Ｓに入力された信号が０を表
わす信号のとき、データ入力端子Ａに入力されているデ
ータをデータ出力端子Ｙから出力し、信号入力端子Ｓに
入力された信号が１を表わす信号のとき、データ入力端
子Ｂに入力されているデータをデータ出力端子Ｙから出
力するものである。
【０１７８】フリップフロップ９１２０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。第２セレクタ付きフリップフロップ５１９０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、第１セ
レクタ付きフリップフロップ５１８０と同様の構成であ
る。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。第２セレクタ付きフリップフロップ５１９０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、第１セ
レクタ付きフリップフロップ５１８０と同様の構成であ
る。
【０１７９】セレクタ５２２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１８０】第１フリップフロップ５２３１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５２３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５２３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１８１】換算テーブル５２４０は、データ入力端子
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ５２８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０
に示されるように、第１セレクタ付きフリップフロップ
５１８０と同様の構成である。
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ５２８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０
に示されるように、第１セレクタ付きフリップフロップ
５１８０と同様の構成である。
【０１８２】第２セレクタ付きフリップフロップ５２９
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、第１
セレクタ付きフリップフロップ５１８０と同様の構成で
ある。カウンタ５３１０は、信号入力端子ＣＫ、ＣＬ、
ＥＮおよびカウント出力端子Ｑｎを有し、信号入力端子
ＣＬに入力された信号のパルスに同期してカウント出力
端子Ｑｎの出力を０にリセットし、信号入力端子ＣＫ、
ＥＮに入力された信号のパルスがともに１を表わす信号
のときにカウント出力端子Ｑｎの出力カウントをカウン
トアップして、信号入力端子ＣＫに入力された信号のパ
ルスに同期して出力するものである。
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、第１
セレクタ付きフリップフロップ５１８０と同様の構成で
ある。カウンタ５３１０は、信号入力端子ＣＫ、ＣＬ、
ＥＮおよびカウント出力端子Ｑｎを有し、信号入力端子
ＣＬに入力された信号のパルスに同期してカウント出力
端子Ｑｎの出力を０にリセットし、信号入力端子ＣＫ、
ＥＮに入力された信号のパルスがともに１を表わす信号
のときにカウント出力端子Ｑｎの出力カウントをカウン
トアップして、信号入力端子ＣＫに入力された信号のパ
ルスに同期して出力するものである。
【０１８３】セレクタ５３２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０１８４】第１フリップフロップ５３３１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５３３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力された信号のパルスに同期して、データ入力端子Ａ
に入力されているデータをデータ出力端子Ｙにラッチす
るものである。第２フリップフロップ５３３２は、Ｄフ
リップフロップからなり、データ入力端子Ａ、信号入力
端子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓ
に入力された信号のパルスに同期して、データ入力端子
Ａに入力されているデータをデータ出力端子Ｙにラッチ
するものである。
【０１８５】換算テーブル５３４０は、データ入力端子
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ５３８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０
に示されるように、第１セレクタ付きフリップフロップ
５１８０と同様の構成である。
Ａおよびデータ出力端子Ｙを有し、データ入力端子Ａに
入力されたデータを動きベクトルデータに換算し、デー
タ出力端子Ｙに出力するものである。第１セレクタ付き
フリップフロップ５３８０は、データ入力端子Ｉ、信号
入力端子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０
に示されるように、第１セレクタ付きフリップフロップ
５１８０と同様の構成である。
【０１８６】第２セレクタ付きフリップフロップ５３９
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、第１
セレクタ付きフリップフロップ５１８０と同様の構成で
ある。さらに、比較器５１１０のデータ入力端子Ａ０
は、プロセッサエレメントＰＥ（０，０）の第２フリッ
プフロップ４３２２のデータ出力端子Ｙに、プロセッサ
エレメントＰＥ（０，０）の出力端子Ｄｏを介して電気
的に接続され、データ入力端子Ａ１は、プロセッサエレ
メントＰＥ（０，１）のフリップフロップ４３２２のデ
ータ出力端子Ｙに、プロセッサエレメントＰＥ（０，
１）の出力端子Ｄｏを介して電気的に接続され、データ
入力端子Ａ２は、プロセッサエレメントＰＥ（０，２）
のフリップフロップ４３２２のデータ出力端子Ｙに、プ
ロセッサエレメントＰＥ（０，２）の出力端子Ｄｏを介
して電気的に接続されている。
０は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデ
ータ出力端子Ｏを有し、図２０に示されるように、第１
セレクタ付きフリップフロップ５１８０と同様の構成で
ある。さらに、比較器５１１０のデータ入力端子Ａ０
は、プロセッサエレメントＰＥ（０，０）の第２フリッ
プフロップ４３２２のデータ出力端子Ｙに、プロセッサ
エレメントＰＥ（０，０）の出力端子Ｄｏを介して電気
的に接続され、データ入力端子Ａ１は、プロセッサエレ
メントＰＥ（０，１）のフリップフロップ４３２２のデ
ータ出力端子Ｙに、プロセッサエレメントＰＥ（０，
１）の出力端子Ｄｏを介して電気的に接続され、データ
入力端子Ａ２は、プロセッサエレメントＰＥ（０，２）
のフリップフロップ４３２２のデータ出力端子Ｙに、プ
ロセッサエレメントＰＥ（０，２）の出力端子Ｄｏを介
して電気的に接続されている。
【０１８７】比較器５１２０の第１データ入力端子Ａ
は、比較器５１１０のデータ出力端子Ｙに電気的に接続
され、第２データ入力端子Ｂは、論理和演算器５１５０
のデータ出力端子Ｙに電気的に接続されている。セレク
タ５１３０の第１データ入力端子Ａは、比較器５１１０
のデータ出力端子Ｙに電気的に接続され、第２データ入
力端子Ｂは、論理和演算器５１５０のデータ出力端子Ｙ
に電気的に接続され、信号入力端子Ｓは、比較器５１２
０の信号出力端子Ｙに電気的に接続されている。
は、比較器５１１０のデータ出力端子Ｙに電気的に接続
され、第２データ入力端子Ｂは、論理和演算器５１５０
のデータ出力端子Ｙに電気的に接続されている。セレク
タ５１３０の第１データ入力端子Ａは、比較器５１１０
のデータ出力端子Ｙに電気的に接続され、第２データ入
力端子Ｂは、論理和演算器５１５０のデータ出力端子Ｙ
に電気的に接続され、信号入力端子Ｓは、比較器５１２
０の信号出力端子Ｙに電気的に接続されている。
【０１８８】第１フリップフロップ５１４１のデータ入
力端子Ａは、セレクタ５１３０のデータ出力端子Ｙに電
気的に接続され、信号入力端子Ｓは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。第２フリップフロップ５１４２のデータ入力端子
Ａは、第１フリップフロップ５１４１のデータ出力端子
Ｙに電気的に接続され、信号入力端子Ｓは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。
力端子Ａは、セレクタ５１３０のデータ出力端子Ｙに電
気的に接続され、信号入力端子Ｓは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。第２フリップフロップ５１４２のデータ入力端子
Ａは、第１フリップフロップ５１４１のデータ出力端子
Ｙに電気的に接続され、信号入力端子Ｓは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。
【０１８９】論理和演算器５１５０の信号入力端子Ａ
は、信号出力ユニット８０００の第５信号出力端子Ｐ５
に電気的に接続され、データ入力端子Ｂは、第２フリッ
プフロップ５１４２のデータ出力端子Ｙに電気的に接続
されている。第１セレクタ付きフリップフロップ５１８
０のデータ入力端子Ｉは、第２フリップフロップ５１４
２のデータ出力端子Ｙに電気的に出力され、信号入力端
子Ｅは、信号出力ユニット８０００の第８信号出力端子
Ｐ８に電気的に接続され、信号入力端子Ｆは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。
は、信号出力ユニット８０００の第５信号出力端子Ｐ５
に電気的に接続され、データ入力端子Ｂは、第２フリッ
プフロップ５１４２のデータ出力端子Ｙに電気的に接続
されている。第１セレクタ付きフリップフロップ５１８
０のデータ入力端子Ｉは、第２フリップフロップ５１４
２のデータ出力端子Ｙに電気的に出力され、信号入力端
子Ｅは、信号出力ユニット８０００の第８信号出力端子
Ｐ８に電気的に接続され、信号入力端子Ｆは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。
【０１９０】セレクタ９１１０の第１データ入力端子Ａ
は、フリップフロップ９１２０のデータ出力端子Ｙに電
気的に接続され、フリップフロップ９１２０のデータ入
力端子Ａは、セレクタ９１１０のデータ出力端子Ｙに電
気的に接続されている。また、セレクタ９１１０のデー
タ入力端子Ｂ、信号入力端子Ｓおよびフリップフロップ
９１２０の信号出力端子は、セレクタ付きフリップフロ
ップのデータ入力端子Ｉ、信号入力端子Ｅ、Ｆを通し
て、それぞれのセレクタ付きフリップフロップにおいて
説明する出力端子に電気的に接続されている。
は、フリップフロップ９１２０のデータ出力端子Ｙに電
気的に接続され、フリップフロップ９１２０のデータ入
力端子Ａは、セレクタ９１１０のデータ出力端子Ｙに電
気的に接続されている。また、セレクタ９１１０のデー
タ入力端子Ｂ、信号入力端子Ｓおよびフリップフロップ
９１２０の信号出力端子は、セレクタ付きフリップフロ
ップのデータ入力端子Ｉ、信号入力端子Ｅ、Ｆを通し
て、それぞれのセレクタ付きフリップフロップにおいて
説明する出力端子に電気的に接続されている。
【０１９１】第２セレクタ付きフリップフロップ５１９
０のデータ入力端子Ｉは、第２フリップフロップ５１４
２のデータ出力端子Ｙに電気的に出力され、信号入力端
子Ｅは、信号出力ユニット８０００の第９信号出力端子
Ｐ９に電気的に接続され、信号入力端子Ｆは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。
０のデータ入力端子Ｉは、第２フリップフロップ５１４
２のデータ出力端子Ｙに電気的に出力され、信号入力端
子Ｅは、信号出力ユニット８０００の第９信号出力端子
Ｐ９に電気的に接続され、信号入力端子Ｆは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。
【０１９２】セレクタ５２２０の第１データ入力端子Ａ
は、第２フリップフロップ５２３２のデータ出力端子Ｙ
に電気的に接続され、第２データ入力端子Ｂは、比較器
５１１０のデータ出力端子Ｍに電気的に接続され、信号
入力端子Ｓは、比較器５１２０の信号出力端子Ｙに電気
的に接続されている。第１フリップフロップ５２３１の
データ入力端子Ａは、セレクタ５２２０のデータ出力端
子Ｙに電気的に接続され、信号入力端子Ｓは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。
は、第２フリップフロップ５２３２のデータ出力端子Ｙ
に電気的に接続され、第２データ入力端子Ｂは、比較器
５１１０のデータ出力端子Ｍに電気的に接続され、信号
入力端子Ｓは、比較器５１２０の信号出力端子Ｙに電気
的に接続されている。第１フリップフロップ５２３１の
データ入力端子Ａは、セレクタ５２２０のデータ出力端
子Ｙに電気的に接続され、信号入力端子Ｓは、信号出力
ユニット８０００の第２信号出力端子Ｐ２に電気的に接
続されている。
【０１９３】第２フリップフロップ５２３２のデータ入
力端子Ａは、第１フリップフロップ５２３１のデータ出
力端子Ｙに電気的に接続され、信号入力端子Ｓは、信号
出力ユニット８０００の第２信号出力端子Ｐ２に電気的
に接続されている。換算テーブル５２４０のデータ入力
端子Ａは、第２フリップフロップ５２３２のデータ出力
端子Ｙに電気的に接続されている。
力端子Ａは、第１フリップフロップ５２３１のデータ出
力端子Ｙに電気的に接続され、信号入力端子Ｓは、信号
出力ユニット８０００の第２信号出力端子Ｐ２に電気的
に接続されている。換算テーブル５２４０のデータ入力
端子Ａは、第２フリップフロップ５２３２のデータ出力
端子Ｙに電気的に接続されている。
【０１９４】第１セレクタ付きフリップフロップ５２８
０のデータ入力端子Ｉは、換算テーブル５２４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第８信号出力端子Ｐ８に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
０のデータ入力端子Ｉは、換算テーブル５２４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第８信号出力端子Ｐ８に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
【０１９５】第２セレクタ付きフリップフロップ５２９
０のデータ入力端子Ｉは、換算テーブル５２４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
０のデータ入力端子Ｉは、換算テーブル５２４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
【０１９６】カウンタ５３１０の信号入力端子ＣＫは、
信号出力ユニット８０００の第２信号出力端子Ｐ２に電
気的に接続され、信号入力端子ＣＬは、信号出力ユニッ
ト８０００の第５信号出力端子Ｐ５に電気的に接続さ
れ、信号入力端子ＥＮは、信号出力ユニット８０００の
第７信号出力端子Ｐ７に電気的に接続されている。セレ
クタ５３２０の第１データ入力端子Ａは、第２フリップ
フロップ５３３２のデータ出力端子Ｙに電気的に接続さ
れ、第２データ入力端子Ｂは、カウンタ５３１０のカウ
ント出力端子Ｑｎに電気的に接続され、信号入力端子Ｓ
は、比較器５１２０の信号出力端子Ｙに電気的に接続さ
れている。
信号出力ユニット８０００の第２信号出力端子Ｐ２に電
気的に接続され、信号入力端子ＣＬは、信号出力ユニッ
ト８０００の第５信号出力端子Ｐ５に電気的に接続さ
れ、信号入力端子ＥＮは、信号出力ユニット８０００の
第７信号出力端子Ｐ７に電気的に接続されている。セレ
クタ５３２０の第１データ入力端子Ａは、第２フリップ
フロップ５３３２のデータ出力端子Ｙに電気的に接続さ
れ、第２データ入力端子Ｂは、カウンタ５３１０のカウ
ント出力端子Ｑｎに電気的に接続され、信号入力端子Ｓ
は、比較器５１２０の信号出力端子Ｙに電気的に接続さ
れている。
【０１９７】第１フリップフロップ５３３１のデータ入
力端子Ａは、セレクタ５３２０のデータ出力端子Ｙに電
気的に接続され、信号入力端子Ｓは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。第２フリップフロップ５３３２のデータ入力端子
Ａは、第１フリップフロップ５３３１のデータ出力端子
Ｙに電気的に接続され、信号入力端子Ｓは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。
力端子Ａは、セレクタ５３２０のデータ出力端子Ｙに電
気的に接続され、信号入力端子Ｓは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。第２フリップフロップ５３３２のデータ入力端子
Ａは、第１フリップフロップ５３３１のデータ出力端子
Ｙに電気的に接続され、信号入力端子Ｓは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。
【０１９８】換算テーブル５３４０のデータ入力端子Ａ
は、第２フリップフロップ５３３２のデータ出力端子Ｙ
に電気的に接続されている。第１セレクタ付きフリップ
フロップ５３８０のデータ入力端子Ｉは、換算テーブル
５３４０のデータ出力端子Ｙに電気的に出力され、信号
入力端子Ｅは、信号出力ユニット８０００の第８信号出
力端子Ｐ８に電気的に接続され、信号入力端子Ｆは、信
号出力ユニット８０００の第２信号出力端子Ｐ２に電気
的に接続されている。
は、第２フリップフロップ５３３２のデータ出力端子Ｙ
に電気的に接続されている。第１セレクタ付きフリップ
フロップ５３８０のデータ入力端子Ｉは、換算テーブル
５３４０のデータ出力端子Ｙに電気的に出力され、信号
入力端子Ｅは、信号出力ユニット８０００の第８信号出
力端子Ｐ８に電気的に接続され、信号入力端子Ｆは、信
号出力ユニット８０００の第２信号出力端子Ｐ２に電気
的に接続されている。
【０１９９】第２セレクタ付きフリップフロップ５３９
０のデータ入力端子Ｉは、換算テーブル５３４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
０のデータ入力端子Ｉは、換算テーブル５３４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
【０２００】図２１は、フレームブロックディストーシ
ョン算出手段６０００の詳細なブロック構成図であり、
同図において、フレームブロックディストーション算出
手段６０００は、フリップフロップ６１１０、６２１
０、６３１０、加算器６１２０、６２２０、６３２０お
よびセレクタ付きフリップフロップ６１３０、６２３
０、６３３０からなる。
ョン算出手段６０００の詳細なブロック構成図であり、
同図において、フレームブロックディストーション算出
手段６０００は、フリップフロップ６１１０、６２１
０、６３１０、加算器６１２０、６２２０、６３２０お
よびセレクタ付きフリップフロップ６１３０、６２３
０、６３３０からなる。
【０２０１】フリップフロップ６１１０、６２１０、６
３１０は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。加算器６１２０、６２
２０、６３２０は、第１データ入力端子Ａ、第２データ
入力端子Ｂおよびデータ出力端子Ｙを有し、第１データ
入力端子Ａに入力されたデータと第２データ入力端子Ｂ
に入力されたデータを加算してデータ出力端子Ｙから出
力するものである。
３１０は、Ｄフリップフロップからなり、データ入力端
子Ａ、信号入力端子Ｓおよびデータ出力端子Ｙを有し、
信号入力端子Ｓに入力された信号のパルスに同期して、
データ入力端子Ａに入力されているデータをデータ出力
端子Ｙにラッチするものである。加算器６１２０、６２
２０、６３２０は、第１データ入力端子Ａ、第２データ
入力端子Ｂおよびデータ出力端子Ｙを有し、第１データ
入力端子Ａに入力されたデータと第２データ入力端子Ｂ
に入力されたデータを加算してデータ出力端子Ｙから出
力するものである。
【０２０２】セレクタ付きフリップフロップ６１３０、
６２３０、６３３０は、データ入力端子Ｉ、信号入力端
子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０に示さ
れるように、セレクタ９１１０およびフリップフロップ
９１２０からなり、フィールドブロック特定手段５００
０の第１セレクタ付きフリップフロップ５１８０と同様
の構成である。
６２３０、６３３０は、データ入力端子Ｉ、信号入力端
子Ｅ、Ｆおよびデータ出力端子Ｏを有し、図２０に示さ
れるように、セレクタ９１１０およびフリップフロップ
９１２０からなり、フィールドブロック特定手段５００
０の第１セレクタ付きフリップフロップ５１８０と同様
の構成である。
【０２０３】さらに、フリップフロップ６１１０のデー
タ入力端子Ａは、プロセッサエレメントＰＥ（０，０）
の第２フリップフロップ４３２２のデータ出力端子Ｙ
に、プロセッサエレメントＰＥ（０，０）の出力端子Ｄ
ｏを介して電気的に接続されている。加算器６１２０の
第１データ入力端子Ａは、フリップフロップ６１１０の
データ出力端子Ｙに電気的に接続され、第２データ入力
端子Ｂは、プロセッサエレメントＰＥ（０，０）の第２
フリップフロップ４３２２のデータ出力端子Ｙに、プロ
セッサエレメントＰＥ（０，０）の出力端子Ｄｏを介し
て電気的に接続されている。
タ入力端子Ａは、プロセッサエレメントＰＥ（０，０）
の第２フリップフロップ４３２２のデータ出力端子Ｙ
に、プロセッサエレメントＰＥ（０，０）の出力端子Ｄ
ｏを介して電気的に接続されている。加算器６１２０の
第１データ入力端子Ａは、フリップフロップ６１１０の
データ出力端子Ｙに電気的に接続され、第２データ入力
端子Ｂは、プロセッサエレメントＰＥ（０，０）の第２
フリップフロップ４３２２のデータ出力端子Ｙに、プロ
セッサエレメントＰＥ（０，０）の出力端子Ｄｏを介し
て電気的に接続されている。
【０２０４】セレクタ付きフリップフロップ６１３０の
データ入力端子Ｉは、加算器６１２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。フリ
ップフロップ６２１０のデータ入力端子Ａは、プロセッ
サエレメントＰＥ（０，１）のフリップフロップ４３２
２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続されて
いる。
データ入力端子Ｉは、加算器６１２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。フリ
ップフロップ６２１０のデータ入力端子Ａは、プロセッ
サエレメントＰＥ（０，１）のフリップフロップ４３２
２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続されて
いる。
【０２０５】加算器６２２０の第１データ入力端子Ａ
は、フリップフロップ６２１０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、プロセッサ
エレメントＰＥ（０，１）の第２フリップフロップ４３
２２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続されて
いる。
は、フリップフロップ６２１０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、プロセッサ
エレメントＰＥ（０，１）の第２フリップフロップ４３
２２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，１）の出力端子Ｄｏを介して電気的に接続されて
いる。
【０２０６】セレクタ付きフリップフロップ６２３０の
データ入力端子Ｉは、加算器６２２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。フリ
ップフロップ６３１０のデータ入力端子Ａは、プロセッ
サエレメントＰＥ（０，２）のフリップフロップ４３２
２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，２）の出力端子Ｄｏを介して電気的に接続されて
いる。
データ入力端子Ｉは、加算器６２２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。フリ
ップフロップ６３１０のデータ入力端子Ａは、プロセッ
サエレメントＰＥ（０，２）のフリップフロップ４３２
２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，２）の出力端子Ｄｏを介して電気的に接続されて
いる。
【０２０７】加算器６３２０の第１データ入力端子Ａ
は、フリップフロップ６３１０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、プロセッサ
エレメントＰＥ（０，２）の第２フリップフロップ４３
２２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，２）の出力端子Ｄｏを介して電気的に接続されて
いる。
は、フリップフロップ６３１０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、プロセッサ
エレメントＰＥ（０，２）の第２フリップフロップ４３
２２のデータ出力端子Ｙに、プロセッサエレメントＰＥ
（０，２）の出力端子Ｄｏを介して電気的に接続されて
いる。
【０２０８】セレクタ付きフリップフロップ６３３０の
データ入力端子Ｉは、加算器６３２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。図２
２は、フレームブロック特定手段７０００の詳細なブロ
ック構成図であり、同図において、フレームブロック特
定手段７０００は、最小フレームディストーション検出
ユニット７１００、フレーム動きベクトル垂直成分検出
ユニット７２００およびフレーム動きベクトル水平成分
検出ユニット７３００からなり、最小フレームディスト
ーション検出ユニット７１００は、比較器７１１０、比
較器７１２０、セレクタ７１３０、フリップフロップ７
１４０、論理和演算器７１５０およびセレクタ付きフリ
ップフロップ７１８０からなる。
データ入力端子Ｉは、加算器６３２０のデータ出力端子
Ｙに電気的に出力され、信号入力端子Ｅは、信号出力ユ
ニット８０００の第７信号出力端子Ｐ７に電気的に接続
され、信号入力端子Ｆは、信号出力ユニット８０００の
第２信号出力端子Ｐ２に電気的に接続されている。図２
２は、フレームブロック特定手段７０００の詳細なブロ
ック構成図であり、同図において、フレームブロック特
定手段７０００は、最小フレームディストーション検出
ユニット７１００、フレーム動きベクトル垂直成分検出
ユニット７２００およびフレーム動きベクトル水平成分
検出ユニット７３００からなり、最小フレームディスト
ーション検出ユニット７１００は、比較器７１１０、比
較器７１２０、セレクタ７１３０、フリップフロップ７
１４０、論理和演算器７１５０およびセレクタ付きフリ
ップフロップ７１８０からなる。
【０２０９】また、フレーム動きベクトル垂直成分検出
ユニット７２００は、セレクタ７２２０、フリップフロ
ップ７２３０、換算テーブル７２４０およびセレクタ付
きフリップフロップ７２８０からなり、フレーム動きベ
クトル水平成分検出ユニット７３００は、カウンタ７３
１０、セレクタ７３２０、フリップフロップ７３３０、
換算テーブル７３４０およびセレクタ付きフリップフロ
ップ７３８０からなる。
ユニット７２００は、セレクタ７２２０、フリップフロ
ップ７２３０、換算テーブル７２４０およびセレクタ付
きフリップフロップ７２８０からなり、フレーム動きベ
クトル水平成分検出ユニット７３００は、カウンタ７３
１０、セレクタ７３２０、フリップフロップ７３３０、
換算テーブル７３４０およびセレクタ付きフリップフロ
ップ７３８０からなる。
【０２１０】比較器７１１０は、データ入力端子Ａ０、
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１、Ａ２に入力されたデータの中で最
小の値を持つデータを出力端子Ｙから出力し、最小の値
を持つデータの入力された入力端子がＡ０ならば０を、
Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍから
出力するものである。
Ａ１、Ａ２、データ出力端子ＭおよびＹを有し、データ
入力端子Ａ０、Ａ１、Ａ２に入力されたデータの中で最
小の値を持つデータを出力端子Ｙから出力し、最小の値
を持つデータの入力された入力端子がＡ０ならば０を、
Ａ１ならば１を、Ａ２ならば２をデータ出力端子Ｍから
出力するものである。
【０２１１】比較器７１２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
Ａ、第２データ入力端子Ｂおよび信号出力端子Ｙを有
し、データ入力端子Ａに入力されたデータがデータ入力
端子Ｂに入力されたデータ以上の大きさであるとき、０
を表わす信号を信号出力端子Ｙから出力し、データ入力
端子Ａに入力されたデータがデータ入力端子Ｂに入力さ
れたデータより小さいとき、１を表わす信号を信号出力
端子Ｙから出力するものである。
【０２１２】セレクタ７１３０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ｂに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ａに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０２１３】フリップフロップ７１４０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。論理和演算器７１５０は、信号入力端子Ａ、
データ入力端子Ｂおよびデータ出力端子Ｙを有し、信号
入力端子Ａおよびデータ入力端子Ｂのいずれか一方に１
を表わす信号またはデータが入力された場合には、デー
タ出力端子Ｙに１を表わすデータを出力し、信号入力端
子Ａおよびデータ入力端子Ｂの両入力端子に０を表わす
信号およびデータが入力された場合のみ、データ出力端
子Ｙに０を表わすデータを出力するものである。言い換
えれば、信号入力端子Ａに入力された信号が１を表わす
信号の場合には、１を表わすデータをデータ出力端子Ｙ
に出力し、信号入力端子Ａに入力された信号が０である
場合には、データ入力端子Ｂに入力されているデータを
データ出力端子Ｙに出力するものである。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。論理和演算器７１５０は、信号入力端子Ａ、
データ入力端子Ｂおよびデータ出力端子Ｙを有し、信号
入力端子Ａおよびデータ入力端子Ｂのいずれか一方に１
を表わす信号またはデータが入力された場合には、デー
タ出力端子Ｙに１を表わすデータを出力し、信号入力端
子Ａおよびデータ入力端子Ｂの両入力端子に０を表わす
信号およびデータが入力された場合のみ、データ出力端
子Ｙに０を表わすデータを出力するものである。言い換
えれば、信号入力端子Ａに入力された信号が１を表わす
信号の場合には、１を表わすデータをデータ出力端子Ｙ
に出力し、信号入力端子Ａに入力された信号が０である
場合には、データ入力端子Ｂに入力されているデータを
データ出力端子Ｙに出力するものである。
【０２１４】セレクタ付きフリップフロップ７１８０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、セレク
タ９１１０およびフリップフロップ９１２０からなり、
フィールドブロック特定手段５０００の第１セレクタ付
きフリップフロップ５１８０と同様の構成である。セレ
クタ７２２０は、第１データ入力端子Ａ、第２データ入
力端子Ｂ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号が０を表わす信号
のとき、データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力し、信号入力端子Ｓに入力され
た信号が１を表わす信号のとき、データ入力端子Ｂに入
力されているデータをデータ出力端子Ｙから出力するも
のである。
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、セレク
タ９１１０およびフリップフロップ９１２０からなり、
フィールドブロック特定手段５０００の第１セレクタ付
きフリップフロップ５１８０と同様の構成である。セレ
クタ７２２０は、第１データ入力端子Ａ、第２データ入
力端子Ｂ、信号入力端子Ｓおよびデータ出力端子Ｙを有
し、信号入力端子Ｓに入力された信号が０を表わす信号
のとき、データ入力端子Ａに入力されているデータをデ
ータ出力端子Ｙから出力し、信号入力端子Ｓに入力され
た信号が１を表わす信号のとき、データ入力端子Ｂに入
力されているデータをデータ出力端子Ｙから出力するも
のである。
【０２１５】フリップフロップ７２３０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル７２４０は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル７２４０は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
【０２１６】セレクタ付きフリップフロップ７２８０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、フィー
ルドブロック特定手段５０００の第１セレクタ付きフリ
ップフロップ５１８０と同様の構成である。カウンタ７
３１０は、信号入力端子ＣＫ、ＣＬ、ＥＮおよびカウン
ト出力端子Ｑｎを有し、信号入力端子ＣＬに入力された
信号のパルスに同期してカウント出力端子Ｑｎの出力を
０にリセットし、信号入力端子ＣＫ、ＥＮに入力された
信号のパルスがともに１を表わす信号のときにカウント
出力端子Ｑｎの出力カウントをカウントアップして、信
号入力端子ＣＫに入力された信号のパルスに同期して出
力するものである。
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、フィー
ルドブロック特定手段５０００の第１セレクタ付きフリ
ップフロップ５１８０と同様の構成である。カウンタ７
３１０は、信号入力端子ＣＫ、ＣＬ、ＥＮおよびカウン
ト出力端子Ｑｎを有し、信号入力端子ＣＬに入力された
信号のパルスに同期してカウント出力端子Ｑｎの出力を
０にリセットし、信号入力端子ＣＫ、ＥＮに入力された
信号のパルスがともに１を表わす信号のときにカウント
出力端子Ｑｎの出力カウントをカウントアップして、信
号入力端子ＣＫに入力された信号のパルスに同期して出
力するものである。
【０２１７】セレクタ７３２０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有し、信号入力端子Ｓに入力された信号
が０を表わす信号のとき、データ入力端子Ａに入力され
ているデータをデータ出力端子Ｙから出力し、信号入力
端子Ｓに入力された信号が１を表わす信号のとき、デー
タ入力端子Ｂに入力されているデータをデータ出力端子
Ｙから出力するものである。
【０２１８】フリップフロップ７３３０は、Ｄフリップ
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル７３４０は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
フロップからなり、データ入力端子Ａ、信号入力端子Ｓ
およびデータ出力端子Ｙを有し、信号入力端子Ｓに入力
された信号のパルスに同期して、データ入力端子Ａに入
力されているデータをデータ出力端子Ｙにラッチするも
のである。換算テーブル７３４０は、データ入力端子Ａ
およびデータ出力端子Ｙを有し、データ入力端子Ａに入
力されたデータを動きベクトルデータに換算し、データ
出力端子Ｙに出力するものである。
【０２１９】セレクタ付きフリップフロップ７３８０
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、フィー
ルドブロック特定手段５０００の第１セレクタ付きフリ
ップフロップ５１８０と同様の構成である。さらに、比
較器７１１０のデータ入力端子Ａ０は、フレームブロッ
ク特定手段６０００のセレクタ付きフリップフロップ６
１３０のデータ出力端子Ｏに電気的に接続され、データ
入力端子Ａ１は、フレームブロック特定手段６０００の
セレクタ付きフリップフロップ６２３０のデータ出力端
子Ｏに電気的に接続され、データ入力端子Ａ２は、フレ
ームブロック特定手段６０００のセレクタ付きフリップ
フロップ６３３０のデータ出力端子Ｏに電気的に接続さ
れている。
は、データ入力端子Ｉ、信号入力端子Ｅ、Ｆおよびデー
タ出力端子Ｏを有し、図２０に示されるように、フィー
ルドブロック特定手段５０００の第１セレクタ付きフリ
ップフロップ５１８０と同様の構成である。さらに、比
較器７１１０のデータ入力端子Ａ０は、フレームブロッ
ク特定手段６０００のセレクタ付きフリップフロップ６
１３０のデータ出力端子Ｏに電気的に接続され、データ
入力端子Ａ１は、フレームブロック特定手段６０００の
セレクタ付きフリップフロップ６２３０のデータ出力端
子Ｏに電気的に接続され、データ入力端子Ａ２は、フレ
ームブロック特定手段６０００のセレクタ付きフリップ
フロップ６３３０のデータ出力端子Ｏに電気的に接続さ
れている。
【０２２０】比較器７１２０の第１データ入力端子Ａ
は、比較器７１１０のデータ出力端子Ｙに電気的に接続
され、第２データ入力端子Ｂは、論理和演算器７１５０
のデータ出力端子Ｙに電気的に接続されている。セレク
タ７１３０の第１データ入力端子Ａは、比較器７１１０
のデータ出力端子Ｙに電気的に接続され、第２データ入
力端子Ｂは、論理和演算器７１５０のデータ出力端子Ｙ
に電気的に接続され、信号入力端子Ｓは、比較器７１２
０の信号出力端子Ｙに電気的に接続されている。
は、比較器７１１０のデータ出力端子Ｙに電気的に接続
され、第２データ入力端子Ｂは、論理和演算器７１５０
のデータ出力端子Ｙに電気的に接続されている。セレク
タ７１３０の第１データ入力端子Ａは、比較器７１１０
のデータ出力端子Ｙに電気的に接続され、第２データ入
力端子Ｂは、論理和演算器７１５０のデータ出力端子Ｙ
に電気的に接続され、信号入力端子Ｓは、比較器７１２
０の信号出力端子Ｙに電気的に接続されている。
【０２２１】フリップフロップ７１４０のデータ入力端
子Ａは、セレクタ７１３０のデータ出力端子Ｙに電気的
に接続され、信号入力端子Ｓは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。論理和演算器７１５０の信号入力端子Ａは、信号出
力ユニット８０００の第６信号出力端子Ｐ６に電気的に
接続され、データ入力端子Ｂは、フリップフロップ７１
４０のデータ出力端子Ｙに電気的に接続されている。
子Ａは、セレクタ７１３０のデータ出力端子Ｙに電気的
に接続され、信号入力端子Ｓは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。論理和演算器７１５０の信号入力端子Ａは、信号出
力ユニット８０００の第６信号出力端子Ｐ６に電気的に
接続され、データ入力端子Ｂは、フリップフロップ７１
４０のデータ出力端子Ｙに電気的に接続されている。
【０２２２】セレクタ付きフリップフロップ７１８０の
データ入力端子Ｉは、フリップフロップ７１４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
データ入力端子Ｉは、フリップフロップ７１４０のデー
タ出力端子Ｙに電気的に出力され、信号入力端子Ｅは、
信号出力ユニット８０００の第９信号出力端子Ｐ９に電
気的に接続され、信号入力端子Ｆは、信号出力ユニット
８０００の第２信号出力端子Ｐ２に電気的に接続されて
いる。
【０２２３】セレクタ７２２０の第１データ入力端子Ａ
は、フリップフロップ７２３０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、セレクタ７
１１０のデータ出力端子Ｍに電気的に接続され、信号入
力端子Ｓは、比較器７１２０の信号出力端子Ｙに電気的
に接続されている。フリップフロップ７２３０のデータ
入力端子Ａは、セレクタ７２２０のデータ出力端子Ｙに
電気的に接続され、信号入力端子Ｓは、信号出力ユニッ
ト８０００の第２信号出力端子Ｐ２に電気的に接続され
ている。
は、フリップフロップ７２３０のデータ出力端子Ｙに電
気的に接続され、第２データ入力端子Ｂは、セレクタ７
１１０のデータ出力端子Ｍに電気的に接続され、信号入
力端子Ｓは、比較器７１２０の信号出力端子Ｙに電気的
に接続されている。フリップフロップ７２３０のデータ
入力端子Ａは、セレクタ７２２０のデータ出力端子Ｙに
電気的に接続され、信号入力端子Ｓは、信号出力ユニッ
ト８０００の第２信号出力端子Ｐ２に電気的に接続され
ている。
【０２２４】換算テーブル７２４０のデータ入力端子Ａ
は、フリップフロップ７２３０のデータ出力端子Ｙに電
気的に接続されている。セレクタ付きフリップフロップ
７２８０のデータ入力端子Ｉは、換算テーブル７２４０
のデータ出力端子Ｙに電気的に出力され、信号入力端子
Ｅは、信号出力ユニット８０００の第９信号出力端子Ｐ
９に電気的に接続され、信号入力端子Ｆは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。
は、フリップフロップ７２３０のデータ出力端子Ｙに電
気的に接続されている。セレクタ付きフリップフロップ
７２８０のデータ入力端子Ｉは、換算テーブル７２４０
のデータ出力端子Ｙに電気的に出力され、信号入力端子
Ｅは、信号出力ユニット８０００の第９信号出力端子Ｐ
９に電気的に接続され、信号入力端子Ｆは、信号出力ユ
ニット８０００の第２信号出力端子Ｐ２に電気的に接続
されている。
【０２２５】カウンタ７３１０の信号入力端子ＣＫは、
信号出力ユニット８０００の第２信号出力端子Ｐ２に電
気的に接続され、信号入力端子ＣＬは、信号出力ユニッ
ト８０００の第６信号出力端子Ｐ６に電気的に接続さ
れ、信号入力端子ＥＮは、信号出力ユニット８０００の
第７信号出力端子Ｐ７に電気的に接続されている。セレ
クタ７３２０の第１データ入力端子Ａは、フリップフロ
ップ７３３０のデータ出力端子Ｙに電気的に接続され、
第２データ入力端子Ｂは、カウンタ７３１０のカウント
出力端子Ｑｎに電気的に接続され、信号入力端子Ｓは、
比較器７１２０の信号出力端子Ｙに電気的に接続されて
いる。
信号出力ユニット８０００の第２信号出力端子Ｐ２に電
気的に接続され、信号入力端子ＣＬは、信号出力ユニッ
ト８０００の第６信号出力端子Ｐ６に電気的に接続さ
れ、信号入力端子ＥＮは、信号出力ユニット８０００の
第７信号出力端子Ｐ７に電気的に接続されている。セレ
クタ７３２０の第１データ入力端子Ａは、フリップフロ
ップ７３３０のデータ出力端子Ｙに電気的に接続され、
第２データ入力端子Ｂは、カウンタ７３１０のカウント
出力端子Ｑｎに電気的に接続され、信号入力端子Ｓは、
比較器７１２０の信号出力端子Ｙに電気的に接続されて
いる。
【０２２６】フリップフロップ７３３０のデータ入力端
子Ａは、セレクタ７３２０のデータ出力端子Ｙに電気的
に接続され、信号入力端子Ｓは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。換算テーブル７３４０のデータ入力端子Ａは、フリ
ップフロップ７３３０のデータ出力端子Ｙに電気的に接
続されている。
子Ａは、セレクタ７３２０のデータ出力端子Ｙに電気的
に接続され、信号入力端子Ｓは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。換算テーブル７３４０のデータ入力端子Ａは、フリ
ップフロップ７３３０のデータ出力端子Ｙに電気的に接
続されている。
【０２２７】セレクタ付きフリップフロップ７３８０の
データ入力端子Ｉは、換算テーブル７３４０のデータ出
力端子Ｙに電気的に出力され、信号入力端子Ｅは、信号
出力ユニット８０００の第９信号出力端子Ｐ９に電気的
に接続され、信号入力端子Ｆは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。
データ入力端子Ｉは、換算テーブル７３４０のデータ出
力端子Ｙに電気的に出力され、信号入力端子Ｅは、信号
出力ユニット８０００の第９信号出力端子Ｐ９に電気的
に接続され、信号入力端子Ｆは、信号出力ユニット８０
００の第２信号出力端子Ｐ２に電気的に接続されてい
る。
【０２２８】次に、作用を説明する。最初に、現画像ブ
ロックデータ出力手段１０００およびサーチウインドウ
データ出力手段２０００からサーチウインドウデータ転
送保持手段３０００に入力される画素データの流れを説
明するとともに、サーチウインドウデータ転送保持手段
３０００のデータ保持状態およびフィールドブロックデ
ィストーション算出手段４０００における演算状態を説
明する。
ロックデータ出力手段１０００およびサーチウインドウ
データ出力手段２０００からサーチウインドウデータ転
送保持手段３０００に入力される画素データの流れを説
明するとともに、サーチウインドウデータ転送保持手段
３０００のデータ保持状態およびフィールドブロックデ
ィストーション算出手段４０００における演算状態を説
明する。
【０２２９】なお、図７〜図１１のパルス信号ＳＬおよ
びパルス信号ＣＫ１のタイミングから理解されるよう
に、パルス信号ＣＫ１の各パルスが発せられる前に、パ
ルス信号ＳＬの信号が変化し、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）のセレクタ３１１０では、パルス信号ＣＫ
１の１クロック目が発せられる前に、第２データ入力端
子Ｂが選択され、３クロック目が発せられる前に、第１
データ入力端子Ａが選択され、この選択がクロックパル
ス信号ＣＫ１の２クロック毎に、以後の各クロックで繰
り返される。また、現画像ブロックデータ出力手段１０
００のセレクタ１２３０では、パルス信号ＣＫ１の１ク
ロック目が発せられる前に、第２データ入力端子Ｂが選
択され、３クロック目が発せられる前に、第１データ入
力端子Ａが選択され、この選択がクロックパルス信号Ｃ
Ｋ１の２クロック毎に、以後の各クロックで繰りされ
る。
びパルス信号ＣＫ１のタイミングから理解されるよう
に、パルス信号ＣＫ１の各パルスが発せられる前に、パ
ルス信号ＳＬの信号が変化し、プロセッサエレメントＰ
Ｅ（ｘ，ｙ）のセレクタ３１１０では、パルス信号ＣＫ
１の１クロック目が発せられる前に、第２データ入力端
子Ｂが選択され、３クロック目が発せられる前に、第１
データ入力端子Ａが選択され、この選択がクロックパル
ス信号ＣＫ１の２クロック毎に、以後の各クロックで繰
り返される。また、現画像ブロックデータ出力手段１０
００のセレクタ１２３０では、パルス信号ＣＫ１の１ク
ロック目が発せられる前に、第２データ入力端子Ｂが選
択され、３クロック目が発せられる前に、第１データ入
力端子Ａが選択され、この選択がクロックパルス信号Ｃ
Ｋ１の２クロック毎に、以後の各クロックで繰りされ
る。
【０２３０】一方、図１に示されるように、各入力レジ
スタＩＲ（ｘ，ｙ）では、データ入力端子に入力されて
いる各データがクロックパルス信号ＣＫ１の各パルスに
同期してラッチされて、他のレジスタやプロセッサエレ
メントに出力され、図１４に示されるように、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ
３１２１では、セレクタ３１１０で選択されているデー
タ入力端子に入力されている各データがパルス信号ＣＫ
１の各パルスに同期してラッチされ、第２フリップフロ
ップ３１２２に出力され、次のパルスに同期して第２フ
リップフロップ３１２２から他のプロセッサエレメント
やレジスタに出力端子ＹＬｏ、ＹＤｏ、ＹＵｏを通して
出力される。
スタＩＲ（ｘ，ｙ）では、データ入力端子に入力されて
いる各データがクロックパルス信号ＣＫ１の各パルスに
同期してラッチされて、他のレジスタやプロセッサエレ
メントに出力され、図１４に示されるように、各プロセ
ッサエレメントＰＥ（ｘ，ｙ）の第１フリップフロップ
３１２１では、セレクタ３１１０で選択されているデー
タ入力端子に入力されている各データがパルス信号ＣＫ
１の各パルスに同期してラッチされ、第２フリップフロ
ップ３１２２に出力され、次のパルスに同期して第２フ
リップフロップ３１２２から他のプロセッサエレメント
やレジスタに出力端子ＹＬｏ、ＹＤｏ、ＹＵｏを通して
出力される。
【０２３１】また、図１２に示されるように、現画像ブ
ロックデータ出力手段１０００の第１フリップフロップ
１２２１では、セレクタ１２３０で選択されているデー
タ入力端子に入力されている各データがパルス信号ＣＫ
１の各パルスに同期してラッチされ、第２フリップフロ
ップ１２２２に出力され、次のパルスに同期して第２フ
リップフロップ１２２２から奇数列の各プロセッサエレ
メントに出力端子を通して出力される。
ロックデータ出力手段１０００の第１フリップフロップ
１２２１では、セレクタ１２３０で選択されているデー
タ入力端子に入力されている各データがパルス信号ＣＫ
１の各パルスに同期してラッチされ、第２フリップフロ
ップ１２２２に出力され、次のパルスに同期して第２フ
リップフロップ１２２２から奇数列の各プロセッサエレ
メントに出力端子を通して出力される。
【０２３２】よって、以下で説明する各入力レジスタＩ
Ｒ（ｘ，ｙ）に対しての画素データの入力は、各入力レ
ジスタＩＲ（ｘ，ｙ）の第１、第２フリップフロップ３
２２１、３２２２におけるラッチ時を意味するものと
し、各サイドレジスタＳＲ（ｘ，ｙ）に対しての画素デ
ータの入力は、各サイドレジスタＳＲ（ｘ，ｙ）の第
１、第２フリップフロップ３３２１、３３２２における
ラッチ時を意味するものとする。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）に対しての画素データの入力
は、各プロセッサエレメントＰＥ（ｘ，ｙ）の第１、第
２フリップフロップ３１２１、３１２２におけるラッチ
時を意味するものとする。
Ｒ（ｘ，ｙ）に対しての画素データの入力は、各入力レ
ジスタＩＲ（ｘ，ｙ）の第１、第２フリップフロップ３
２２１、３２２２におけるラッチ時を意味するものと
し、各サイドレジスタＳＲ（ｘ，ｙ）に対しての画素デ
ータの入力は、各サイドレジスタＳＲ（ｘ，ｙ）の第
１、第２フリップフロップ３３２１、３３２２における
ラッチ時を意味するものとする。また、各プロセッサエ
レメントＰＥ（ｘ，ｙ）に対しての画素データの入力
は、各プロセッサエレメントＰＥ（ｘ，ｙ）の第１、第
２フリップフロップ３１２１、３１２２におけるラッチ
時を意味するものとする。
【０２３３】クロックパルス信号ＣＫ１のパルス信号に
同期して、各入力レジスタは、図１における下側の入力
レジスタおよびサーチウインドウデータ出力手段２００
０からデータを入力するようになっており、クロックパ
ルス信号ＣＫ１の各クロック毎に上述の動作が繰り返さ
れる。また、クロックパルス信号ＣＫ１の１、２クロッ
ク目には、各プロセッサエレメントおよび各レジスタは
図１における右側のプロセッサエレメントあるいはレジ
スタからデータを入力し、３、４クロック目には、奇数
列の各プロセッサエレメントおよび各レジスタは図１に
おける上側のプロセッサエレメントあるいはレジスタか
らデータを入力し、偶数列の各プロセッサエレメントお
よび各レジスタでは図１における下側のプロセッサエレ
メントあるいはレジスタからデータを入力するようにな
っており、クロックパルス信号ＣＫ１の２クロック毎
に、以後の各クロックにおいて上述の動作が繰り返され
る。
同期して、各入力レジスタは、図１における下側の入力
レジスタおよびサーチウインドウデータ出力手段２００
０からデータを入力するようになっており、クロックパ
ルス信号ＣＫ１の各クロック毎に上述の動作が繰り返さ
れる。また、クロックパルス信号ＣＫ１の１、２クロッ
ク目には、各プロセッサエレメントおよび各レジスタは
図１における右側のプロセッサエレメントあるいはレジ
スタからデータを入力し、３、４クロック目には、奇数
列の各プロセッサエレメントおよび各レジスタは図１に
おける上側のプロセッサエレメントあるいはレジスタか
らデータを入力し、偶数列の各プロセッサエレメントお
よび各レジスタでは図１における下側のプロセッサエレ
メントあるいはレジスタからデータを入力するようにな
っており、クロックパルス信号ＣＫ１の２クロック毎
に、以後の各クロックにおいて上述の動作が繰り返され
る。
【０２３４】詳しく説明すると、クロックパルス信号Ｃ
Ｋ１の１クロック目に同期して、図２３に示されるよう
に、サーチウインドウデータ出力手段２０００から、画
素データｃ（０，０）が入力レジスタＩＲ（３，０）の
第１フリップフロップ３２２１に、画素データｃ（０，
２）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
Ｋ１の１クロック目に同期して、図２３に示されるよう
に、サーチウインドウデータ出力手段２０００から、画
素データｃ（０，０）が入力レジスタＩＲ（３，０）の
第１フリップフロップ３２２１に、画素データｃ（０，
２）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
【０２３５】次いで、クロックパルス信号ＣＫ１の２ク
ロック目に同期して、図２４に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、それぞれ伝送される。同時
に、サーチウインドウデータ出力手段２０００から、画
素データｄ（０，０）が入力レジスタＩＲ（３，０）の
第１フリップフロップ３２２１に、画素データｄ（０，
２）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
ロック目に同期して、図２４に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、それぞれ伝送される。同時
に、サーチウインドウデータ出力手段２０００から、画
素データｄ（０，０）が入力レジスタＩＲ（３，０）の
第１フリップフロップ３２２１に、画素データｄ（０，
２）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
【０２３６】次いで、クロックパルス信号ＣＫ１の３ク
ロック目に同期して、図２５に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（３，０）の第２
フリップフロップ３２２２から入力レジスタＩＲ（３，
−１）の第１フリップフロップ３２２１に、画素データ
ｄ（０，０）が入力レジスタＩＲ（３，０）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，２）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（３，１）の第１フリップフロップ３２２１
に、画素データｄ（０，２）が入力レジスタＩＲ（３，
２）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、それぞれ伝送される。
ロック目に同期して、図２５に示されるように、画素デ
ータｃ（０，０）が入力レジスタＩＲ（３，０）の第２
フリップフロップ３２２２から入力レジスタＩＲ（３，
−１）の第１フリップフロップ３２２１に、画素データ
ｄ（０，０）が入力レジスタＩＲ（３，０）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｃ（０，２）が入力レジスタＩＲ
（３，２）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（３，１）の第１フリップフロップ３２２１
に、画素データｄ（０，２）が入力レジスタＩＲ（３，
２）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、それぞれ伝送される。
【０２３７】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（０，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（０，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の４クロック目
に同期して、図２６に示されるように、画素データｃ
（０，０）が入力レジスタＩＲ（３，−１）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｄ（０，０）が入力レジスタＩＲ
（３，０）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（３，−１）の第１フリップフロップ３２２
１に、画素データｃ（０，１）が入力レジスタＩＲ
（３，０）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｃ（０，２）が
入力レジスタＩＲ（３，１）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、画素デー
タｄ（０，２）が入力レジスタＩＲ（３，２）の第２フ
リップフロップ３２２２から入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１に、画素データｃ
（０，３）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。
２０００から、画素データｃ（０，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（０，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の４クロック目
に同期して、図２６に示されるように、画素データｃ
（０，０）が入力レジスタＩＲ（３，−１）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｄ（０，０）が入力レジスタＩＲ
（３，０）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（３，−１）の第１フリップフロップ３２２
１に、画素データｃ（０，１）が入力レジスタＩＲ
（３，０）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｃ（０，２）が
入力レジスタＩＲ（３，１）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、画素デー
タｄ（０，２）が入力レジスタＩＲ（３，２）の第２フ
リップフロップ３２２２から入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１に、画素データｃ
（０，３）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。
【０２３８】同時に、サーチウインドウデータ出力手段
２０００から、画素データｄ（０，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（０，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の５クロック目
に同期して、図２７に示されるように、画素データｃ
（０，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｄ
（０，０）が入力レジスタＩＲ（３，−１）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｃ（０，１）が入力レジスタＩＲ
（３，０）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，０）の第１フリップフロップ
３１２１に、画素データｄ（０，１）が入力レジスタＩ
Ｒ（３，０）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（０，２）
が入力レジスタＩＲ（３，１）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１に、画素データｄ（０，
２）が入力レジスタＩＲ（３，１）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、画
素データｃ（０，３）が入力レジスタＩＲ（３，２）の
第２フリップフロップ３２２２からプロセッサエレメン
トＰＥ（２，２）の第１フリップフロップ３１２１に、
画素データｄ（０，３）が入力レジスタＩＲ（３，２）
の第１フリップフロップ３２２１から第２フリップフロ
ップ３２２２に、それぞれ伝送される。
２０００から、画素データｄ（０，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（０，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の５クロック目
に同期して、図２７に示されるように、画素データｃ
（０，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｄ
（０，０）が入力レジスタＩＲ（３，−１）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｃ（０，１）が入力レジスタＩＲ
（３，０）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，０）の第１フリップフロップ
３１２１に、画素データｄ（０，１）が入力レジスタＩ
Ｒ（３，０）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（０，２）
が入力レジスタＩＲ（３，１）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１に、画素データｄ（０，
２）が入力レジスタＩＲ（３，１）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、画
素データｃ（０，３）が入力レジスタＩＲ（３，２）の
第２フリップフロップ３２２２からプロセッサエレメン
トＰＥ（２，２）の第１フリップフロップ３１２１に、
画素データｄ（０，３）が入力レジスタＩＲ（３，２）
の第１フリップフロップ３２２１から第２フリップフロ
ップ３２２２に、それぞれ伝送される。
【０２３９】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（１，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（１，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の６クロック目
に同期して、図２８に示されるように、画素データｃ
（０，０）がサイドレジスタＳＲ（２，−１）の第１フ
リップフロップ３３２１から第２フリップフロップ３３
２２に、画素データｄ（０，０）が入力レジスタＩＲ
（３，−１）の第２フリップフロップ３２２２からサイ
ドレジスタＳＲ（２，−１）の第１フリップフロップ３
３２１に、画素データｃ（０，１）がプロセッサエレメ
ントＰＥ（２，０）の第１フリップフロップ３１２１か
ら第２フリップフロップ３１２２に、画素データｄ
（０，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，２）が入力レ
ジスタＩＲ（３，１）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，１）の第１フリッ
プフロップ３１２１に、画素データｃ（０，３）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（０，３）が入力レジスタＩＲ（３，２）の第
２フリップフロップ３２２２からプロセッサエレメント
ＰＥ（２，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。
２０００から、画素データｃ（１，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（１，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の６クロック目
に同期して、図２８に示されるように、画素データｃ
（０，０）がサイドレジスタＳＲ（２，−１）の第１フ
リップフロップ３３２１から第２フリップフロップ３３
２２に、画素データｄ（０，０）が入力レジスタＩＲ
（３，−１）の第２フリップフロップ３２２２からサイ
ドレジスタＳＲ（２，−１）の第１フリップフロップ３
３２１に、画素データｃ（０，１）がプロセッサエレメ
ントＰＥ（２，０）の第１フリップフロップ３１２１か
ら第２フリップフロップ３１２２に、画素データｄ
（０，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，２）が入力レ
ジスタＩＲ（３，１）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，１）の第１フリッ
プフロップ３１２１に、画素データｃ（０，３）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（０，３）が入力レジスタＩＲ（３，２）の第
２フリップフロップ３２２２からプロセッサエレメント
ＰＥ（２，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。
【０２４０】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（１，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｄ（１，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（１，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（１，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｄ（１，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（１，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
【０２４１】次いで、クロックパルス信号ＣＫ１の７ク
ロック目に同期して、図２９に示されるように、画素デ
ータｃ（０，０）がサイドレジスタＳＲ（２，−１）の
第２フリップフロップ３３２２からプロセッサエレメン
トＰＥ（２，０）の第１フリップフロップ３１２１に、
画素データｄ（０，０）がサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１に、画素データｄ（０，
１）がプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１に、画素データｄ（０，２）がプロセッサ
エレメントＰＥ（２，１）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｃ（０，３）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、画素デ
ータｄ（０，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
ロック目に同期して、図２９に示されるように、画素デ
ータｃ（０，０）がサイドレジスタＳＲ（２，−１）の
第２フリップフロップ３３２２からプロセッサエレメン
トＰＥ（２，０）の第１フリップフロップ３１２１に、
画素データｄ（０，０）がサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１に、画素データｄ（０，
１）がプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１に、画素データｄ（０，２）がプロセッサ
エレメントＰＥ（２，１）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｃ（０，３）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、画素デ
ータｄ（０，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
【０２４２】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（１，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（１，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（１，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（１，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（１，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（１，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
【０２４３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（１，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（１，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の８クロック目
に同期して、図３０に示されるように、画素データｃ
（０，０）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（０，０）がサイドレジスタ
ＳＲ（２，−１）の第２フリップフロップ３３２２から
プロセッサエレメントＰＥ（２，０）の第１フリップフ
ロップ３１２１に、画素データｃ（０，１）がプロセッ
サエレメントＰＥ（２，１）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（０，１）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（２，１）の第１フリップフロップ３１２１
に、画素データｃ（０，２）がプロセッサエレメントＰ
Ｅ（２，２）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（０，２）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１に、画素データｃ
（０，３）がサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１から第２フリップフロップ３３２
２に、画素データｄ（０，３）がプロセッサエレメント
ＰＥ（２，２）の第２フリップフロップ３１２２からサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１に、それぞれ伝送される。
２０００から、画素データｃ（１，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（１，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の８クロック目
に同期して、図３０に示されるように、画素データｃ
（０，０）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（０，０）がサイドレジスタ
ＳＲ（２，−１）の第２フリップフロップ３３２２から
プロセッサエレメントＰＥ（２，０）の第１フリップフ
ロップ３１２１に、画素データｃ（０，１）がプロセッ
サエレメントＰＥ（２，１）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（０，１）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（２，１）の第１フリップフロップ３１２１
に、画素データｃ（０，２）がプロセッサエレメントＰ
Ｅ（２，２）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（０，２）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１に、画素データｃ
（０，３）がサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１から第２フリップフロップ３３２
２に、画素データｄ（０，３）がプロセッサエレメント
ＰＥ（２，２）の第２フリップフロップ３１２２からサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１に、それぞれ伝送される。
【０２４４】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（１，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（１，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（１，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（１，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（１，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（１，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（１，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（１，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（１，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（１，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０２４５】同時に、サーチウインドウデータ出力手段
２０００から、画素データｄ（１，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（１，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の９クロック目
に同期して、図３１に示されるように、画素データｃ
（０，０）がプロセッサエレメントＰＥ（２，０）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，０）の第１フリップフロップ３１２１に、画
素データｄ（０，０）がプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（０，１）が
プロセッサエレメントＰＥ（２，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｄ
（０，１）がプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（０，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｄ（０，２）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，３）がサイドレジスタＳＲ（２，３）の
第２フリップフロップ３３２２からサイドレジスタＳＲ
（１，３）の第１フリップフロップ３３２１に、画素デ
ータｄ（０，３）がサイドレジスタＳＲ（２，３）の第
１フリップフロップ３３２１から第２フリップフロップ
３３２２に、それぞれ伝送される。
２０００から、画素データｄ（１，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（１，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。次いで、クロックパルス信号ＣＫ１の９クロック目
に同期して、図３１に示されるように、画素データｃ
（０，０）がプロセッサエレメントＰＥ（２，０）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，０）の第１フリップフロップ３１２１に、画
素データｄ（０，０）がプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（０，１）が
プロセッサエレメントＰＥ（２，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｄ
（０，１）がプロセッサエレメントＰＥ（２，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（０，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｄ（０，２）がプロ
セッサエレメントＰＥ（２，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，３）がサイドレジスタＳＲ（２，３）の
第２フリップフロップ３３２２からサイドレジスタＳＲ
（１，３）の第１フリップフロップ３３２１に、画素デ
ータｄ（０，３）がサイドレジスタＳＲ（２，３）の第
１フリップフロップ３３２１から第２フリップフロップ
３３２２に、それぞれ伝送される。
【０２４６】また、画素データｃ（１，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（１，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（１，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（１，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（１，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（１，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（１，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（１，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（１，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（１，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（１，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（１，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（１，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（１，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（１，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
【０２４７】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（２，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（２，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の９クロック目に同期して、図示
しないデータ入力手段から、画素データａ（０，０）が
第１フリップフロップ１１１１に入力される。
２０００から、画素データｃ（２，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（２，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の９クロック目に同期して、図示
しないデータ入力手段から、画素データａ（０，０）が
第１フリップフロップ１１１１に入力される。
【０２４８】次いで、クロックパルス信号ＣＫ１の１０
クロック目に同期して、図３２に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，２）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（１，２）の第１フリップフロップ３１２１に、
画素データｃ（０，３）がサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｄ（０，３）がサイド
レジスタＳＲ（２，３）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１に、それぞれ伝送される。
クロック目に同期して、図３２に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）がプロセ
ッサエレメントＰＥ（２，０）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，１）がプロセッサエレメント
ＰＥ（２，１）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（０，２）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（０，２）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（１，２）の第１フリップフロップ３１２１に、
画素データｃ（０，３）がサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１から第２フリップ
フロップ３３２２に、画素データｄ（０，３）がサイド
レジスタＳＲ（２，３）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１に、それぞれ伝送される。
【０２４９】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（１，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（１，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（１，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（１，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（１，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，３）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（１，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（１，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（１，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（１，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（１，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，３）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
【０２５０】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（２，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｄ（２，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（２，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（２，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｄ（２，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（２，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
【０２５１】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の１０クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１１１１から第２フリップフロップ１１１２に伝送さ
れ、同時に、データ入力手段から画素データｂ（０，
０）が第１フリップフロップ１１１１に入力される。次
いで、クロックパルス信号ＣＫ１の１１クロック目に同
期して、図３３に示されるように、画素データｃ（０，
０）がプロセッサエレメントＰＥ（１，０）の第２フリ
ップフロップ３１２２からサイドレジスタＳＲ（１，−
１）の第１フリップフロップ３３２１に、画素データｄ
（０，０）がプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（０，１）がプロセッサエレ
メントＰＥ（１，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，０）の第１フリッ
プフロップ３１２１に、画素データｄ（０，１）がプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，２）がプロセッサエレメントＰＥ（１，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，１）の第１フリップフロップ３１２
１に、画素データｄ（０，２）がプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（０，
３）がサイドレジスタＳＲ（１，３）の第２フリップフ
ロップ３３２２からプロセッサエレメントＰＥ（１，
２）の第１フリップフロップ３１２１に、画素データｄ
（０，３）がサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１から第２フリップフロップ３３２
２に、それぞれ伝送される。
０００では、パルス信号ＣＫ１の１０クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１１１１から第２フリップフロップ１１１２に伝送さ
れ、同時に、データ入力手段から画素データｂ（０，
０）が第１フリップフロップ１１１１に入力される。次
いで、クロックパルス信号ＣＫ１の１１クロック目に同
期して、図３３に示されるように、画素データｃ（０，
０）がプロセッサエレメントＰＥ（１，０）の第２フリ
ップフロップ３１２２からサイドレジスタＳＲ（１，−
１）の第１フリップフロップ３３２１に、画素データｄ
（０，０）がプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（０，１）がプロセッサエレ
メントＰＥ（１，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，０）の第１フリッ
プフロップ３１２１に、画素データｄ（０，１）がプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｃ（０，２）がプロセッサエレメントＰＥ（１，
２）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，１）の第１フリップフロップ３１２
１に、画素データｄ（０，２）がプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（０，
３）がサイドレジスタＳＲ（１，３）の第２フリップフ
ロップ３３２２からプロセッサエレメントＰＥ（１，
２）の第１フリップフロップ３１２１に、画素データｄ
（０，３）がサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１から第２フリップフロップ３３２
２に、それぞれ伝送される。
【０２５２】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（１，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（１，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｄ（１，１）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（１，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｄ（１，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（１，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｄ（１，３）がプ
ロセッサエレメントＰＥ（３，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（１，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（１，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｄ（１，１）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（１，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｄ（１，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（１，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｄ（１，３）がプ
ロセッサエレメントＰＥ（３，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。
【０２５３】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（２，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（２，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（２，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（２，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（２，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（２，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
【０２５４】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（２，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（２，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１１クロック目に同期して、画
素データａ（０，０）が第２フリップフロップ１１１２
から第１フリップフロップ１１２１に、画素データｂ
（０，０）が第１フリップフロップ１１１１から第２フ
リップフロップ１１１２に、それぞれ伝送され、同時
に、データ入力手段から、画素データａ（０，１）が第
１フリップフロップ１１１１に入力される。
２０００から、画素データｃ（２，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（２，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１１クロック目に同期して、画
素データａ（０，０）が第２フリップフロップ１１１２
から第１フリップフロップ１１２１に、画素データｂ
（０，０）が第１フリップフロップ１１１１から第２フ
リップフロップ１１１２に、それぞれ伝送され、同時
に、データ入力手段から、画素データａ（０，１）が第
１フリップフロップ１１１１に入力される。
【０２５５】次いで、クロックパルス信号ＣＫ１の１２
クロック目に同期して、図３４に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（１，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（０，０）がプロセッサ
エレメントＰＥ（１，０）の第２フリップフロップ３１
２２からサイドレジスタＳＲ（１，−１）の第１フリッ
プフロップ３３２１に、画素データｃ（０，１）がプロ
セッサエレメントＰＥ（１，０）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（０，１）がプロセッサエレメントＰＥ（１，
１）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，０）の第１フリップフロップ３１２
１に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｄ（０，
２）がプロセッサエレメントＰＥ（１，２）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（１，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（１，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，３）がサイド
レジスタＳＲ（１，３）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（１，２）の第１フリ
ップフロップ３１２１に、それぞれ伝送される。
クロック目に同期して、図３４に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（１，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（０，０）がプロセッサ
エレメントＰＥ（１，０）の第２フリップフロップ３１
２２からサイドレジスタＳＲ（１，−１）の第１フリッ
プフロップ３３２１に、画素データｃ（０，１）がプロ
セッサエレメントＰＥ（１，０）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（０，１）がプロセッサエレメントＰＥ（１，
１）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（１，０）の第１フリップフロップ３１２
１に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｄ（０，
２）がプロセッサエレメントＰＥ（１，２）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（１，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（１，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，３）がサイド
レジスタＳＲ（１，３）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（１，２）の第１フリ
ップフロップ３１２１に、それぞれ伝送される。
【０２５６】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，０）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がサイ
ドレジスタＳＲ（２，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（１，３）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、それぞ
れ伝送される。
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，０）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（１，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がサイ
ドレジスタＳＲ（２，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（１，３）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、それぞ
れ伝送される。
【０２５７】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（２，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（２，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（２，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（２，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（２，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（２，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（２，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（２，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（２，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（２，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０２５８】同時に、サーチウインドウデータ出力手段
２０００から、画素データｄ（２，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（２，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１２クロック目に同期して、画
素データａ（０，０）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に、画素データｂ
（０，０）が第２フリップフロップ１１１２から第１フ
リップフロップ１１２１に、画素データａ（０，１）が
第１フリップフロップ１１１１から第２フリップフロッ
プ１１１２に、それぞれ伝送される。同時に、データ入
力手段から画素データｂ（０，１）が第１フリップフロ
ップ１１１１に入力される。
２０００から、画素データｄ（２，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（２，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１２クロック目に同期して、画
素データａ（０，０）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に、画素データｂ
（０，０）が第２フリップフロップ１１１２から第１フ
リップフロップ１１２１に、画素データａ（０，１）が
第１フリップフロップ１１１１から第２フリップフロッ
プ１１１２に、それぞれ伝送される。同時に、データ入
力手段から画素データｂ（０，１）が第１フリップフロ
ップ１１１１に入力される。
【０２５９】次いで、クロックパルス信号ＣＫ１の１３
クロック目に同期して、図３５に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（１，−１）
の第２フリップフロップ３３２２からサイドレジスタＳ
Ｒ（０，−１）の第１フリップフロップ３３２１に、画
素データｄ（０，０）がサイドレジスタＳＲ（１，−
１）の第１フリップフロップ３３２１からの第２フリッ
プフロップ３３２２に、画素データｃ（０，１）がプロ
セッサエレメントＰＥ（１，０）の第２フリップフロッ
プ３１２２からプロセッサエレメントＰＥ（０，０）の
第１フリップフロップ３１２１に、画素データｄ（０，
１）がプロセッサエレメントＰＥ（１，０）の第１フリ
ップフロップ３１２１からプ第２フリップフロップ３１
２２に、画素データｃ（０，２）がプロセッサエレメン
トＰＥ（１，１）の第２フリップフロップ３１２２から
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１に、画素データｄ（０，２）がプロセッ
サエレメントＰＥ（１，１）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（０，３）がプロセッサエレメントＰＥ（１，２）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（０，２）の第１フリップフロップ３１２１
に、画素データｄ（０，３）がプロセッサエレメントＰ
Ｅ（１，２）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、それぞれ伝送される。
クロック目に同期して、図３５に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（１，−１）
の第２フリップフロップ３３２２からサイドレジスタＳ
Ｒ（０，−１）の第１フリップフロップ３３２１に、画
素データｄ（０，０）がサイドレジスタＳＲ（１，−
１）の第１フリップフロップ３３２１からの第２フリッ
プフロップ３３２２に、画素データｃ（０，１）がプロ
セッサエレメントＰＥ（１，０）の第２フリップフロッ
プ３１２２からプロセッサエレメントＰＥ（０，０）の
第１フリップフロップ３１２１に、画素データｄ（０，
１）がプロセッサエレメントＰＥ（１，０）の第１フリ
ップフロップ３１２１からプ第２フリップフロップ３１
２２に、画素データｃ（０，２）がプロセッサエレメン
トＰＥ（１，１）の第２フリップフロップ３１２２から
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１に、画素データｄ（０，２）がプロセッ
サエレメントＰＥ（１，１）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｃ（０，３）がプロセッサエレメントＰＥ（１，２）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（０，２）の第１フリップフロップ３１２１
に、画素データｄ（０，３）がプロセッサエレメントＰ
Ｅ（１，２）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、それぞれ伝送される。
【０２６０】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｄ（１，０）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｄ（１，１）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｄ（１，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｄ（１，３）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｄ（１，０）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｄ（１，１）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｄ（１，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｄ（１，３）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。
【０２６１】また、画素データｃ（２，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（２，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（２，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（２，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（２，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（２，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（２，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（２，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（２，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（２，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（２，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（２，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（２，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（２，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（２，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
【０２６２】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（３，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（３，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１３クロック目に同期して、画
素データａ（０，０）が第２フリップフロップ１１２２
から第１フリップフロップ１２１１および第１フリップ
フロップ１１３１に伝送され、画素データｂ（０，０）
が第１フリップフロップ１１２１から第２フリップフロ
ップ１１２２に、画素データａ（０，１）が第２フリッ
プフロップ１１１２から第１フリップフロップ１２２１
および第１フリップフロップ１１２１に、画素データｂ
（０，１）が第１フリップフロップ１１１１から第２フ
リップフロップ１１１２に、それぞれ伝送される。同時
に、データ入力手段から画素データａ（１，０）が第１
フリップフロップ１１１１に入力される。
２０００から、画素データｃ（３，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（３，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１３クロック目に同期して、画
素データａ（０，０）が第２フリップフロップ１１２２
から第１フリップフロップ１２１１および第１フリップ
フロップ１１３１に伝送され、画素データｂ（０，０）
が第１フリップフロップ１１２１から第２フリップフロ
ップ１１２２に、画素データａ（０，１）が第２フリッ
プフロップ１１１２から第１フリップフロップ１２２１
および第１フリップフロップ１１２１に、画素データｂ
（０，１）が第１フリップフロップ１１１１から第２フ
リップフロップ１１１２に、それぞれ伝送される。同時
に、データ入力手段から画素データａ（１，０）が第１
フリップフロップ１１１１に入力される。
【０２６３】次いで、クロックパルス信号ＣＫ１の１４
クロック目に同期して、図３６に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（０，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（０，０）がサイドレジ
スタＳＲ（１，−１）の第２フリップフロップ３３２２
からのサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（０，０）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（０，１）がプロセッサエレメントＰＥ（１，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（０，０）の第１フリップフロップ３１２
１に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（０，１）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｄ（０，
２）がプロセッサエレメントＰＥ（１，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，３）がプロセ
ッサエレメントＰＥ（１，２）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１に、それぞれ伝送される。
クロック目に同期して、図３６に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（０，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（０，０）がサイドレジ
スタＳＲ（１，−１）の第２フリップフロップ３３２２
からのサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｃ（０，１）がプロセ
ッサエレメントＰＥ（０，０）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（０，１）がプロセッサエレメントＰＥ（１，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（０，０）の第１フリップフロップ３１２
１に、画素データｃ（０，２）がプロセッサエレメント
ＰＥ（０，１）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｄ（０，
２）がプロセッサエレメントＰＥ（１，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（０，３）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，３）がプロセ
ッサエレメントＰＥ（１，２）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１に、それぞれ伝送される。
【０２６４】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２１
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（１，３）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２１
に、画素データｃ（１，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（１，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（１，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（１，３）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。
【０２６５】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（２，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（２，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（２，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（２，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（２，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（２，３）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（２，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（２，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（２，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（２，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（２，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（２，３）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
【０２６６】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（３，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｃ（３，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（３，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（３，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｃ（３，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（３，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
【０２６７】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の１４クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（０，０）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（０，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（０，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データａ（１，０）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送され、同時に、データ入力手段から画素デー
タｂ（１，０）が第１フリップフロップ１１１１に入力
される。
０００では、パルス信号ＣＫ１の１４クロック目に同期
して、画素データａ（０，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（０，０）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（０，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（０，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データａ（１，０）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送され、同時に、データ入力手段から画素デー
タｂ（１，０）が第１フリップフロップ１１１１に入力
される。
【０２６８】次いで、クロックパルス信号ＣＫ１の１５
クロック目に同期して、図３７に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（０，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｄ（０，０）がサイドレジスタＳＲ
（０，−１）の第１フリップフロップ３３２１からの第
２フリップフロップ３３２２に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（０，０）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｄ（０，１）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，２）がプロセ
ッサエレメントＰＥ（０，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１に、画素データｄ（０，
２）がプロセッサエレメントＰＥ（０，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，３）がプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、それぞれ伝送される。
クロック目に同期して、図３７に示されるように、画素
データｃ（０，０）がサイドレジスタＳＲ（０，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｄ（０，０）がサイドレジスタＳＲ
（０，−１）の第１フリップフロップ３３２１からの第
２フリップフロップ３３２２に、画素データｃ（０，
１）がプロセッサエレメントＰＥ（０，０）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１に、画素デ
ータｄ（０，１）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（０，２）がプロセ
ッサエレメントＰＥ（０，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１に、画素データｄ（０，
２）がプロセッサエレメントＰＥ（０，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（０，３）がプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、それぞれ伝送される。
【０２６９】また、画素データｃ（１，０）がプロセッ
サエレメントＰＥ（１，０）の第２フリップフロップ３
１２２からサイドレジスタＳＲ（１，−１）の第１フリ
ップフロップ３３２１に、画素データｄ（１，０）がプ
ロセッサエレメントＰＥ（１，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（１，１）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（１，０）の第１フリップフロップ
３１２１に、画素データｄ（１，１）がプロセッサエレ
メントＰＥ（１，１）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１に、画
素データｄ（１，２）がプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，３）が
サイドレジスタＳＲ（１，３）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１に、画素データｄ（１，
３）がサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１から第２フリップフロップ３３２２に、
それぞれ伝送される。
サエレメントＰＥ（１，０）の第２フリップフロップ３
１２２からサイドレジスタＳＲ（１，−１）の第１フリ
ップフロップ３３２１に、画素データｄ（１，０）がプ
ロセッサエレメントＰＥ（１，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｃ（１，１）がプロセッサエレメントＰＥ
（１，１）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（１，０）の第１フリップフロップ
３１２１に、画素データｄ（１，１）がプロセッサエレ
メントＰＥ（１，１）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｃ
（１，２）がプロセッサエレメントＰＥ（１，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１に、画
素データｄ（１，２）がプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，３）が
サイドレジスタＳＲ（１，３）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１に、画素データｄ（１，
３）がサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１から第２フリップフロップ３３２２に、
それぞれ伝送される。
【０２７０】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（２，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（２，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｄ（２，１）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（２，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｄ（２，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（２，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｄ（２，３）がプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（２，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（２，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｄ（２，１）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（２，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｄ（２，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（２，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｄ（２，３）がプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。
【０２７１】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（３，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（３，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（３，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（３，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（３，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（３，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
【０２７２】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（３，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（３，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１５クロック目に同期して、画
素データｂ（０，１）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（０，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データｂ（０，０）が
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に、画素データｂ（０，０）が第１フリップ
フロップ１１３１から第２フリップフロップ１１３２
に、画素データａ（０，１）が第２フリップフロップ１
１２２から第１フリップフロップ１１３１に、画素デー
タｂ（０，１）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データａ（１，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データｂ（１，０）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データａ（１，１）が第１フリップフロップ１
１１１に入力される。
２０００から、画素データｃ（３，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（３，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１５クロック目に同期して、画
素データｂ（０，１）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（０，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データｂ（０，０）が
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に、画素データｂ（０，０）が第１フリップ
フロップ１１３１から第２フリップフロップ１１３２
に、画素データａ（０，１）が第２フリップフロップ１
１２２から第１フリップフロップ１１３１に、画素デー
タｂ（０，１）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データａ（１，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データｂ（１，０）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データａ（１，１）が第１フリップフロップ１
１１１に入力される。
【０２７３】次いで、クロックパルス信号ＣＫ１の１６
クロック目に同期して、図３８に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）がサイド
レジスタＳＲ（０，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３１２１に、画素データｃ（０，１）が
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１から第２フリップフロップ３１２２に、
画素データｄ（０，１）がプロセッサエレメントＰＥ
（０，０）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（０，１）の 第１フリップフロッ
プ３１２１に、画素データｃ（０，２）がプロセッサエ
レメントＰＥ（０，２）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（０，２）がプロセッサエレメントＰＥ（０，１）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。
クロック目に同期して、図３８に示されるように、画素
データｃ（０，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，０）がサイド
レジスタＳＲ（０，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３１２１に、画素データｃ（０，１）が
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１から第２フリップフロップ３１２２に、
画素データｄ（０，１）がプロセッサエレメントＰＥ
（０，０）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（０，１）の 第１フリップフロッ
プ３１２１に、画素データｃ（０，２）がプロセッサエ
レメントＰＥ（０，２）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（０，２）がプロセッサエレメントＰＥ（０，１）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。
【０２７４】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（１，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（１，０）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，１）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）がプロセ
ッサエレメントＰＥ（１，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（１，
２）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（１，２）がプロセッサエレメント
ＰＥ（１，２）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（１，３）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（１，３）がサイドレジスタＳＲ（１，３）の第２フ
リップフロップ３３２２からプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１に、それぞ
れ伝送される。
ジスタＳＲ（１，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（１，０）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，１）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）がプロセ
ッサエレメントＰＥ（１，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（１，
２）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（１，２）がプロセッサエレメント
ＰＥ（１，２）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（１，３）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（１，３）がサイドレジスタＳＲ（１，３）の第２フ
リップフロップ３３２２からプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１に、それぞ
れ伝送される。
【０２７５】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（２，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（２，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がサイ
ドレジスタＳＲ（２，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（２，３）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、それぞ
れ伝送される。
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（２，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（２，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がサイ
ドレジスタＳＲ（２，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（２，３）がプロセッサエレメントＰＥ（２，２）の
第２フリップフロップ３１２２からサイドレジスタＳＲ
（２，３）の第１フリップフロップ３３２１に、それぞ
れ伝送される。
【０２７６】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（３，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（３，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（３，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（３，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（３，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（３，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（３，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（３，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（３，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（３，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０２７７】同時に、サーチウインドウデータ出力手段
２０００から、画素データｄ（３，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（３，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１６クロック目に同期して、画
素データａ（０，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（０，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（０，１）が
第１フリップフロップ１１３１から第２フリップフロッ
プ１１３２に、画素データｂ（０，１）が第２フリップ
フロップ１１２２から第１フリップフロップ１１３１
に、画素データａ（１，０）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に、画素デー
タｂ（１，０）が第２フリップフロップ１１１２から第
１フリップフロップ１１２１に、画素データａ（１，
１）が第１フリップフロップ１１１１から第２フリップ
フロップ１１１２に、それぞれ伝送される。同時に、デ
ータ入力手段から画素データｂ（１，１）が第１フリッ
プフロップ１１１１に入力される。
２０００から、画素データｄ（３，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（３，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１６クロック目に同期して、画
素データａ（０，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（０，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（０，１）が
第１フリップフロップ１１３１から第２フリップフロッ
プ１１３２に、画素データｂ（０，１）が第２フリップ
フロップ１１２２から第１フリップフロップ１１３１
に、画素データａ（１，０）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に、画素デー
タｂ（１，０）が第２フリップフロップ１１１２から第
１フリップフロップ１１２１に、画素データａ（１，
１）が第１フリップフロップ１１１１から第２フリップ
フロップ１１１２に、それぞれ伝送される。同時に、デ
ータ入力手段から画素データｂ（１，１）が第１フリッ
プフロップ１１１１に入力される。
【０２７８】次いで、クロックパルス信号ＣＫ１の１７
クロック目に同期して、図３９に示されるように、画素
データｄ（０，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，１）がプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（０，２）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
クロック目に同期して、図３９に示されるように、画素
データｄ（０，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（０，１）がプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（０，２）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
【０２７９】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（１，−１）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｄ（１，０）がサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（１，１）がプロセッサエレメントＰＥ（１，０）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（０，０）の第１フリップフロップ３１２１に、
画素データｄ（１，１）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｄ
（１，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｄ（１，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、それ
ぞれ伝送される。
ジスタＳＲ（１，−１）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｄ（１，０）がサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（１，１）がプロセッサエレメントＰＥ（１，０）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（０，０）の第１フリップフロップ３１２１に、
画素データｄ（１，１）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（１，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｄ
（１，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｄ（１，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、それ
ぞれ伝送される。
【０２８０】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｄ（２，０）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｄ（２，１）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｄ（２，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｄ（２，３）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｄ（２，０）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｄ（２，１）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｄ（２，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｄ（２，３）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。
【０２８１】また、画素データｃ（３，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（３，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（３，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（３，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（３，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（３，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（３，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（３，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（３，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（３，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（３，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（３，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（３，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（３，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（３，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
【０２８２】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（４，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（４，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１７クロック目に同期して、画
素データｂ（０，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（０，１）が第１フリップフロップ１１３１から第２フ
リップフロップ１１３２に、画素データａ（１，０）が
第２フリップフロップ１１２２から第１フリップフロッ
プ１２１１および第１フリップフロップ１１３１に、画
素データｂ（１，０）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に伝送され、画素デ
ータａ（１，１）が第２フリップフロップ１１１２から
第１フリップフロップ１２２１および第１フリップフロ
ップ１１２１に、画素データｂ（１，１）が第１フリッ
プフロップ１１１１から第２フリップフロップ１１１２
に、それぞれ伝送される。同時に、データ入力手段から
画素データａ（２，０）が第１フリップフロップ１１１
１に入力される。
２０００から、画素データｃ（４，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（４，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１７クロック目に同期して、画
素データｂ（０，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（０，１）が第１フリップフロップ１１３１から第２フ
リップフロップ１１３２に、画素データａ（１，０）が
第２フリップフロップ１１２２から第１フリップフロッ
プ１２１１および第１フリップフロップ１１３１に、画
素データｂ（１，０）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に伝送され、画素デ
ータａ（１，１）が第２フリップフロップ１１１２から
第１フリップフロップ１２２１および第１フリップフロ
ップ１１２１に、画素データｂ（１，１）が第１フリッ
プフロップ１１１１から第２フリップフロップ１１１２
に、それぞれ伝送される。同時に、データ入力手段から
画素データａ（２，０）が第１フリップフロップ１１１
１に入力される。
【０２８３】次いで、クロックパルス信号ＣＫ１の１８
クロック目に同期して、図４０に示されるように、画素
データｃ（１，０）がサイドレジスタＳＲ（０，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（１，０）がサイドレジ
スタＳＲ（１，−１）の第２フリップフロップ３３２２
からサイドレジスタＳＲ（０，−１）の第１フリップフ
ロップ３３２１に、画素データｃ（１，１）がプロセッ
サエレメントＰＥ（０，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，１）がプロセッサエレメントＰＥ（１，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｃ（１，２）がプロセッサエレメントＰ
Ｅ（０，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，２）
がプロセッサエレメントＰＥ（１，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，３）がプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１から第２フリップフロップ
２１２２に、画素データｄ（１，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
クロック目に同期して、図４０に示されるように、画素
データｃ（１，０）がサイドレジスタＳＲ（０，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（１，０）がサイドレジ
スタＳＲ（１，−１）の第２フリップフロップ３３２２
からサイドレジスタＳＲ（０，−１）の第１フリップフ
ロップ３３２１に、画素データｃ（１，１）がプロセッ
サエレメントＰＥ（０，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（１，１）がプロセッサエレメントＰＥ（１，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｃ（１，２）がプロセッサエレメントＰ
Ｅ（０，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（１，２）
がプロセッサエレメントＰＥ（１，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（１，３）がプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１から第２フリップフロップ
２１２２に、画素データｄ（１，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
【０２８４】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２１からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（２，３）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（２，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２１からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２２
に、画素データｃ（２，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（２，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（２，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（２，３）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。
【０２８５】また、画素データｃ（３，０）がサイドレ
ジステＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（３，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１リップフロップ３３２１に、画素データｃ
（３，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（３，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（３，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の１フリップフロップ３１２１に、画素デー
タｃ（３，３）がプロセッサエレメントＰＥ（２，２）
の第１フリップフロップ３１２１から第２フリップフロ
ップ３１２２に、画素データｄ（３，３）が入力レジス
タＩＲ（３，２）の第２フリップフロップ３２２２から
プロセッサエレメントＰＥ（２，２）の第１フリップフ
ロップ３１２１に、それぞれ伝送される。
ジステＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（３，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１リップフロップ３３２１に、画素データｃ
（３，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（３，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（３，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の１フリップフロップ３１２１に、画素デー
タｃ（３，３）がプロセッサエレメントＰＥ（２，２）
の第１フリップフロップ３１２１から第２フリップフロ
ップ３１２２に、画素データｄ（３，３）が入力レジス
タＩＲ（３，２）の第２フリップフロップ３２２２から
プロセッサエレメントＰＥ（２，２）の第１フリップフ
ロップ３１２１に、それぞれ伝送される。
【０２８６】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（４，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２リップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｄ（４，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（４，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｃ
（４，２）が入力レジスタＩＲ（３，２）の第１フリッ
プフロップ３２２１から第２リップフロップ３２２２
に、それぞれ伝送される。同時に、サーチウインドウデ
ータ出力手段２０００から、画素データｄ（４，０）が
入力レジスタＩＲ（３，０）の第１フリップフロップ３
２２１に、画素データｄ（４，２）が入力レジスタＩＲ
（３，２）の第１フリップフロップ３２２１に、それぞ
れ入力される。
【０２８７】さらに、現画像ブロックデータ出力手段１
０００では、パルス信号ＣＫ１の１８クロック目に同期
して、画素データａ（１，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（１，０）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（１，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（１，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１と第１フリップフロップ１１２
１に、画素データａ（２，０）が第１フリップフロップ
１１１１から第２フリップフロップ１１１２に、それぞ
れ伝送される。同時に、データ入力手段から画素データ
ｂ（２，０）が第１フリップフロップ１１１１に入力さ
れる。
０００では、パルス信号ＣＫ１の１８クロック目に同期
して、画素データａ（１，０）が第１フリップフロップ
１２１１から第２フリップフロップ１２１２に、第１フ
リップフロップ１１３１から第２フリップフロップ１１
３２に、画素データｂ（１，０）が第２フリップフロッ
プ１１２２から第１フリップフロップ１２１１および第
１フリップフロップ１１３１に、画素データａ（１，
１）が第１フリップフロップ１２２１から第２フリップ
フロップ１２２２に、第１フリップフロップ１１２１か
ら第２フリップフロップ１１２２に、画素データｂ
（１，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１と第１フリップフロップ１１２
１に、画素データａ（２，０）が第１フリップフロップ
１１１１から第２フリップフロップ１１１２に、それぞ
れ伝送される。同時に、データ入力手段から画素データ
ｂ（２，０）が第１フリップフロップ１１１１に入力さ
れる。
【０２８８】次いで、クロックパルス信号ＣＫ１の１９
クロック目に同期して、図４１に示されるように、画素
データｃ（１，０）がサイドレジスタＳＲ（０，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｄ（１，０）がサイドレジスタＳＲ
（０，−１）の第１フリップフロップ３３２１から第２
フリップフロップ３３２２に、画素データｃ（１，１）
がプロセッサエレメントＰＥ（０，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｄ
（１，１）がプロセッサエレメントＰＥ（０，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，２）がプロセッサエレ
メントＰＥ（０，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｄ（１，２）がプロ
セッサエレメントＰＥ（０，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（１，３）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
クロック目に同期して、図４１に示されるように、画素
データｃ（１，０）がサイドレジスタＳＲ（０，−１）
の第２フリップフロップ３３２２からプロセッサエレメ
ントＰＥ（０，０）の第１フリップフロップ３１２１
に、画素データｄ（１，０）がサイドレジスタＳＲ
（０，−１）の第１フリップフロップ３３２１から第２
フリップフロップ３３２２に、画素データｃ（１，１）
がプロセッサエレメントＰＥ（０，０）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｄ
（１，１）がプロセッサエレメントＰＥ（０，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（１，２）がプロセッサエレ
メントＰＥ（０，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｄ（１，２）がプロ
セッサエレメントＰＥ（０，１）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、画素
データｄ（１，３）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
【０２８９】また、画素データｃ（２，０）がプロセッ
サエレメントＰＥ（１，０）の第２フリップフロップ３
１２２からサイドレジスタＳＲ（０，−１）の第１フリ
ップフロップ３３２１に、画素データｄ（２，０）がプ
ロセッサエレメントＰＥ（１，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｃ（２，１）がプロセッサエレメントＰＥ
（１，１）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（１，０）の第１フリップフロップ
３１２１に、画素データｄ（２，１）がプロセッサエレ
メントＰＥ（１，１）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１に、画
素データｄ（２，２）がプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，３）が
サイドレジスタＳＲ（１，３）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１に、画素データｄ（２，
３）がサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１から第２フリップフロップ３３２２に、
それぞれ伝送される。
サエレメントＰＥ（１，０）の第２フリップフロップ３
１２２からサイドレジスタＳＲ（０，−１）の第１フリ
ップフロップ３３２１に、画素データｄ（２，０）がプ
ロセッサエレメントＰＥ（１，０）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、画
素データｃ（２，１）がプロセッサエレメントＰＥ
（１，１）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（１，０）の第１フリップフロップ
３１２１に、画素データｄ（２，１）がプロセッサエレ
メントＰＥ（１，１）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｃ
（２，２）がプロセッサエレメントＰＥ（１，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，１）の第１フリップフロップ３１２１に、画
素データｄ（２，２）がプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，３）が
サイドレジスタＳＲ（１，３）の第２フリップフロップ
３３２２からプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１に、画素データｄ（２，
３）がサイドレジスタＳＲ（１，３）の第１フリップフ
ロップ３３２１から第２フリップフロップ３３２２に、
それぞれ伝送される。
【０２９０】また、画素データｃ（３，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（３，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（３，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｄ（３，１）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（３，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｄ（３，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（３，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｄ（３，３）がプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（３，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（３，１）がプロセッサエレメントＰＥ（２，
０）の第２フリップフロップ３１２２からプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１に、画素データｄ（３，１）がプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｃ（３，
２）がプロセッサエレメントＰＥ（２，１）の第２フリ
ップフロップ３１２２からプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１に、画素デ
ータｄ（３，２）がプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｃ（３，３）がプロセ
ッサエレメントＰＥ（２，２）の第２フリップフロップ
３１２２からサイドレジスタＳＲ（２，３）の第１フリ
ップフロップ３３２１に、画素データｄ（３，３）がプ
ロセッサエレメントＰＥ（２，２）の第１フリップフロ
ップ３１２１から第２フリップフロップ３１２２に、そ
れぞれ伝送される。
【０２９１】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（４，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（４，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（４，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
スタＩＲ（３，０）の第２フリップフロップ３２２２か
ら入力レジスタＩＲ（３，−１）の第１フリップフロッ
プ３２２１に、画素データｄ（４，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、画素データｃ（４，
２）が入力レジスタＩＲ（３，２）の第２フリップフロ
ップ３２２２から入力レジスタＩＲ（３，１）の第１フ
リップフロップ３２２１に、画素データｄ（４，２）が
入力レジスタＩＲ（３，２）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。
【０２９２】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（４，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（４，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１９クロック目に同期して、画
素データｂ（１，１）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（１，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データｂ（１，０）が
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に、画素データｂ（１，０）が第１フリップ
フロップ１１３１から第２フリップフロップ１１３２
に、画素データａ（１，１）が第２フリップフロップ１
１２２から第１フリップフロップ１１３１に、画素デー
タｂ（１，１）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データａ（２，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データｂ（２，０）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データａ（２，１）が第１フリップフロップ１
１１１に入力される。
２０００から、画素データｃ（４，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（４，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の１９クロック目に同期して、画
素データｂ（１，１）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データａ
（１，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データｂ（１，０）が
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に、画素データｂ（１，０）が第１フリップ
フロップ１１３１から第２フリップフロップ１１３２
に、画素データａ（１，１）が第２フリップフロップ１
１２２から第１フリップフロップ１１３１に、画素デー
タｂ（１，１）が第１フリップフロップ１１２１から第
２フリップフロップ１１２２に、画素データａ（２，
０）が第２フリップフロップ１１１２から第１フリップ
フロップ１１２１に、画素データｂ（２，０）が第１フ
リップフロップ１１１１から第２フリップフロップ１１
１２に、それぞれ伝送される。同時に、データ入力手段
から画素データａ（２，１）が第１フリップフロップ１
１１１に入力される。
【０２９３】次いで、クロックパルス信号ＣＫ１の２０
クロック目に同期して、図４２に示されるように、画素
データｃ（１，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ２１２２に、画素データｄ（１，０）がサイド
レジスタＳＲ（０，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３１２１に、画素データｃ（１，１）が
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１から第２フリップフロップ３１２２に、
画素データｄ（１，１）がプロセッサエレメントＰＥ
（０，０）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１に、画素データｃ（１，２）がプロセッサエレ
メントＰＥ（０，２）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｄ
（１，２）がプロセッサエレメントＰＥ（０，１）の第
２フリップフロップ３１２１からプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。
クロック目に同期して、図４２に示されるように、画素
データｃ（１，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ２１２２に、画素データｄ（１，０）がサイド
レジスタＳＲ（０，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（０，０）の第１フ
リップフロップ３１２１に、画素データｃ（１，１）が
プロセッサエレメントＰＥ（０，１）の第１フリップフ
ロップ３１２１から第２フリップフロップ３１２２に、
画素データｄ（１，１）がプロセッサエレメントＰＥ
（０，０）の第２フリップフロップ３１２２からプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１に、画素データｃ（１，２）がプロセッサエレ
メントＰＥ（０，２）の第１フリップフロップ３１２１
から第２フリップフロップ３１２２に、画素データｄ
（１，２）がプロセッサエレメントＰＥ（０，１）の第
２フリップフロップ３１２１からプロセッサエレメント
ＰＥ（０，２）の第１フリップフロップ３１２１に、そ
れぞれ伝送される。
【０２９４】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（１，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２１に、画素データｄ
（２，０）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（２，１）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（２，１）がプロセ
ッサエレメントＰＥ（１，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（２，
２）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（２，２）がプロセッサエレメント
ＰＥ（１，２）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（２，３）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（２，３）がサイドレジスタＳＲ（１，３）の第２フ
リップフロップ３３２２からプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１に、それぞ
れ伝送される。
ジスタＳＲ（１，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２１に、画素データｄ
（２，０）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（２，１）がプロセッサエレメントＰＥ（１，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（２，１）がプロセ
ッサエレメントＰＥ（１，１）の第２フリップフロップ
３１２２からプロセッサエレメントＰＥ（１，０）の第
１フリップフロップ３１２１に、画素データｃ（２，
２）がプロセッサエレメントＰＥ（１，１）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｄ（２，２）がプロセッサエレメント
ＰＥ（１，２）の第２フリップフロップ３１２２からプ
ロセッサエレメントＰＥ（１，１）の第１フリップフロ
ップ３１２１に、画素データｃ（２，３）がプロセッサ
エレメントＰＥ（１，２）の第１フリップフロップ３１
２１から第２フリップフロップ３１２２に、画素データ
ｄ（２，３）がサイドレジスタＳＲ（１，３）の第２フ
リップフロップ３３２２からプロセッサエレメントＰＥ
（１，２）の第１フリップフロップ３１２１に、それぞ
れ伝送される。
【０２９５】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（３，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（３，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）がサイ
ドレジスイタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（３，３）がプロセッサエレメントＰＥ（２，２）
の第２フリップフロップ３１２２からサイドレジスタＳ
Ｒ（２，３）の第１フリップフロップ３３２１に、それ
ぞれ伝送される。
サエレメントＰＥ（２，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からプロセッサエレメント
ＰＥ（２，０）の第１フリップフロップ３１２１に、画
素データｃ（３，１）がプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（３，１）が
プロセッサエレメントＰＥ（２，０）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（２，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（２，１）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）がサイ
ドレジスイタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（３，３）がプロセッサエレメントＰＥ（２，２）
の第２フリップフロップ３１２２からサイドレジスタＳ
Ｒ（２，３）の第１フリップフロップ３３２１に、それ
ぞれ伝送される。
【０２９６】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（４，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（４，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（４，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（４，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（４，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｄ
（４，０）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２から入力レジスタＩＲ（３，−１）
の第１フリップフロップ３２２１に、画素データｃ
（４，１）が入力レジスタＩＲ（３，０）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｃ（４，２）が入力レジスタＩＲ（３，
１）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｄ（４，２）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
から入力レジスタＩＲ（３，１）の第１フリップフロッ
プ３２２１に、画素データｃ（４，３）が入力レジスタ
ＩＲ（３，２）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０２９７】同時に、サーチウインドウデータ出力手段
２０００から、画素データｄ（４，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（４，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の２０クロック目に同期して、画
素データａ（１，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（１，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（１，１）が
第１フリップフロップ１１３１から第２フリップフロッ
プ１１３２に、画素データｂ（１，１）が第２フリップ
フロップ１１２２から第１フリップフロップ１１３１
に、画素データａ（２，０）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に、画素デー
タｂ（２，０）が第２フリップフロップ１１１２から第
１フリップフロップ１１２１に、画素データａ（２，
１）が第１フリップフロップ１１１１から第２フリップ
フロップ１１１２に、それぞれ伝送される。同時に、デ
ータ入力手段から画素データｂ（２，１）が第１フリッ
プフロップ１１１１に入力される。
２０００から、画素データｄ（４，１）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｄ（４，３）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の２０クロック目に同期して、画
素データａ（１，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（１，０）が第２フリップフロップ１２１２から第１フ
リップフロップ１２２１に、画素データａ（１，１）が
第１フリップフロップ１１３１から第２フリップフロッ
プ１１３２に、画素データｂ（１，１）が第２フリップ
フロップ１１２２から第１フリップフロップ１１３１
に、画素データａ（２，０）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に、画素デー
タｂ（２，０）が第２フリップフロップ１１１２から第
１フリップフロップ１１２１に、画素データａ（２，
１）が第１フリップフロップ１１１１から第２フリップ
フロップ１１１２に、それぞれ伝送される。同時に、デ
ータ入力手段から画素データｂ（２，１）が第１フリッ
プフロップ１１１１に入力される。
【０２９８】次いで、クロックパルス信号ＣＫ１の２１
クロック目に同期して、図４３に示されるように、画素
データｄ（１，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）がプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（１，２）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
クロック目に同期して、図４３に示されるように、画素
データｄ（１，０）がプロセッサエレメントＰＥ（０，
０）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（１，１）がプロセ
ッサエレメントＰＥ（０，１）の第１フリップフロップ
３１２１から第２フリップフロップ３１２２に、画素デ
ータｄ（１，２）がプロセッサエレメントＰＥ（０，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、それぞれ伝送される。
【０２９９】また、画素データｃ（２，０）がサイドレ
ジスタＳＲ（１，−１）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｄ（２，０）がサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（２，１）がプロセッサエレメントＰＥ（１，０）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（０，０）の第１フリップフロップ３１２１に、
画素データｄ（２，１）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｄ
（２，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（２，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｄ（２，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、それ
ぞれ伝送される。
ジスタＳＲ（１，−１）の第２フリップフロップ３３２
２からサイドレジスタＳＲ（０，−１）の第１フリップ
フロップ３３２１に、画素データｄ（２，０）がサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｃ（２，１）がプロセッサエレメントＰＥ（１，０）の
第２フリップフロップ３１２２からプロセッサエレメン
トＰＥ（０，０）の第１フリップフロップ３１２１に、
画素データｄ（２，１）がプロセッサエレメントＰＥ
（１，０）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（２，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｄ
（２，２）がプロセッサエレメントＰＥ（１，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｃ（２，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、画素データｄ（２，３）がプロ
セッサエレメントＰＥ（１，２）の第１フリップフロッ
プ３１２１から第２フリップフロップ３１２２に、それ
ぞれ伝送される。
【０３００】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｄ（３，０）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｄ（３，１）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｄ（３，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（３，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｄ（３，３）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。
サエレメントＰＥ（２，０）の第２フリップフロップ３
１２２からプロセッサエレメントＰＥ（１，０）の第１
フリップフロップ３１２１に、画素データｄ（３，０）
がプロセッサエレメントＰＥ（２，０）の第１フリップ
フロップ３１２１から第２フリップフロップ３１２２
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（２，１）の第２フリップフロップ３１２２からプロ
セッサエレメントＰＥ（１，１）の第１フリップフロッ
プ３１２１に、画素データｄ（３，１）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（２，２）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（１，２）の第１フリップフロップ３１２１に、画
素データｄ（３，２）がプロセッサエレメントＰＥ
（２，２）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｃ（３，３）が
サイドレジスタＳＲ（２，３）の第２フリップフロップ
３３２２からサイドレジスタＳＲ（１，３）の第１フリ
ップフロップ３３２１に、画素データｄ（３，３）がサ
イドレジスタＳＲ（２，３）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、それぞれ
伝送される。
【０３０１】また、画素データｃ（４，０）が入力レジ
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（４，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（４，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（４，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（４，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（４，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（４，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（４，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
スタＩＲ（３，−１）の第２フリップフロップ３２２２
からサイドレジスタＳＲ（２，−１）の第１フリップフ
ロップ３３２１に、画素データｄ（４，０）が入力レジ
スタＩＲ（３，−１）の第１フリップフロップ３２２１
から第２フリップフロップ３２２２に、画素データｃ
（４，１）が入力レジスタＩＲ（３，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，０）の第１フリップフロップ３１２１に、画素デ
ータｄ（４，１）が入力レジスタＩＲ（３，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｃ（４，２）が入力レジスタＩＲ
（３，１）の第２フリップフロップ３２２２からプロセ
ッサエレメントＰＥ（２，１）の第１フリップフロップ
３１２１に、画素データｄ（４，２）が入力レジスタＩ
Ｒ（３，１）の第１フリップフロップ３２２１から第２
フリップフロップ３２２２に、画素データｃ（４，３）
が入力レジスタＩＲ（３，２）の第２フリップフロップ
３２２２からプロセッサエレメントＰＥ（２，２）の第
１フリップフロップ３１２１に、画素データｄ（４，
３）が入力レジスタＩＲ（３，２）の第１フリップフロ
ップ３２２１から第２フリップフロップ３２２２に、そ
れぞれ伝送される。
【０３０２】同時に、サーチウインドウデータ出力手段
２０００から、画素データｃ（５，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（５，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の２１クロック目に同期して、画
素データｂ（１，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（１，１）が第１フリップフロップ１１３１から第２フ
リップフロップ１１３２に、画素データａ（２，０）が
第２フリップフロップ１１２２から第１フリップフロッ
プ１２１１および第１フリップフロップ１１３１に、画
素データｂ（２，０）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に、画素データａ
（２，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データｂ（２，１）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送される。同時に、データ入力手段から画素デ
ータａ（３，０）が第１フリップフロップ１１１１に入
力される。
２０００から、画素データｃ（５，０）が入力レジスタ
ＩＲ（３，０）の第１フリップフロップ３２２１に、画
素データｃ（５，２）が入力レジスタＩＲ（３，２）の
第１フリップフロップ３２２１に、それぞれ入力され
る。さらに、現画像ブロックデータ出力手段１０００で
は、パルス信号ＣＫ１の２１クロック目に同期して、画
素データｂ（１，０）が第１フリップフロップ１２２１
から第２フリップフロップ１２２２に、画素データｂ
（１，１）が第１フリップフロップ１１３１から第２フ
リップフロップ１１３２に、画素データａ（２，０）が
第２フリップフロップ１１２２から第１フリップフロッ
プ１２１１および第１フリップフロップ１１３１に、画
素データｂ（２，０）が第１フリップフロップ１１２１
から第２フリップフロップ１１２２に、画素データａ
（２，１）が第２フリップフロップ１１１２から第１フ
リップフロップ１２２１および第１フリップフロップ１
１２１に、画素データｂ（２，１）が第１フリップフロ
ップ１１１１から第２フリップフロップ１１１２に、そ
れぞれ伝送される。同時に、データ入力手段から画素デ
ータａ（３，０）が第１フリップフロップ１１１１に入
力される。
【０３０３】一方、クロックパルス信号ＣＫ１の１４ク
ロック目のアップエッヂから２２クロック目のアップエ
ッヂまでの間の期間ｃ１４、ｃ１５、ｃ１６、ｃ１７、
ｃ１８、ｃ１９、ｃ２０、ｃ２１において、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の各素子では、以下の演算
がなされている。すなわち、期間ｃ１４においては、図
３６に示すように、各画素データｃ（０，１）、ｃ
（０，２）、ｃ（０，３）、ｃ（１，０）、ｃ（１，
１）、ｃ（１，２）、ｃ（２，１）、ｃ（２，２）およ
びｃ（２，３）が、各プロセッサエレメントのセレクタ
３１１０、第１フリップフロップ３１２１および第２フ
リップフロップ３１２２を経由して、それぞれ記載順に
対応するプロセッサエレメントＰＥ（０，０）、ＰＥ
（０，１）、ＰＥ（０，２）、ＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）の減算器４１１０に第１デ
ータ入力端子Ａを介して入力される。すなわち、奇数列
の各プロセッサエレメントＰＥ（ｘ，ｙ）には、ｃ
（ｘ，ｙ＋１）が入力され、偶数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）には、ｃ（ｘ，ｙ）が入力され
る。
ロック目のアップエッヂから２２クロック目のアップエ
ッヂまでの間の期間ｃ１４、ｃ１５、ｃ１６、ｃ１７、
ｃ１８、ｃ１９、ｃ２０、ｃ２１において、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の各素子では、以下の演算
がなされている。すなわち、期間ｃ１４においては、図
３６に示すように、各画素データｃ（０，１）、ｃ
（０，２）、ｃ（０，３）、ｃ（１，０）、ｃ（１，
１）、ｃ（１，２）、ｃ（２，１）、ｃ（２，２）およ
びｃ（２，３）が、各プロセッサエレメントのセレクタ
３１１０、第１フリップフロップ３１２１および第２フ
リップフロップ３１２２を経由して、それぞれ記載順に
対応するプロセッサエレメントＰＥ（０，０）、ＰＥ
（０，１）、ＰＥ（０，２）、ＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）の減算器４１１０に第１デ
ータ入力端子Ａを介して入力される。すなわち、奇数列
の各プロセッサエレメントＰＥ（ｘ，ｙ）には、ｃ
（ｘ，ｙ＋１）が入力され、偶数列の各プロセッサエレ
メントＰＥ（ｘ，ｙ）には、ｃ（ｘ，ｙ）が入力され
る。
【０３０４】また、同時に奇数列の各プロセッサエレメ
ントでは現画像ブロックの画素データａ（０，１）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（０，０）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０に第２データ入力端子Ｂを介して
入力される。
ントでは現画像ブロックの画素データａ（０，１）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（０，０）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０に第２データ入力端子Ｂを介して
入力される。
【０３０５】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器４１１０によりｃ
（ｘ，ｙ＋１）−ａ（０，１）が演算され、偶数列の各
プロセッサエレメント（ｘ，ｙ）では、ｃ（ｘ，ｙ）−
ａ（０，０）が演算されて、正数変換器４１２０によ
り、 （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０には、信号入力端子Ａを介して信号ＬＤ
１が入力される。この信号ＬＤ１が期間ｃ１４の前の期
間ｃ１３において、１を表わす信号を出力するため、反
転器４２３０から信号出力端子Ｙを介して、０を表わす
信号が出力される。この信号が論理積演算器４２４０に
信号入力端子Ａを介して入力されるため、データ入力端
子Ｂ側から入力されるデータにかかわらず、データ出力
端子Ｙを介してデータ０が出力され、加算器４２１０に
データ入力端子Ｂを介して０が入力される。よって、加
算器４２１０では、第１データ入力端子Ａを介して入力
される上記データと第２入力端子Ｂを介して入力される
０とが加算され、 （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| が第１フリップフロップ４２２１に入力される。
ントＰＥ（ｘ，ｙ）では、減算器４１１０によりｃ
（ｘ，ｙ＋１）−ａ（０，１）が演算され、偶数列の各
プロセッサエレメント（ｘ，ｙ）では、ｃ（ｘ，ｙ）−
ａ（０，０）が演算されて、正数変換器４１２０によ
り、 （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０には、信号入力端子Ａを介して信号ＬＤ
１が入力される。この信号ＬＤ１が期間ｃ１４の前の期
間ｃ１３において、１を表わす信号を出力するため、反
転器４２３０から信号出力端子Ｙを介して、０を表わす
信号が出力される。この信号が論理積演算器４２４０に
信号入力端子Ａを介して入力されるため、データ入力端
子Ｂ側から入力されるデータにかかわらず、データ出力
端子Ｙを介してデータ０が出力され、加算器４２１０に
データ入力端子Ｂを介して０が入力される。よって、加
算器４２１０では、第１データ入力端子Ａを介して入力
される上記データと第２入力端子Ｂを介して入力される
０とが加算され、 （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| が第１フリップフロップ４２２１に入力される。
【０３０６】期間ｃ１５においては、図３７に示すよう
に、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０には、第１データ入力端子Ａを介して、
ｄ（ｘ，ｙ＋１）が入力され、また、各プロセッサエレ
メントＰＥ（ｘ，ｙ）の減算器４１１０には、第２デー
タ入力端子Ｂを介して、現画像ブロックの画素データｂ
（０，１）が入力される。偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第１データ
入力端子Ａを介して、ｄ（ｘ，ｙ）が入力され、また、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０には、第２データ入力端子Ｂを介して、現画像ブロッ
クの画素データｂ（０，０）が入力される。
に、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の
減算器４１１０には、第１データ入力端子Ａを介して、
ｄ（ｘ，ｙ＋１）が入力され、また、各プロセッサエレ
メントＰＥ（ｘ，ｙ）の減算器４１１０には、第２デー
タ入力端子Ｂを介して、現画像ブロックの画素データｂ
（０，１）が入力される。偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第１データ
入力端子Ａを介して、ｄ（ｘ，ｙ）が入力され、また、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０には、第２データ入力端子Ｂを介して、現画像ブロッ
クの画素データｂ（０，０）が入力される。
【０３０７】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ，ｙ＋
１）−ｂ（０，１）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ）−ｂ
（０，０）が演算されて、正数変換器４１２０により （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０に、信号入力端子Ａを介して１を表わす
信号が入力されるため、反転器４２３０から信号出力端
子Ｙを介して、０を表わす信号が出力される。この信号
が論理積演算器４２４０に信号入力端子Ａを介して入力
されるため、データ入力端子Ｂ側から入力されるデータ
にかかわらず、データ出力端子Ｙを介してデータ０が出
力され、加算器４２１０にデータ入力端子Ｂを介して０
が入力される。よって、加算器４２１０では、第１デー
タ入力端子Ａを介して入力される上記データと第２入力
端子Ｂを介して入力される０とが加算され、 （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| が第１フリップフロップ４２２１に入力される。また、
第１フリップフロップ４２２１から前回計算されたデー
タ （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| が第２フリップフロップ４２２２に入力される。
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ，ｙ＋
１）−ｂ（０，１）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ）−ｂ
（０，０）が演算されて、正数変換器４１２０により （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０に、信号入力端子Ａを介して１を表わす
信号が入力されるため、反転器４２３０から信号出力端
子Ｙを介して、０を表わす信号が出力される。この信号
が論理積演算器４２４０に信号入力端子Ａを介して入力
されるため、データ入力端子Ｂ側から入力されるデータ
にかかわらず、データ出力端子Ｙを介してデータ０が出
力され、加算器４２１０にデータ入力端子Ｂを介して０
が入力される。よって、加算器４２１０では、第１デー
タ入力端子Ａを介して入力される上記データと第２入力
端子Ｂを介して入力される０とが加算され、 （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| が第１フリップフロップ４２２１に入力される。また、
第１フリップフロップ４２２１から前回計算されたデー
タ （奇数） |c(x,y+1)-a(0,1)| （偶数） |c(x,y)-a(0,0)| が第２フリップフロップ４２２２に入力される。
【０３０８】期間ｃ１６において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には、第２データ入力端子Ｂを介して、現
画像ブロックの画素データａ（０，０）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器４１１０には、第１データ入力端子Ａを介して、ｃ
（ｘ，ｙ＋１）が入力され、また、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ
入力端子Ｂを介して、現画像ブロックの画素データａ
（０，１）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には、第２データ入力端子Ｂを介して、現
画像ブロックの画素データａ（０，０）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器４１１０には、第１データ入力端子Ａを介して、ｃ
（ｘ，ｙ＋１）が入力され、また、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ
入力端子Ｂを介して、現画像ブロックの画素データａ
（０，１）が入力される。
【０３０９】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ，ｙ）−
ａ（０，０）が演算され、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、ｃ（ｘ，ｙ＋１）−ａ（０，
１）が演算されて、正数変換器４１２０により （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１４において計算さ
れた上記値が第２フリップフロップ４２２２より論理積
演算器４２４０を通して入力される。加算器４２１０で
は、上記二つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| が第２フリップフロップ４２２２に入力される。
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ，ｙ）−
ａ（０，０）が演算され、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、ｃ（ｘ，ｙ＋１）−ａ（０，
１）が演算されて、正数変換器４１２０により （奇数） |c(x,y)-a(0,0)| （偶数） |c(x,y+1)-a(0,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１４において計算さ
れた上記値が第２フリップフロップ４２２２より論理積
演算器４２４０を通して入力される。加算器４２１０で
は、上記二つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ （奇数） |d(x,y+1)-b(0,1)| （偶数） |d(x,y)-b(0,0)| が第２フリップフロップ４２２２に入力される。
【０３１０】期間ｃ１７において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｄ（ｘ，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には、第２データ入力端子Ｂを介して、現
画像ブロックの画素データｂ（０，０）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器４１１０には、第１データ入力端子Ａを介して、ｄ
（ｘ，ｙ＋１）が入力され、また、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ
入力端子Ｂを介して、現画像ブロックの画素データｂ
（０，１）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｄ（ｘ，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には、第２データ入力端子Ｂを介して、現
画像ブロックの画素データｂ（０，０）が入力される。
偶数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算
器４１１０には、第１データ入力端子Ａを介して、ｄ
（ｘ，ｙ＋１）が入力され、また、各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ
入力端子Ｂを介して、現画像ブロックの画素データｂ
（０，１）が入力される。
【０３１１】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ，ｙ）−
ｂ（０，０）が演算され、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ＋１）−ｂ（０，
１）が演算されて、正数変換器４１２０により （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１５において計算さ
れた上記値が第２フリップフロップ４２２２より論理積
演算器４２４０を通して入力される。加算器４２１０で
は、上記二つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ，ｙ）−
ｂ（０，０）が演算され、偶数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、ｄ（ｘ，ｙ＋１）−ｂ（０，
１）が演算されて、正数変換器４１２０により （奇数） |d(x,y)-b(0,0)| （偶数） |d(x,y+1)-b(0,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１５において計算さ
れた上記値が第２フリップフロップ４２２２より論理積
演算器４２４０を通して入力される。加算器４２１０で
は、上記二つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
【０３１２】期間ｃ１８において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ＋１）が
入力され、また、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第２データ入力端子Ｂを介
して、現画像ブロックの画素データａ（１，１）が入力
される。偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第１データ入力端子Ａを介
して、ｃ（ｘ＋１，ｙ）が入力され、また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
２データ入力端子Ｂを介して、現画像ブロックの画素デ
ータａ（１，０）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ＋１）が
入力され、また、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第２データ入力端子Ｂを介
して、現画像ブロックの画素データａ（１，１）が入力
される。偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第１データ入力端子Ａを介
して、ｃ（ｘ＋１，ｙ）が入力され、また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
２データ入力端子Ｂを介して、現画像ブロックの画素デ
ータａ（１，０）が入力される。
【０３１３】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，ｙ
＋１）−ａ（１，１）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器４１１０によ
りｃ（ｘ＋１，ｙ）−ａ（１，０）が演算されて、正数
変換器４１２０により （奇数） |c(x+1,y+1)-a(1,1)| （偶数） |c(x+1,y)-a(1,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。加算器４２１０には第２データ入
力端子Ｂを介して、期間ｃ１６において計算された上記
値が第２フリップフロップ４２２２より論理積演算器４
２４０を介して入力される。加算器４２１０では、上記
２つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，ｙ
＋１）−ａ（１，１）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器４１１０によ
りｃ（ｘ＋１，ｙ）−ａ（１，０）が演算されて、正数
変換器４１２０により （奇数） |c(x+1,y+1)-a(1,1)| （偶数） |c(x+1,y)-a(1,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。加算器４２１０には第２データ入
力端子Ｂを介して、期間ｃ１６において計算された上記
値が第２フリップフロップ４２２２より論理積演算器４
２４０を介して入力される。加算器４２１０では、上記
２つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
【０３１４】期間ｃ１９において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｄ（ｘ＋１，ｙ＋１）が
入力され、また、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第２データ入力端子Ｂを介
して、現画像ブロックの画素データｂ（１，１）が入力
される。偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第１データ入力端子Ａを介
して、ｄ（ｘ＋１，ｙ）が入力され、また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
２データ入力端子Ｂを介して、現画像ブロックの画素デ
ータｂ（１，０）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
１データ入力端子Ａを介して、ｄ（ｘ＋１，ｙ＋１）が
入力され、また、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第２データ入力端子Ｂを介
して、現画像ブロックの画素データｂ（１，１）が入力
される。偶数列の各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０には、第１データ入力端子Ａを介
して、ｄ（ｘ＋１，ｙ）が入力され、また、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には、第
２データ入力端子Ｂを介して、現画像ブロックの画素デ
ータｂ（１，０）が入力される。
【０３１５】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ＋１，ｙ
＋１）−ｂ（１，１）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器４１１０によ
りｄ（ｘ＋１，ｙ）−ｂ（１，０）が演算されて、正数
変換器４１２０により （奇数） |d(x+1,y+1)-b(1,1)| （偶数） |d(x+1,y)-b(1,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。加算器４２１０には第２データ入
力端子Ｂを介して、期間ｃ１６において計算された上記
値が第２フリップフロップ４２２２より論理積演算器４
２４０を介して入力される。加算器４２１０では、上記
２つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ＋１，ｙ
＋１）−ｂ（１，１）が演算され、偶数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）では、減算器４１１０によ
りｄ（ｘ＋１，ｙ）−ｂ（１，０）が演算されて、正数
変換器４１２０により （奇数） |d(x+1,y+1)-b(1,1)| （偶数） |d(x+1,y)-b(1,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。加算器４２１０には第２データ入
力端子Ｂを介して、期間ｃ１６において計算された上記
値が第２フリップフロップ４２２２より論理積演算器４
２４０を介して入力される。加算器４２１０では、上記
２つのデータが加算され、 が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
【０３１６】期間ｃ２０において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には第１
データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には第２データ入力端子Ｂを介して、現画
像ブロックの画素データａ（１，０）が入力される。偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器
４１１０には第１データ入力端子Ａを介して、ｃ（ｘ＋
１，ｙ＋１）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データａ
（１，１）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には第１
データ入力端子Ａを介して、ｃ（ｘ＋１，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には第２データ入力端子Ｂを介して、現画
像ブロックの画素データａ（１，０）が入力される。偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器
４１１０には第１データ入力端子Ａを介して、ｃ（ｘ＋
１，ｙ＋１）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データａ
（１，１）が入力される。
【０３１７】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，
ｙ）−ａ（１，０）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、減算器４１１０により
ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）が演算されて、正
数変換器４１２０により （奇数） |c(x+1,y)-a(1,0)| （偶数） |c(x+1,y+1)-a(1,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１８において計算さ
れた上記値がフリップフロップ４２２２より論理積演算
器４２４０を介して入力される。加算器４２１０では、
上記２つのデータが加算され、 （奇数） |c(x,y+1)-a(0,1)| ＋ |c(x,y)-a(0,0)| ＋ |c(x+1,y+1)-a(1,1)| ＋ |c(x+1,y)-a(1,0)| ・・・（Ｑ１） （偶数） |c(x,y)-a(0,0)| ＋ |c(x,y+1)-a(0,1)| ＋ |c(x+1,y)-a(1,0)| ＋ |c(x+1,y+1)-a(1,1)| ・・・（Ｑ２） が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ＋１，
ｙ）−ａ（１，０）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、減算器４１１０により
ｃ（ｘ＋１，ｙ＋１）−ａ（１，１）が演算されて、正
数変換器４１２０により （奇数） |c(x+1,y)-a(1,0)| （偶数） |c(x+1,y+1)-a(1,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１８において計算さ
れた上記値がフリップフロップ４２２２より論理積演算
器４２４０を介して入力される。加算器４２１０では、
上記２つのデータが加算され、 （奇数） |c(x,y+1)-a(0,1)| ＋ |c(x,y)-a(0,0)| ＋ |c(x+1,y+1)-a(1,1)| ＋ |c(x+1,y)-a(1,0)| ・・・（Ｑ１） （偶数） |c(x,y)-a(0,0)| ＋ |c(x,y+1)-a(0,1)| ＋ |c(x+1,y)-a(1,0)| ＋ |c(x+1,y+1)-a(1,1)| ・・・（Ｑ２） が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
【０３１８】期間ｃ２１において、奇数列の各プロセッ
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には第１
データ入力端子Ａを介して、ｄ（ｘ＋１，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には第２データ入力端子Ｂを介して、現画
像ブロックの画素データｂ（１，０）が入力される。偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器
４１１０には第１データ入力端子Ａを介して、ｄ（ｘ＋
１，ｙ＋１）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データｂ
（１，１）が入力される。
サエレメントＰＥ（ｘ，ｙ）の減算器４１１０には第１
データ入力端子Ａを介して、ｄ（ｘ＋１，ｙ）が入力さ
れ、また、各プロセッサエレメントＰＥ（ｘ，ｙ）の減
算器４１１０には第２データ入力端子Ｂを介して、現画
像ブロックの画素データｂ（１，０）が入力される。偶
数列の各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器
４１１０には第１データ入力端子Ａを介して、ｄ（ｘ＋
１，ｙ＋１）が入力され、また、各プロセッサエレメン
トＰＥ（ｘ，ｙ）の減算器４１１０には、第２データ入
力端子Ｂを介して、現画像ブロックの画素データｂ
（１，１）が入力される。
【０３１９】奇数列の各プロセッサエレメントＰＥ
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ＋１，
ｙ）−ｂ（１，０）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、減算器４１１０により
ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）が演算されて、正
数変換器４１２０により （奇数） |d(x+1,y)-b(1,0)| （偶数） |d(x+1,y+1)-b(1,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１９において計算さ
れた上記値がフリップフロップ４２２２より論理積演算
器４２４０を介して入力される。加算器４２１０では、
上記２つのデータが加算され、 （奇数） |d(x,y+1)-b(0,1)| ＋ |d(x,y)-b(0,0)| ＋ |d(x+1,y+1)-b(1,1)| ＋ |d(x+1,y)-b(1,0)| ・・・（Ｑ３） （偶数） |d(x,y)-b(0,0)| ＋ |d(x,y+1)-b(0,1)| ＋ |d(x+1,y)-b(1,0)| ＋ |d(x+1,y+1)-b(1,1)| ・・・（Ｑ４） が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
（ｘ，ｙ）では、減算器４１１０によりｄ（ｘ＋１，
ｙ）−ｂ（１，０）が演算され、偶数列の各プロセッサ
エレメントＰＥ（ｘ，ｙ）では、減算器４１１０により
ｄ（ｘ＋１，ｙ＋１）−ｂ（１，１）が演算されて、正
数変換器４１２０により （奇数） |d(x+1,y)-b(1,0)| （偶数） |d(x+1,y+1)-b(1,1)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。また、加算器４２１０には、第２
データ入力端子Ｂを介して、期間ｃ１９において計算さ
れた上記値がフリップフロップ４２２２より論理積演算
器４２４０を介して入力される。加算器４２１０では、
上記２つのデータが加算され、 （奇数） |d(x,y+1)-b(0,1)| ＋ |d(x,y)-b(0,0)| ＋ |d(x+1,y+1)-b(1,1)| ＋ |d(x+1,y)-b(1,0)| ・・・（Ｑ３） （偶数） |d(x,y)-b(0,0)| ＋ |d(x,y+1)-b(0,1)| ＋ |d(x+1,y)-b(1,0)| ＋ |d(x+1,y+1)-b(1,1)| ・・・（Ｑ４） が算出されて、第１フリップフロップ４２２１に入力さ
れる。また、第１フリップフロップ４２２１から前回計
算されたデータ が第２フリップフロップ４２２２に入力される。
【０３２０】ここで、上記式（Ｑ２）は、図２〜図５に
示された参照画像第１フィールドＰｂ１の第１フィール
ド候補ブロック３１１と、現画像第１フィールドＰａ１
の現画像第１フィールドブロック１１１とのディストー
ションを表わす式である。また、奇数列のプロセッサエ
レメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ１）
は、変形すると偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）から出力される上記式（Ｑ２）と同等である
ので、奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）と
偶数列のプロセッサエレメントＰＥ（ｘ，ｙ）は、いず
れも各ディストーションを表わすデータを出力する。
示された参照画像第１フィールドＰｂ１の第１フィール
ド候補ブロック３１１と、現画像第１フィールドＰａ１
の現画像第１フィールドブロック１１１とのディストー
ションを表わす式である。また、奇数列のプロセッサエ
レメントＰＥ（ｘ，ｙ）から出力される上記式（Ｑ１）
は、変形すると偶数列のプロセッサエレメントＰＥ
（ｘ，ｙ）から出力される上記式（Ｑ２）と同等である
ので、奇数列のプロセッサエレメントＰＥ（ｘ，ｙ）と
偶数列のプロセッサエレメントＰＥ（ｘ，ｙ）は、いず
れも各ディストーションを表わすデータを出力する。
【０３２１】また、上記式（Ｑ３）、（Ｑ４）について
も、同様に参照画像第２フィールドＰｂ２の第２フィー
ルド候補ブロック３１２と、現画像第２フィールドＰａ
２の現画像第２フィールドブロック１１２とのディスト
ーションを表わす式である。したがって、各プロセッサ
エレメントＰＥ（ｘ，ｙ）において、サーチウインドウ
２１０内の全てのフィールドブロックディストーショ
ン、本実施例では９個の第１フィールド候補ブロック３
１１のそれぞれと、現画像第１フィールドブロック１１
１との各ディストーション、９個の第２フィールド候補
ブロック３１２のそれぞれと、現画像第２フィールドブ
ロック１１２との各ディストーションが算出されたこと
になる。
も、同様に参照画像第２フィールドＰｂ２の第２フィー
ルド候補ブロック３１２と、現画像第２フィールドＰａ
２の現画像第２フィールドブロック１１２とのディスト
ーションを表わす式である。したがって、各プロセッサ
エレメントＰＥ（ｘ，ｙ）において、サーチウインドウ
２１０内の全てのフィールドブロックディストーショ
ン、本実施例では９個の第１フィールド候補ブロック３
１１のそれぞれと、現画像第１フィールドブロック１１
１との各ディストーション、９個の第２フィールド候補
ブロック３１２のそれぞれと、現画像第２フィールドブ
ロック１１２との各ディストーションが算出されたこと
になる。
【０３２２】以下の説明では、上記式（Ｑ１）、（Ｑ
２）をＤｃ（ｘ，ｙ）、上記式（Ｑ３）、（Ｑ４）をＤ
ｄ（ｘ，ｙ）とし、作用の説明に戻る。期間ｃ２１の間
に発せられるパルス信号ＬＤ１に同期して、セレクタ４
３１０のデータ出力端子Ｙが第２フリップフロップ４２
２２のデータ出力端子Ｙにラッチされ、パルス信号ＣＫ
１の２２クロック目、すなわち、パルス信号ＣＫ２に同
期して、Ｄｃ（ｘ，ｙ）が第１フリップフロップ４３２
１にラッチされ、第１フリップフロップ４２２１からＤ
ｄ（ｘ，ｙ）が第２フリップフロップ４２２２に入力さ
れる。
２）をＤｃ（ｘ，ｙ）、上記式（Ｑ３）、（Ｑ４）をＤ
ｄ（ｘ，ｙ）とし、作用の説明に戻る。期間ｃ２１の間
に発せられるパルス信号ＬＤ１に同期して、セレクタ４
３１０のデータ出力端子Ｙが第２フリップフロップ４２
２２のデータ出力端子Ｙにラッチされ、パルス信号ＣＫ
１の２２クロック目、すなわち、パルス信号ＣＫ２に同
期して、Ｄｃ（ｘ，ｙ）が第１フリップフロップ４３２
１にラッチされ、第１フリップフロップ４２２１からＤ
ｄ（ｘ，ｙ）が第２フリップフロップ４２２２に入力さ
れる。
【０３２３】期間ｃ２３において、パルス信号ＬＤ１は
期間ｃ２２のままであるので、Ｄｄ（ｘ，ｙ）が第１フ
リップフロップ４３２１にラッチされ、第１フリップフ
ロップ４３２１からＤｃ（ｘ，ｙ）が第２フリップフロ
ップ４３２２に入力される。期間ｃ２４において、第１
フリップフロップ４３２１からＤｄ（ｘ，ｙ）が第２フ
リップフロップ４３２２に入力され、第２フリップフロ
ップ４３２２からＤｃ（ｘ，ｙ）が各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記ディ
ストーションＤｃ（ｘ，ｙ）は、プロセッサエレメント
の出力端子Ｄｏを介してフレームブロックディストーシ
ョン算出手段６０００のフリップフロップ６１１０、６
２１０、６３１０、加算器６１２０、６２２０、６３２
０およびフィールドブロック特定手段５０００の比較器
５１１０に、それぞれ入力される。また、各プロセッサ
エレメントＰＥ（ｘ，ｙ）のセレクタ４３１０は、第１
データ入力端子Ａを選択しているため、プロセッサエレ
メントＰＥ（１，０）、ＰＥ（１，１）、ＰＥ（１，
２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，
２）で算出された上記ディストーションＤｃ（ｘ，ｙ）
は、パルス信号ＣＫ２の２４クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝
送される。
期間ｃ２２のままであるので、Ｄｄ（ｘ，ｙ）が第１フ
リップフロップ４３２１にラッチされ、第１フリップフ
ロップ４３２１からＤｃ（ｘ，ｙ）が第２フリップフロ
ップ４３２２に入力される。期間ｃ２４において、第１
フリップフロップ４３２１からＤｄ（ｘ，ｙ）が第２フ
リップフロップ４３２２に入力され、第２フリップフロ
ップ４３２２からＤｃ（ｘ，ｙ）が各プロセッサエレメ
ントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記ディ
ストーションＤｃ（ｘ，ｙ）は、プロセッサエレメント
の出力端子Ｄｏを介してフレームブロックディストーシ
ョン算出手段６０００のフリップフロップ６１１０、６
２１０、６３１０、加算器６１２０、６２２０、６３２
０およびフィールドブロック特定手段５０００の比較器
５１１０に、それぞれ入力される。また、各プロセッサ
エレメントＰＥ（ｘ，ｙ）のセレクタ４３１０は、第１
データ入力端子Ａを選択しているため、プロセッサエレ
メントＰＥ（１，０）、ＰＥ（１，１）、ＰＥ（１，
２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，
２）で算出された上記ディストーションＤｃ（ｘ，ｙ）
は、パルス信号ＣＫ２の２４クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝
送される。
【０３２４】期間ｃ２５において、第２フリップフロッ
プ４３２２からＤｄ（ｘ，ｙ）が各プロセッサエレメン
トＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力される。
このとき、プロセッサエレメントＰＥ（０，０）、ＰＥ
（０，１）、ＰＥ（０，２）で算出された上記ディスト
ーションＤｄ（ｘ，ｙ）は、プロセッサエレメントの出
力端子Ｄｏを介してフレームブロックディストーション
算出手段６０００のフリップフロップ６１１０、６２１
０、６３１０、加算器６１２０、６２２０、６３２０お
よびフィールドブロック特定手段５０００の比較器５１
１０に、それぞれ入力される。また、各プロセッサエレ
メントＰＥ（ｘ，ｙ）のセレクタ４３１０は、第１デー
タ入力端子Ａを選択しているため、プロセッサエレメン
トＰＥ（１，０）、ＰＥ（１，１）、ＰＥ（１，２）、
ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算
出された上記ディストーションＤｄ（ｘ，ｙ）は、パル
ス信号ＣＫ２の２５クロック目に同期して、各プロセッ
サエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝送される
とともに、各プロセッサエレメントＰＥ（ｘ−１，ｙ）
の第１フリップフロップ４３２１からＤｃ（ｘ，ｙ）が
第２フリップフロップ４３２２に入力される。
プ４３２２からＤｄ（ｘ，ｙ）が各プロセッサエレメン
トＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力される。
このとき、プロセッサエレメントＰＥ（０，０）、ＰＥ
（０，１）、ＰＥ（０，２）で算出された上記ディスト
ーションＤｄ（ｘ，ｙ）は、プロセッサエレメントの出
力端子Ｄｏを介してフレームブロックディストーション
算出手段６０００のフリップフロップ６１１０、６２１
０、６３１０、加算器６１２０、６２２０、６３２０お
よびフィールドブロック特定手段５０００の比較器５１
１０に、それぞれ入力される。また、各プロセッサエレ
メントＰＥ（ｘ，ｙ）のセレクタ４３１０は、第１デー
タ入力端子Ａを選択しているため、プロセッサエレメン
トＰＥ（１，０）、ＰＥ（１，１）、ＰＥ（１，２）、
ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算
出された上記ディストーションＤｄ（ｘ，ｙ）は、パル
ス信号ＣＫ２の２５クロック目に同期して、各プロセッ
サエレメントＰＥ（ｘ−１，ｙ）にそれぞれ伝送される
とともに、各プロセッサエレメントＰＥ（ｘ−１，ｙ）
の第１フリップフロップ４３２１からＤｃ（ｘ，ｙ）が
第２フリップフロップ４３２２に入力される。
【０３２５】期間ｃ２６において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ，ｙ）が第２フリップフロップ４３２２
に入力され、第２フリップフロップ４３２２からＤｃ
（ｘ，ｙ）が各プロセッサエレメントＰＥ（ｘ−１，
ｙ）の出力端子Ｄｏを介して出力される。このとき、プ
ロセッサエレメントＰＥ（０，０）、ＰＥ（０，１）、
ＰＥ（０，２）から出力されるディストーションＤｃ
（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄｏを
介してフレームブロックディストーション算出手段６０
００のフリップフロップ６１１０、６２１０、６３１
０、加算器６１２０、６２２０、６３２０およびフィー
ルドブロック特定手段５０００の比較器５１１０に、そ
れぞれ入力される。また、プロセッサエレメントＰＥ
（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算出さ
れた上記ディストーションＤｃ（ｘ，ｙ）は、パルス信
号ＣＫ２の２４クロック目に同期して、各プロセッサエ
レメントＰＥ（ｘ−２，ｙ）にそれぞれ伝送される。
ントＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ，ｙ）が第２フリップフロップ４３２２
に入力され、第２フリップフロップ４３２２からＤｃ
（ｘ，ｙ）が各プロセッサエレメントＰＥ（ｘ−１，
ｙ）の出力端子Ｄｏを介して出力される。このとき、プ
ロセッサエレメントＰＥ（０，０）、ＰＥ（０，１）、
ＰＥ（０，２）から出力されるディストーションＤｃ
（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄｏを
介してフレームブロックディストーション算出手段６０
００のフリップフロップ６１１０、６２１０、６３１
０、加算器６１２０、６２２０、６３２０およびフィー
ルドブロック特定手段５０００の比較器５１１０に、そ
れぞれ入力される。また、プロセッサエレメントＰＥ
（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算出さ
れた上記ディストーションＤｃ（ｘ，ｙ）は、パルス信
号ＣＫ２の２４クロック目に同期して、各プロセッサエ
レメントＰＥ（ｘ−２，ｙ）にそれぞれ伝送される。
【０３２６】期間ｃ２７において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ，ｙ）が出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）から出力されるディス
トーションＤｄ（ｘ，ｙ）は、プロセッサエレメントの
出力端子Ｄｏを介してフレームブロックディストーショ
ン算出手段６０００のフリップフロップ６１１０、６２
１０、６３１０、加算器６１２０、６２２０、６３２０
およびフィールドブロック特定手段５０００の比較器５
１１０に、それぞれ入力される。また、プロセッサエレ
メントＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，
２）で算出された上記ディストーションＤｄ（ｘ，ｙ）
は、パルス信号ＣＫ２の２７クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−２，ｙ）にそれぞれ伝
送されるとともに、各プロセッサエレメントＰＥ（ｘ−
２，ｙ）の第１フリップフロップ４３２１からＤｃ
（ｘ，ｙ）が第２フリップフロップ４３２２に入力され
る。
ントＰＥ（ｘ−１，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ，ｙ）が出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）から出力されるディス
トーションＤｄ（ｘ，ｙ）は、プロセッサエレメントの
出力端子Ｄｏを介してフレームブロックディストーショ
ン算出手段６０００のフリップフロップ６１１０、６２
１０、６３１０、加算器６１２０、６２２０、６３２０
およびフィールドブロック特定手段５０００の比較器５
１１０に、それぞれ入力される。また、プロセッサエレ
メントＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，
２）で算出された上記ディストーションＤｄ（ｘ，ｙ）
は、パルス信号ＣＫ２の２７クロック目に同期して、各
プロセッサエレメントＰＥ（ｘ−２，ｙ）にそれぞれ伝
送されるとともに、各プロセッサエレメントＰＥ（ｘ−
２，ｙ）の第１フリップフロップ４３２１からＤｃ
（ｘ，ｙ）が第２フリップフロップ４３２２に入力され
る。
【０３２７】期間ｃ２８において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ，ｙ）が第２フリップフロップ４３２２
に入力され、第２フリップフロップ４３２２からＤｃ
（ｘ，ｙ）が各プロセッサエレメントＰＥ（ｘ−２，
ｙ）の出力端子Ｄｏを介して出力される。このとき、プ
ロセッサエレメントＰＥ（０，０）、ＰＥ（０，１）、
ＰＥ（０，２）から出力されるディストーションＤｃ
（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄｏを
介してフレームブロックディストーション算出手段６０
００のフリップフロップ６１１０、６２１０、６３１
０、加算器６１２０、６２２０、６３２０およびフィー
ルドブロック特定手段５０００の比較器５１１０に、そ
れぞれ入力される。
ントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ，ｙ）が第２フリップフロップ４３２２
に入力され、第２フリップフロップ４３２２からＤｃ
（ｘ，ｙ）が各プロセッサエレメントＰＥ（ｘ−２，
ｙ）の出力端子Ｄｏを介して出力される。このとき、プ
ロセッサエレメントＰＥ（０，０）、ＰＥ（０，１）、
ＰＥ（０，２）から出力されるディストーションＤｃ
（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄｏを
介してフレームブロックディストーション算出手段６０
００のフリップフロップ６１１０、６２１０、６３１
０、加算器６１２０、６２２０、６３２０およびフィー
ルドブロック特定手段５０００の比較器５１１０に、そ
れぞれ入力される。
【０３２８】期間ｃ２９において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ，ｙ）が出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）から出力されるディス
トーションＤｄ（ｘ，ｙ）は、プロセッサエレメントの
出力端子Ｄｏを介してフレームブロックディストーショ
ン算出手段６０００のフリップフロップ６１１０、６２
１０、６３１０、加算器６１２０、６２２０、６３２０
およびフィールドブロック特定手段５０００の比較器５
１１０に、それぞれ入力される。
ントＰＥ（ｘ−２，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ，ｙ）が出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）から出力されるディス
トーションＤｄ（ｘ，ｙ）は、プロセッサエレメントの
出力端子Ｄｏを介してフレームブロックディストーショ
ン算出手段６０００のフリップフロップ６１１０、６２
１０、６３１０、加算器６１２０、６２２０、６３２０
およびフィールドブロック特定手段５０００の比較器５
１１０に、それぞれ入力される。
【０３２９】次に、フィールドブロック特定手段５００
０の作用について説明する。フィールドブロック特定手
段５０００では、比較器５１１０に各データ入力端子Ａ
０、Ａ１、Ａ２を介して、サーチウインドウデータ転送
保持手段３０００およびフィールドブロックディストー
ション算出手段４０００の各プロセッサエレメントＰＥ
（ｘ，ｙ）によって求められたそれぞれのフィールドブ
ロックディストーションが入力される。以下の説明で
は、信号の表わす２値を”０”と”１”とし、また、各
プロセッサエレメントＰＥ（ｘ，ｙ）から算出された第
１フィールドブロックディストーションをＤｃ（ｘ，
ｙ）、第２フィールドブロックディストーションをＤｄ
（ｘ，ｙ）として説明する。
０の作用について説明する。フィールドブロック特定手
段５０００では、比較器５１１０に各データ入力端子Ａ
０、Ａ１、Ａ２を介して、サーチウインドウデータ転送
保持手段３０００およびフィールドブロックディストー
ション算出手段４０００の各プロセッサエレメントＰＥ
（ｘ，ｙ）によって求められたそれぞれのフィールドブ
ロックディストーションが入力される。以下の説明で
は、信号の表わす２値を”０”と”１”とし、また、各
プロセッサエレメントＰＥ（ｘ，ｙ）から算出された第
１フィールドブロックディストーションをＤｃ（ｘ，
ｙ）、第２フィールドブロックディストーションをＤｄ
（ｘ，ｙ）として説明する。
【０３３０】まず、期間ｃ２３において、パルス信号Ｌ
Ｄ２に同期して、論理和演算器５１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ５３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ２に同期して入力さ
れた信号により、カウンタ５３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。
Ｄ２に同期して、論理和演算器５１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ５３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ２に同期して入力さ
れた信号により、カウンタ５３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。
【０３３１】次に、パルス信号ＣＫ２の２４クロック目
に同期して、Ｄｃ（０，０）、Ｄｃ（０，１）、Ｄｃ
（０，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中から最も小さ
いディストーションが選択されて、データ出力端子Ｙを
介して最小のディストーションが出力され、最小のディ
ストーションに対応するデータ入力端子をＬＭＶｙと
し、０、１または２がデータ出力端子Ｍを介して出力さ
れる。本実施例では、図９に示されるように最小のディ
ストーションはＤｃ（０，０）であり、ＬＭＶｙは０で
ある。
に同期して、Ｄｃ（０，０）、Ｄｃ（０，１）、Ｄｃ
（０，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中から最も小さ
いディストーションが選択されて、データ出力端子Ｙを
介して最小のディストーションが出力され、最小のディ
ストーションに対応するデータ入力端子をＬＭＶｙと
し、０、１または２がデータ出力端子Ｍを介して出力さ
れる。本実施例では、図９に示されるように最小のディ
ストーションはＤｃ（０，０）であり、ＬＭＶｙは０で
ある。
【０３３２】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器５１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器５１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
【０３３３】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤｃ（０，０）と、第２データ入
力端子Ｂを介して入力された上記最大値のデータを比較
し、Ｄｃ（０，０）の方が小さいため信号出力端子Ｙを
介して１が出力される。セレクタ５１３０では、信号入
力端子Ｓを介して１が入力されるため、データ入力端子
Ａを介して入力されているＤｃ（０，０）がデータ出力
端子Ｙを介して出力され、第１フリップフロップ５１４
１に入力される。
Ａを介して入力されたＤｃ（０，０）と、第２データ入
力端子Ｂを介して入力された上記最大値のデータを比較
し、Ｄｃ（０，０）の方が小さいため信号出力端子Ｙを
介して１が出力される。セレクタ５１３０では、信号入
力端子Ｓを介して１が入力されるため、データ入力端子
Ａを介して入力されているＤｃ（０，０）がデータ出力
端子Ｙを介して出力され、第１フリップフロップ５１４
１に入力される。
【０３３４】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、信号入力端子ＣＬに入力される信号ＬＤ２
によってリセットされたデータ０がカウント出力端子Ｑ
ｎを介してＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、信号入力端子ＣＬに入力される信号ＬＤ２
によってリセットされたデータ０がカウント出力端子Ｑ
ｎを介してＣＴｘとして出力される。
【０３３５】次に、パルス信号ＣＫ２の２５クロック目
に同期して、Ｄｄ（０，０）、Ｄｄ（０，１）、Ｄｄ
（０，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
ディストーションＤｄ（０，２）がデータ出力端子Ｙを
介して出力され、Ｄｄ（０，２）が入力されたデータ入
力端子Ａ２を表わす２が、データ出力端子Ｍを介して出
力される。
に同期して、Ｄｄ（０，０）、Ｄｄ（０，１）、Ｄｄ
（０，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
ディストーションＤｄ（０，２）がデータ出力端子Ｙを
介して出力され、Ｄｄ（０，２）が入力されたデータ入
力端子Ａ２を表わす２が、データ出力端子Ｍを介して出
力される。
【０３３６】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器５１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器５１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
【０３３７】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤｄ（０，２）と、第２データ入
力端子Ｂを介して入力された上記最大値のデータを比較
し、Ｄｄ（０，２）の方が小さいため信号出力端子Ｙを
介して１が出力される。セレクタ５１３０では、信号入
力端子Ｓを介して１が入力されるため、データ入力端子
Ａを介して入力されているＤｄ（０，２）がデータ出力
端子Ｙを介して出力され、第１フリップフロップ５１４
１に入力される。
Ａを介して入力されたＤｄ（０，２）と、第２データ入
力端子Ｂを介して入力された上記最大値のデータを比較
し、Ｄｄ（０，２）の方が小さいため信号出力端子Ｙを
介して１が出力される。セレクタ５１３０では、信号入
力端子Ｓを介して１が入力されるため、データ入力端子
Ａを介して入力されているＤｄ（０，２）がデータ出力
端子Ｙを介して出力され、第１フリップフロップ５１４
１に入力される。
【０３３８】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち２を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、リセットされたデータ０がカウント出力端
子Ｑｎを介してＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち２を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、リセットされたデータ０がカウント出力端
子Ｑｎを介してＣＴｘとして出力される。
【０３３９】同時に、パルス信号ＣＫ２の２５クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤｃ（０，０）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ０がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。
目に同期して、第１フリップフロップ５１４１では、入
力データＤｃ（０，０）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ０がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。
【０３４０】次に、パルス信号ＣＫ２の２６クロック目
に同期して、Ｄｃ（１，０）、Ｄｃ（１，１）、Ｄｃ
（１，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
ディストーションＤｃ（１，２）がデータ出力端子Ｙを
介して出力され、Ｄｃ（１，２）が入力されたデータ入
力端子Ａ２を表わす２が、データ出力端子Ｍを介して出
力される。
に同期して、Ｄｃ（１，０）、Ｄｃ（１，１）、Ｄｃ
（１，２）が、比較器５１１０にデータ入力端子Ａ０、
Ａ１、Ａ２を介してそれぞれ入力される。比較器５１１
０では、データ入力端子Ａ０、Ａ１、Ａ２を介してそれ
ぞれ入力されたデータが比較され、その中で最も小さい
ディストーションＤｃ（１，２）がデータ出力端子Ｙを
介して出力され、Ｄｃ（１，２）が入力されたデータ入
力端子Ａ２を表わす２が、データ出力端子Ｍを介して出
力される。
【０３４１】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｃ（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｃ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｃ（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｃ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
【０３４２】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤｃ（１，２）と、第２データ入
力端子Ｂを介して入力されたＤｃ（０，０）を比較し、
Ｄｃ（０，０）の方が小さいため信号出力端子Ｙを介し
て０が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して０が入力されるため、データ入力端子Ｂを
介して入力されているＤｃ（０，０）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
Ａを介して入力されたＤｃ（１，２）と、第２データ入
力端子Ｂを介して入力されたＤｃ（０，０）を比較し、
Ｄｃ（０，０）の方が小さいため信号出力端子Ｙを介し
て０が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して０が入力されるため、データ入力端子Ｂを
介して入力されているＤｃ（０，０）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
【０３４３】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
て第１フリップフロップ５２３１に出力される。カウン
タ５３１０では、ＣＫ２のパルス信号に同期して、パル
ス信号ＣＴＥによりカウントアップされたデータ１がカ
ウント出力端子Ｑｎを介してＣＴｘとして出力される。
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
て第１フリップフロップ５２３１に出力される。カウン
タ５３１０では、ＣＫ２のパルス信号に同期して、パル
ス信号ＣＴＥによりカウントアップされたデータ１がカ
ウント出力端子Ｑｎを介してＣＴｘとして出力される。
【０３４４】同時に、パルス信号ＣＫ２の２６クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤｄ（０，２）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ２がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。
目に同期して、第１フリップフロップ５１４１では、入
力データＤｄ（０，２）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ２がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。
【０３４５】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２７クロック目に同期
して、Ｄｄ（１，０）、Ｄｄ（１，１）、Ｄｄ（１，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤｄ（１，１）がデータ出力端子Ｙを介し
て出力され、Ｄｄ（１，１）が入力されたデータ入力端
子Ａ１を表わす１が、データ出力端子Ｍを介して出力さ
れる。
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２７クロック目に同期
して、Ｄｄ（１，０）、Ｄｄ（１，１）、Ｄｄ（１，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤｄ（１，１）がデータ出力端子Ｙを介し
て出力され、Ｄｄ（１，１）が入力されたデータ入力端
子Ａ１を表わす１が、データ出力端子Ｍを介して出力さ
れる。
【０３４６】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｄ（０，２）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｄ（０，２）がそのままデータ出力端子Ｙを介し
て出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｄ（０，２）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｄ（０，２）がそのままデータ出力端子Ｙを介し
て出力される。
【０３４７】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤｄ（１，１）と、第２データ入
力端子Ｂを介して入力されたＤｄ（０，２）を比較し、
Ｄｄ（１，１）の方が小さいため信号出力端子Ｙを介し
て１が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して１が入力されるため、データ入力端子Ａを
介して入力されているＤｄ（１，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
Ａを介して入力されたＤｄ（１，１）と、第２データ入
力端子Ｂを介して入力されたＤｄ（０，２）を比較し、
Ｄｄ（１，１）の方が小さいため信号出力端子Ｙを介し
て１が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して１が入力されるため、データ入力端子Ａを
介して入力されているＤｄ（１，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
【０３４８】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、データ１がカウント出力端子Ｑｎを介して
ＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、データ１がカウント出力端子Ｑｎを介して
ＣＴｘとして出力される。
【０３４９】同時に、パルス信号ＣＫ２の２７クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤｃ（０，０）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ０がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。
目に同期して、第１フリップフロップ５１４１では、入
力データＤｃ（０，０）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ０がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ０がデータ出力端
子Ｙを介して出力される。
【０３５０】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ２がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２８クロック目に同期
して、Ｄｃ（２，０）、Ｄｃ（２，１）、Ｄｃ（２，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤｃ（２，１）がデータ出力端子Ｙを介し
て出力され、Ｄｃ（２，１）が入力されたデータ入力端
子Ａ１を表わす１が、データ出力端子Ｍを介して出力さ
れる。
は、Ｍｙとして入力データ２がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２８クロック目に同期
して、Ｄｃ（２，０）、Ｄｃ（２，１）、Ｄｃ（２，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤｃ（２，１）がデータ出力端子Ｙを介し
て出力され、Ｄｃ（２，１）が入力されたデータ入力端
子Ａ１を表わす１が、データ出力端子Ｍを介して出力さ
れる。
【０３５１】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｃ（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｃ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｃ（０，０）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｃ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
【０３５２】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤｃ（２，１）と、第２データ入
力端子Ｂを介して入力されたＤｃ（０，０）を比較し、
Ｄｃ（２，１）の方が小さいため信号出力端子Ｙを介し
て１が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して１が入力されるため、データ入力端子Ａを
介して入力されているＤｃ（２，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
Ａを介して入力されたＤｃ（２，１）と、第２データ入
力端子Ｂを介して入力されたＤｃ（０，０）を比較し、
Ｄｃ（２，１）の方が小さいため信号出力端子Ｙを介し
て１が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して１が入力されるため、データ入力端子Ａを
介して入力されているＤｃ（２，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
【０３５３】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、パルス信号ＣＴＥによりカウントアップさ
れたデータ２がカウント出力端子Ｑｎを介してＣＴｘと
して出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介して第１フリップフロップ５２３１に出
力される。カウンタ５３１０では、ＣＫ２のパルス信号
に同期して、パルス信号ＣＴＥによりカウントアップさ
れたデータ２がカウント出力端子Ｑｎを介してＣＴｘと
して出力される。
【０３５４】同時に、パルス信号ＣＫ２の２８クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤｄ（１，１）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ１がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ１がデータ出力端
子Ｙを介して出力される。
目に同期して、第１フリップフロップ５１４１では、入
力データＤｄ（１，１）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ１がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ１がデータ出力端
子Ｙを介して出力される。
【０３５５】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２９クロック目に同期
して、Ｄｄ（２，０）、Ｄｄ（２，１）、Ｄｄ（２，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤｄ（２，０）がデータ出力端子Ｙを介し
て出力され、Ｄｄ（２，０）が入力されたデータ入力端
子Ａ０を表わす０が、データ出力端子Ｍを介して出力さ
れる。
は、Ｍｙとして入力データ０がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ０がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の２９クロック目に同期
して、Ｄｄ（２，０）、Ｄｄ（２，１）、Ｄｄ（２，
２）が、比較器５１１０にデータ入力端子Ａ０、Ａ１、
Ａ２を介してそれぞれ入力される。比較器５１１０で
は、データ入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ
入力されたデータが比較され、その中で最も小さいディ
ストーションＤｄ（２，０）がデータ出力端子Ｙを介し
て出力され、Ｄｄ（２，０）が入力されたデータ入力端
子Ａ０を表わす０が、データ出力端子Ｍを介して出力さ
れる。
【０３５６】第２フリップフロップ５１４２では、パル
ス信号ＣＫ２のパルスに同期して、Ｄｄ（１，１）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｄ（１，１）がそのままデータ出力端子Ｙを介し
て出力される。
ス信号ＣＫ２のパルスに同期して、Ｄｄ（１，１）がデ
ータ出力端子Ｙを介して出力され、論理和演算器５１５
０では、信号入力端子Ａを介して入力されている信号が
０なので、データ入力端子Ｂを介して入力されているデ
ータＤｄ（１，１）がそのままデータ出力端子Ｙを介し
て出力される。
【０３５７】比較器５１２０では、第１データ入力端子
Ａを介して入力されたＤｄ（２，０）と、第２データ入
力端子Ｂを介して入力されたＤｄ（１，１）を比較し、
Ｄｄ（１，１）の方が小さいため信号出力端子Ｙを介し
て０が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して０が入力されるため、データ入力端子Ａを
介して入力されているＤｄ（２，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
Ａを介して入力されたＤｄ（２，０）と、第２データ入
力端子Ｂを介して入力されたＤｄ（１，１）を比較し、
Ｄｄ（１，１）の方が小さいため信号出力端子Ｙを介し
て０が出力される。セレクタ５１３０では、信号入力端
子Ｓを介して０が入力されるため、データ入力端子Ａを
介して入力されているＤｄ（２，１）がデータ出力端子
Ｙを介して出力され、第１フリップフロップ５１４１に
入力される。
【０３５８】セレクタ５２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ１を入力し、データ出力端子Ｙを介し
て第１フリップフロップ５２３１に出力される。カウン
タ５３１０では、ＣＫ２のパルス信号に同期して、デー
タ２がカウント出力端子Ｑｎを介してＣＴｘとして出力
される。
介して入力された信号０により、データ入力端子Ａを選
択して入力データ１を入力し、データ出力端子Ｙを介し
て第１フリップフロップ５２３１に出力される。カウン
タ５３１０では、ＣＫ２のパルス信号に同期して、デー
タ２がカウント出力端子Ｑｎを介してＣＴｘとして出力
される。
【０３５９】同時に、パルス信号ＣＫ２の２９クロック
目に同期して、第１フリップフロップ５１４１では、入
力データＤｃ（２，１）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ１がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ２がデータ出力端
子Ｙを介して出力される。
目に同期して、第１フリップフロップ５１４１では、入
力データＤｃ（２，１）がデータ出力端子Ｙを介して出
力され、第１フリップフロップ５２３１では、入力デー
タ１がデータ出力端子Ｙを介して出力され、第１フリッ
プフロップ５３３１では、入力データ２がデータ出力端
子Ｙを介して出力される。
【０３６０】また、第２フリップフロップ５２３２で
は、Ｍｙとして入力データ１がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ１がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の３０クロック目に同期
して、第１フリップフロップ５１４１では、入力データ
Ｄｄ（１，１）がデータ出力端子Ｙを介して出力され、
第１フリップフロップ５２３１では、入力データ１がデ
ータ出力端子Ｙを介して出力され、第１フリップフロッ
プ５３３１では、入力データ１がデータ出力端子Ｙを介
して出力される。
は、Ｍｙとして入力データ１がデータ出力端子Ｙを介し
て出力され、第２フリップフロップ５３３２では、Ｍｘ
として入力データ１がデータ出力端子Ｙを介して出力さ
れる。次に、パルス信号ＣＫ２の３０クロック目に同期
して、第１フリップフロップ５１４１では、入力データ
Ｄｄ（１，１）がデータ出力端子Ｙを介して出力され、
第１フリップフロップ５２３１では、入力データ１がデ
ータ出力端子Ｙを介して出力され、第１フリップフロッ
プ５３３１では、入力データ１がデータ出力端子Ｙを介
して出力される。
【０３６１】また、第２フリップフロップ５２３２で
は、入力データ１がＭｙとしてデータ出力端子Ｙを介し
て出力され、換算テーブル５２４０では、データ入力端
子Ａを介して入力されたデータ１が動きベクトルに換算
され、データ出力端子Ｙを介して換算データ０が出力さ
れ、第２フリップフロップ５３３２では、入力データ２
がＭｘとしてデータ出力端子Ｙを介して出力され、換算
テーブル５３４０では、データ入力端子Ａを介して入力
されたデータ２が動きベクトルに換算され、データ出力
端子Ｙを介して換算データ１が出力される。
は、入力データ１がＭｙとしてデータ出力端子Ｙを介し
て出力され、換算テーブル５２４０では、データ入力端
子Ａを介して入力されたデータ１が動きベクトルに換算
され、データ出力端子Ｙを介して換算データ０が出力さ
れ、第２フリップフロップ５３３２では、入力データ２
がＭｘとしてデータ出力端子Ｙを介して出力され、換算
テーブル５３４０では、データ入力端子Ａを介して入力
されたデータ２が動きベクトルに換算され、データ出力
端子Ｙを介して換算データ１が出力される。
【０３６２】次に、パルス信号ＣＫ２の３１クロック目
に同期して、第２フリップフロップ５２３２では、入力
データ１がＭｙとしてデータ出力端子Ｙを介して出力さ
れ、換算テーブル５２４０では、データ入力端子Ａを介
して入力されたデータ１が動きベクトルに換算され、デ
ータ出力端子Ｙを介して換算データ０が出力され、第２
フリップフロップ５３３２では、入力データ１がＭｘと
してデータ出力端子Ｙを介して出力され、換算テーブル
５３４０では、データ入力端子Ａを介して入力されたデ
ータ１が動きベクトルに換算され、データ出力端子Ｙを
介して換算データ０が出力される。
に同期して、第２フリップフロップ５２３２では、入力
データ１がＭｙとしてデータ出力端子Ｙを介して出力さ
れ、換算テーブル５２４０では、データ入力端子Ａを介
して入力されたデータ１が動きベクトルに換算され、デ
ータ出力端子Ｙを介して換算データ０が出力され、第２
フリップフロップ５３３２では、入力データ１がＭｘと
してデータ出力端子Ｙを介して出力され、換算テーブル
５３４０では、データ入力端子Ａを介して入力されたデ
ータ１が動きベクトルに換算され、データ出力端子Ｙを
介して換算データ０が出力される。
【０３６３】また、第１セレクタ付きフリップフロップ
５１８０では、入力信号ＳＭＶ１が入力されるため、セ
レクタ９１１０により選択されているＤｃ（２，１）
が、フリップフロップ９１２０から出力され、第１フィ
ールドブロックディストーションＭｉｎＤｉｓＦｉ１と
してＤｃ（２，１）がデータ出力端子Ｏを介して出力さ
れ、第１セレクタ付きフリップフロップ５２８０では、
入力信号ＳＭＶ１が入力されるため、セレクタ９１１０
により選択されているデータ０が、フリップフロップ９
１２０から出力され、第１フィールド動きベクトル垂直
成分ＭＶＦｉ１ｙとしてデータ０がデータ出力端子Ｏを
介して出力され、第１セレクタ付きフリップフロップ５
３８０では、入力信号ＳＭＶ１が入力されるため、セレ
クタ９１１０により選択されているデータ１が、フリッ
プフロップ９１２０から出力され、第１フィールド動き
ベクトル水平成分ＭＶＦｉ１ｘとしてデータ１がデータ
出力端子Ｏを介して出力される。
５１８０では、入力信号ＳＭＶ１が入力されるため、セ
レクタ９１１０により選択されているＤｃ（２，１）
が、フリップフロップ９１２０から出力され、第１フィ
ールドブロックディストーションＭｉｎＤｉｓＦｉ１と
してＤｃ（２，１）がデータ出力端子Ｏを介して出力さ
れ、第１セレクタ付きフリップフロップ５２８０では、
入力信号ＳＭＶ１が入力されるため、セレクタ９１１０
により選択されているデータ０が、フリップフロップ９
１２０から出力され、第１フィールド動きベクトル垂直
成分ＭＶＦｉ１ｙとしてデータ０がデータ出力端子Ｏを
介して出力され、第１セレクタ付きフリップフロップ５
３８０では、入力信号ＳＭＶ１が入力されるため、セレ
クタ９１１０により選択されているデータ１が、フリッ
プフロップ９１２０から出力され、第１フィールド動き
ベクトル水平成分ＭＶＦｉ１ｘとしてデータ１がデータ
出力端子Ｏを介して出力される。
【０３６４】次に、パルス信号ＣＫ２の３２クロック目
に同期して、第２セレクタ付きフリップフロップ５１９
０では、入力信号ＳＭＶ２が入力されるため、セレクタ
９１１０により選択されているＤｄ（１，１）が、フリ
ップフロップ９１２０から出力され、第２フィールドブ
ロックディストーションＭｉｎＤｉｓＦｉ２としてＤｄ
（１，１）がデータ出力端子Ｏを介して出力され、第２
セレクタ付きフリップフロップ５２９０では、入力信号
ＳＭＶ２が入力されるため、セレクタ９１１０により選
択されているデータ０が、フリップフロップ９１２０か
ら出力され、第２フィールド動きベクトル垂直成分ＭＶ
Ｆｉ２ｙとしてデータ０がデータ出力端子Ｏを介して出
力され、第２セレクタ付きフリップフロップ５３９０で
は、入力信号ＳＭＶ２が入力されるため、セレクタ９１
１０により選択されているデータ０が、フリップフロッ
プ９１２０から出力され、第２フィールド動きベクトル
水平成分ＭＶＦｉ２ｘとしてデータ０がデータ出力端子
Ｏを介して出力される。
に同期して、第２セレクタ付きフリップフロップ５１９
０では、入力信号ＳＭＶ２が入力されるため、セレクタ
９１１０により選択されているＤｄ（１，１）が、フリ
ップフロップ９１２０から出力され、第２フィールドブ
ロックディストーションＭｉｎＤｉｓＦｉ２としてＤｄ
（１，１）がデータ出力端子Ｏを介して出力され、第２
セレクタ付きフリップフロップ５２９０では、入力信号
ＳＭＶ２が入力されるため、セレクタ９１１０により選
択されているデータ０が、フリップフロップ９１２０か
ら出力され、第２フィールド動きベクトル垂直成分ＭＶ
Ｆｉ２ｙとしてデータ０がデータ出力端子Ｏを介して出
力され、第２セレクタ付きフリップフロップ５３９０で
は、入力信号ＳＭＶ２が入力されるため、セレクタ９１
１０により選択されているデータ０が、フリップフロッ
プ９１２０から出力され、第２フィールド動きベクトル
水平成分ＭＶＦｉ２ｘとしてデータ０がデータ出力端子
Ｏを介して出力される。
【０３６５】以上により、現画像第１フィールドブロッ
ク１１１に対応する最小第１フィールドブロックディス
トーションＤｃ（２，１）と第１フィールド動きベクト
ル（１，０）が求まり、現画像第２フィールドブロック
１１２に対応する最小第２フィールドブロックディスト
ーションＤｄ（１，１）と第２フィールド動きベクトル
（０，０）が求まる。
ク１１１に対応する最小第１フィールドブロックディス
トーションＤｃ（２，１）と第１フィールド動きベクト
ル（１，０）が求まり、現画像第２フィールドブロック
１１２に対応する最小第２フィールドブロックディスト
ーションＤｄ（１，１）と第２フィールド動きベクトル
（０，０）が求まる。
【０３６６】したがって、フィールドブロック特定手段
５０００により、サーチウインドウ２１０内の全ての第
１フィールド候補ブロック３１１と現画像第１フィール
ドブロック１１１との間の最小第１フィールドブロック
ディストーションＭｉｎＤｉｓＦｉ１および最小第１フ
ィールドブロックディストーションに対応する第１フィ
ールド動きベクトルＭＶ１（ｘ，ｙ）が算出されるとと
もに、サーチウインドウ２１０内の全ての第２フィール
ド候補ブロック３１２と現画像第２フィールドブロック
１１２との間の最小第２フィールドブロックディストー
ションＭｉｎＤｉｓＦｉ２および最小第２フィールドブ
ロックディストーションに対応する第２フィールド動き
ベクトルＭＶ２（ｘ，ｙ）が算出される。
５０００により、サーチウインドウ２１０内の全ての第
１フィールド候補ブロック３１１と現画像第１フィール
ドブロック１１１との間の最小第１フィールドブロック
ディストーションＭｉｎＤｉｓＦｉ１および最小第１フ
ィールドブロックディストーションに対応する第１フィ
ールド動きベクトルＭＶ１（ｘ，ｙ）が算出されるとと
もに、サーチウインドウ２１０内の全ての第２フィール
ド候補ブロック３１２と現画像第２フィールドブロック
１１２との間の最小第２フィールドブロックディストー
ションＭｉｎＤｉｓＦｉ２および最小第２フィールドブ
ロックディストーションに対応する第２フィールド動き
ベクトルＭＶ２（ｘ，ｙ）が算出される。
【０３６７】次に、フレームブロックディストーション
算出手段６０００の作用について説明する。フレームブ
ロックディストーション算出手段６０００では、フリッ
プフロップ６１１０、６２１０、６３１０にデータ入力
端子Ａを介して、フィールドブロックディストーション
算出手段３０００の各プロセッサエレメントＰＥ（ｘ，
ｙ）によって求められたそれぞれのフィールドブロック
ディストーションが入力されるとともに、加算器６１２
０、６２２０、６３２０にデータ入力端子Ｂを介して、
上記それぞれのフィールドブロックディストーションが
入力される。
算出手段６０００の作用について説明する。フレームブ
ロックディストーション算出手段６０００では、フリッ
プフロップ６１１０、６２１０、６３１０にデータ入力
端子Ａを介して、フィールドブロックディストーション
算出手段３０００の各プロセッサエレメントＰＥ（ｘ，
ｙ）によって求められたそれぞれのフィールドブロック
ディストーションが入力されるとともに、加算器６１２
０、６２２０、６３２０にデータ入力端子Ｂを介して、
上記それぞれのフィールドブロックディストーションが
入力される。
【０３６８】まず、パルス信号ＣＫ２の２４クロック目
に同期して、Ｄｃ（０，０）、Ｄｃ（０，１）、Ｄｃ
（０，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介してそれぞ
れ入力される。次に、パルス信号ＣＫ２の２５クロック
目に同期して、Ｄｄ（０，０）、Ｄｄ（０，１）、Ｄｄ
（０，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤｃ（０，
０）、Ｄｃ（０，１）、Ｄｃ（０，２）が出力され、そ
れぞれ加算器６１２０、６２２０、６３２０に第１デー
タ入力端子Ａを介して入力される。加算器６１２０、６
２２０、６３２０では、第１データ入力端子Ａを介して
入力されるＤｃ（０，０）、Ｄｃ（０，１）、Ｄｃ
（０，２）と第２データ入力端子Ｂを介して入力される
Ｄｄ（０，０）、Ｄｄ（０，１）、Ｄｄ（０，２）がそ
れぞれ加算され、フレームブロックディストーションＤ
ｉｓ（０，０）、Ｄｉｓ（０，１）、Ｄｉｓ（０，２）
として、データ出力端子Ｙを介して出力される。
に同期して、Ｄｃ（０，０）、Ｄｃ（０，１）、Ｄｃ
（０，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介してそれぞ
れ入力される。次に、パルス信号ＣＫ２の２５クロック
目に同期して、Ｄｄ（０，０）、Ｄｄ（０，１）、Ｄｄ
（０，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤｃ（０，
０）、Ｄｃ（０，１）、Ｄｃ（０，２）が出力され、そ
れぞれ加算器６１２０、６２２０、６３２０に第１デー
タ入力端子Ａを介して入力される。加算器６１２０、６
２２０、６３２０では、第１データ入力端子Ａを介して
入力されるＤｃ（０，０）、Ｄｃ（０，１）、Ｄｃ
（０，２）と第２データ入力端子Ｂを介して入力される
Ｄｄ（０，０）、Ｄｄ（０，１）、Ｄｄ（０，２）がそ
れぞれ加算され、フレームブロックディストーションＤ
ｉｓ（０，０）、Ｄｉｓ（０，１）、Ｄｉｓ（０，２）
として、データ出力端子Ｙを介して出力される。
【０３６９】次に、パルス信号ＣＫ２の２６クロック目
に同期して、Ｄｃ（１，０）、Ｄｃ（１，１）、Ｄｃ
（１，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介して入力さ
れる。セレクタ付きフリップフロップ６１３０、６２３
０、６３３０では、入力信号ＣＴＥが入力されるため、
セレクタ９１１０により選択されているＤｉｓ（０，
０）、Ｄｉｓ（０，１）、Ｄｉｓ（０，２）が、フリッ
プフロップ９１２０から出力され、データ出力端子Ｏを
介してフレームブロック特定手段７０００の比較器７１
１０に出力される。
に同期して、Ｄｃ（１，０）、Ｄｃ（１，１）、Ｄｃ
（１，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介して入力さ
れる。セレクタ付きフリップフロップ６１３０、６２３
０、６３３０では、入力信号ＣＴＥが入力されるため、
セレクタ９１１０により選択されているＤｉｓ（０，
０）、Ｄｉｓ（０，１）、Ｄｉｓ（０，２）が、フリッ
プフロップ９１２０から出力され、データ出力端子Ｏを
介してフレームブロック特定手段７０００の比較器７１
１０に出力される。
【０３７０】次に、パルス信号ＣＫ２の２７クロック目
に同期して、Ｄｄ（１，０）、Ｄｄ（１，１）、Ｄｄ
（１，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤｃ（１，
０）、Ｄｃ（１，１）、Ｄｃ（１，２）が出力される。
加算器６１２０、６２２０、６３２０では、第１データ
入力端子Ａを介して入力されるＤｃ（１，０）、Ｄｃ
（１，１）、Ｄｃ（１，２）と第２データ入力端子Ｂを
介して入力されるＤｄ（１，０）、Ｄｄ（１，１）、Ｄ
ｄ（１，２）がそれぞれ加算され、フレームブロックデ
ィストーションＤｉｓ（１，０）、Ｄｉｓ（１，１）、
Ｄｉｓ（１，２）として、データ出力端子Ｙを介して出
力される。
に同期して、Ｄｄ（１，０）、Ｄｄ（１，１）、Ｄｄ
（１，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤｃ（１，
０）、Ｄｃ（１，１）、Ｄｃ（１，２）が出力される。
加算器６１２０、６２２０、６３２０では、第１データ
入力端子Ａを介して入力されるＤｃ（１，０）、Ｄｃ
（１，１）、Ｄｃ（１，２）と第２データ入力端子Ｂを
介して入力されるＤｄ（１，０）、Ｄｄ（１，１）、Ｄ
ｄ（１，２）がそれぞれ加算され、フレームブロックデ
ィストーションＤｉｓ（１，０）、Ｄｉｓ（１，１）、
Ｄｉｓ（１，２）として、データ出力端子Ｙを介して出
力される。
【０３７１】次に、パルス信号ＣＫ２の２８クロック目
に同期して、Ｄｃ（２，０）、Ｄｃ（２，１）、Ｄｃ
（２，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介して入力さ
れる。セレクタ付きフリップフロップ６１３０、６２３
０、６３３０では、入力信号ＣＴＥが入力されるため、
セレクタ９１１０により選択されているＤｉｓ（１，
０）、Ｄｉｓ（１，１）、Ｄｉｓ（１，２）が、フリッ
プフロップ９１２０から出力され、データ出力端子Ｏを
介してフレームブロック特定手段７０００の比較器７１
１０に出力される。
に同期して、Ｄｃ（２，０）、Ｄｃ（２，１）、Ｄｃ
（２，２）が、フリップフロップ６１１０、６２１０、
６３１０にそれぞれのデータ入力端子Ａを介して入力さ
れる。セレクタ付きフリップフロップ６１３０、６２３
０、６３３０では、入力信号ＣＴＥが入力されるため、
セレクタ９１１０により選択されているＤｉｓ（１，
０）、Ｄｉｓ（１，１）、Ｄｉｓ（１，２）が、フリッ
プフロップ９１２０から出力され、データ出力端子Ｏを
介してフレームブロック特定手段７０００の比較器７１
１０に出力される。
【０３７２】次に、パルス信号ＣＫ２の２９クロック目
に同期して、Ｄｄ（２，０）、Ｄｄ（２，１）、Ｄｄ
（２，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤｃ（２，
０）、Ｄｃ（２，１）、Ｄｃ（２，２）が出力される。
加算器６１２０、６２２０、６３２０では、第１データ
入力端子Ａを介して入力されるＤｃ（２，０）、Ｄｃ
（２，１）、Ｄｃ（２，２）と第２データ入力端子Ｂを
介して入力されるＤｄ（２，０）、Ｄｄ（２，１）、Ｄ
ｄ（２，２）がそれぞれ加算され、フレームブロックデ
ィストーションＤｉｓ（２，０）、Ｄｉｓ（２，１）、
Ｄｉｓ（２，２）として、データ出力端子Ｙを介して出
力される。
に同期して、Ｄｄ（２，０）、Ｄｄ（２，１）、Ｄｄ
（２，２）が、加算器６１２０、６２２０、６３２０に
それぞれのデータ入力端子Ｂを介してそれぞれ入力され
る。フリップフロップ６１１０、６２１０、６３１０で
は、それぞれのデータ出力端子Ｙを介してＤｃ（２，
０）、Ｄｃ（２，１）、Ｄｃ（２，２）が出力される。
加算器６１２０、６２２０、６３２０では、第１データ
入力端子Ａを介して入力されるＤｃ（２，０）、Ｄｃ
（２，１）、Ｄｃ（２，２）と第２データ入力端子Ｂを
介して入力されるＤｄ（２，０）、Ｄｄ（２，１）、Ｄ
ｄ（２，２）がそれぞれ加算され、フレームブロックデ
ィストーションＤｉｓ（２，０）、Ｄｉｓ（２，１）、
Ｄｉｓ（２，２）として、データ出力端子Ｙを介して出
力される。
【０３７３】次に、パルス信号ＣＫ２の３０クロック目
に同期して、セレクタ付きフリップフロップ６１３０、
６２３０、６３３０では、入力信号ＣＴＥが入力される
ため、セレクタ９１１０により選択されているＤｉｓ
（２，０）、Ｄｉｓ（２，１）、Ｄｉｓ（２，２）が、
フリップフロップ９１２０から出力され、データ出力端
子Ｏを介してフレームブロック特定手段７０００の比較
器７１１０に出力される。
に同期して、セレクタ付きフリップフロップ６１３０、
６２３０、６３３０では、入力信号ＣＴＥが入力される
ため、セレクタ９１１０により選択されているＤｉｓ
（２，０）、Ｄｉｓ（２，１）、Ｄｉｓ（２，２）が、
フリップフロップ９１２０から出力され、データ出力端
子Ｏを介してフレームブロック特定手段７０００の比較
器７１１０に出力される。
【０３７４】次に、フレームブロック特定手段７０００
の作用について説明する。フレームブロック特定手段７
０００では、比較器７１１０に各データ入力端子Ａ０、
Ａ１、Ａ２を介して、フレームブロックディストーショ
ン算出手段６０００の加算器６１２０、６２２０、６３
２０によって求められたそれぞれのフレームブロックデ
ィストーションが入力される。
の作用について説明する。フレームブロック特定手段７
０００では、比較器７１１０に各データ入力端子Ａ０、
Ａ１、Ａ２を介して、フレームブロックディストーショ
ン算出手段６０００の加算器６１２０、６２２０、６３
２０によって求められたそれぞれのフレームブロックデ
ィストーションが入力される。
【０３７５】まず、期間ｃ２５において、パルス信号Ｌ
Ｄ３に同期して、論理和演算器７１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ７３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ３に同期して入力さ
れた信号により、カウンタ７３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。
Ｄ３に同期して、論理和演算器７１５０に信号入力端子
Ａを介して信号１が入力されるため、データ入力端子Ｂ
に入力される値に関係なく、データ出力端子Ｙを介して
すべてのビットが１のデータ、すなわち、最大値が出力
されたことになる。また、カウンタ７３１０に信号入力
端子ＣＬを介して、パルス信号ＬＤ３に同期して入力さ
れた信号により、カウンタ７３１０からカウント出力端
子Ｑｎを介して出力される出力カウントが０にリセット
される。
【０３７６】次に、パルス信号ＣＫ２の２６クロック目
に同期して、Ｄｉｓ（０，０）、Ｄｉｓ（０，１）、Ｄ
ｉｓ（０，２）が、比較器７１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器７
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中から最も
小さいディストーションが選択されて、データ出力端子
Ｙを介して最小のディストーションが出力され、最小の
ディストーションに対応するデータ入力端子をＬＭＶｙ
とし、０、１または２がデータ出力端子Ｍを介して出力
される。本実施例では、図１０に示されるように最小の
ディストーションはＤｉｓ（０，０）であり、ＬＭＶｙ
は０である。
に同期して、Ｄｉｓ（０，０）、Ｄｉｓ（０，１）、Ｄ
ｉｓ（０，２）が、比較器７１１０にデータ入力端子Ａ
０、Ａ１、Ａ２を介してそれぞれ入力される。比較器７
１１０では、データ入力端子Ａ０、Ａ１、Ａ２を介して
それぞれ入力されたデータが比較され、その中から最も
小さいディストーションが選択されて、データ出力端子
Ｙを介して最小のディストーションが出力され、最小の
ディストーションに対応するデータ入力端子をＬＭＶｙ
とし、０、１または２がデータ出力端子Ｍを介して出力
される。本実施例では、図１０に示されるように最小の
ディストーションはＤｉｓ（０，０）であり、ＬＭＶｙ
は０である。
【０３７７】第２フリップフロップ７１４０では、パル
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器７１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
ス信号ＣＫ２のパルスに同期して、保持しているデータ
をデータ出力端子Ｙを介して出力されるが、論理和演算
器７１５０では、信号入力端子Ａを介して１が入力され
ているので、データ入力端子Ｂを介して入力されている
データによらずにデータ出力端子Ｙを介してすべてのビ
ットが１のデータ、すなわち、最大値のデータが出力さ
れる。
【０３７８】比較器７１２０では、第１データ入力端子
Ａを介して入力されたＤｉｓ（０，０）と、第２データ
入力端子Ｂを介して入力された上記最大値のデータを比
較し、Ｄｉｓ（０，０）の方が小さいため信号出力端子
Ｙを介して１が出力される。セレクタ７１３０では、信
号入力端子Ｓを介して１が入力されるため、データ入力
端子Ａを介して入力されているＤｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、フリップフロップ７１
４０に入力される。
Ａを介して入力されたＤｉｓ（０，０）と、第２データ
入力端子Ｂを介して入力された上記最大値のデータを比
較し、Ｄｉｓ（０，０）の方が小さいため信号出力端子
Ｙを介して１が出力される。セレクタ７１３０では、信
号入力端子Ｓを介して１が入力されるため、データ入力
端子Ａを介して入力されているＤｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、フリップフロップ７１
４０に入力される。
【０３７９】セレクタ７２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介してフリップフロップ７２３０に出力さ
れる。カウンタ７３１０では、ＣＫ２のパルス信号に同
期して、信号入力端子ＣＬに入力される信号ＬＤ３によ
ってリセットされたデータ０がカウント出力端子Ｑｎを
介してＣＴｘとして出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち０を入力し、データ
出力端子Ｙを介してフリップフロップ７２３０に出力さ
れる。カウンタ７３１０では、ＣＫ２のパルス信号に同
期して、信号入力端子ＣＬに入力される信号ＬＤ３によ
ってリセットされたデータ０がカウント出力端子Ｑｎを
介してＣＴｘとして出力される。
【０３８０】次に、パルス信号ＣＫ２の２７クロック目
に同期して、フリップフロップ７２３０では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ７３３０では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の２８クロック目に同期して、Ｄｉｓ
（１，０）、Ｄｉｓ（１，１）、Ｄｉｓ（１，２）が、
比較器７１１０にデータ入力端子Ａ０、Ａ１、Ａ２を介
してそれぞれ入力される。比較器７１１０では、データ
入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力された
データが比較され、その中で最も小さいディストーショ
ンＤｉｓ（１，２）がデータ出力端子Ｙを介して出力さ
れ、Ｄｉｓ（１，２）が入力されたデータ入力端子Ａ２
を表わす２が、データ出力端子Ｍを介して出力される。
に同期して、フリップフロップ７２３０では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ７３３０では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の２８クロック目に同期して、Ｄｉｓ
（１，０）、Ｄｉｓ（１，１）、Ｄｉｓ（１，２）が、
比較器７１１０にデータ入力端子Ａ０、Ａ１、Ａ２を介
してそれぞれ入力される。比較器７１１０では、データ
入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力された
データが比較され、その中で最も小さいディストーショ
ンＤｉｓ（１，２）がデータ出力端子Ｙを介して出力さ
れ、Ｄｉｓ（１，２）が入力されたデータ入力端子Ａ２
を表わす２が、データ出力端子Ｍを介して出力される。
【０３８１】フリップフロップ７１４０では、パルス信
号ＣＫ２のパルスに同期して、Ｄｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、論理和演算器７１５０
では、信号入力端子Ａを介して入力されている信号が０
なので、データ入力端子Ｂを介して入力されているデー
タＤｉｓ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
号ＣＫ２のパルスに同期して、Ｄｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、論理和演算器７１５０
では、信号入力端子Ａを介して入力されている信号が０
なので、データ入力端子Ｂを介して入力されているデー
タＤｉｓ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
【０３８２】比較器７１２０では、第１データ入力端子
Ａを介して入力されたＤｉｓ（１，２）と、第２データ
入力端子Ｂを介して入力されたＤｉｓ（０，０）を比較
し、Ｄｉｓ（０，０）の方が小さいため信号出力端子Ｙ
を介して０が出力される。セレクタ７１３０では、信号
入力端子Ｓを介して０が入力されるため、データ入力端
子Ｂを介して入力されているＤｉｓ（０，０）がデータ
出力端子Ｙを介して出力され、フリップフロップ７１４
０に入力される。
Ａを介して入力されたＤｉｓ（１，２）と、第２データ
入力端子Ｂを介して入力されたＤｉｓ（０，０）を比較
し、Ｄｉｓ（０，０）の方が小さいため信号出力端子Ｙ
を介して０が出力される。セレクタ７１３０では、信号
入力端子Ｓを介して０が入力されるため、データ入力端
子Ｂを介して入力されているＤｉｓ（０，０）がデータ
出力端子Ｙを介して出力され、フリップフロップ７１４
０に入力される。
【０３８３】セレクタ７２２０では、信号入力端子Ｓを
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
てフリップフロップ７２３０に出力される。カウンタ７
３１０では、ＣＫ２のパルス信号に同期して、パルス信
号ＣＴＥによりカウントアップされたデータ１がカウン
ト出力端子Ｑｎを介してＣＴｘとして出力される。
介して入力された信号０により、データ入力端子Ａを選
択して入力データ０を入力し、データ出力端子Ｙを介し
てフリップフロップ７２３０に出力される。カウンタ７
３１０では、ＣＫ２のパルス信号に同期して、パルス信
号ＣＴＥによりカウントアップされたデータ１がカウン
ト出力端子Ｑｎを介してＣＴｘとして出力される。
【０３８４】次に、パルス信号ＣＫ２の２９クロック目
に同期して、フリップフロップ７２３０では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ７３３０では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の３０クロック目に同期して、Ｄｉｓ
（２，０）、Ｄｉｓ（２，１）、Ｄｉｓ（２，２）が、
比較器７１１０にデータ入力端子Ａ０、Ａ１、Ａ２を介
してそれぞれ入力される。比較器７１１０では、データ
入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力された
データが比較され、その中で最も小さいディストーショ
ンＤｉｓ（２，１）がデータ出力端子Ｙを介して出力さ
れ、Ｄｉｓ（２，１）が入力されたデータ入力端子Ａ１
を表わす１が、データ出力端子Ｍを介して出力される。
に同期して、フリップフロップ７２３０では、Ｍｙとし
て入力データ０がデータ出力端子Ｙを介して出力され、
フリップフロップ７３３０では、Ｍｘとして入力データ
０がデータ出力端子Ｙを介して出力される。次に、パル
ス信号ＣＫ２の３０クロック目に同期して、Ｄｉｓ
（２，０）、Ｄｉｓ（２，１）、Ｄｉｓ（２，２）が、
比較器７１１０にデータ入力端子Ａ０、Ａ１、Ａ２を介
してそれぞれ入力される。比較器７１１０では、データ
入力端子Ａ０、Ａ１、Ａ２を介してそれぞれ入力された
データが比較され、その中で最も小さいディストーショ
ンＤｉｓ（２，１）がデータ出力端子Ｙを介して出力さ
れ、Ｄｉｓ（２，１）が入力されたデータ入力端子Ａ１
を表わす１が、データ出力端子Ｍを介して出力される。
【０３８５】フリップフロップ７１４０では、パルス信
号ＣＫ２のパルスに同期して、Ｄｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、論理和演算器７１５０
では、信号入力端子Ａを介して入力されている信号が０
なので、データ入力端子Ｂを介して入力されているデー
タＤｉｓ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
号ＣＫ２のパルスに同期して、Ｄｉｓ（０，０）がデー
タ出力端子Ｙを介して出力され、論理和演算器７１５０
では、信号入力端子Ａを介して入力されている信号が０
なので、データ入力端子Ｂを介して入力されているデー
タＤｉｓ（０，０）がそのままデータ出力端子Ｙを介し
て出力される。
【０３８６】比較器７１２０では、第１データ入力端子
Ａを介して入力されたＤｉｓ（２，１）と、第２データ
入力端子Ｂを介して入力されたＤｉｓ（０，０）を比較
し、Ｄｉｓ（２，１）の方が小さいため信号出力端子Ｙ
を介して１が出力される。セレクタ７１３０では、信号
入力端子Ｓを介して１が入力されるため、データ入力端
子Ａを介して入力されているＤｉｓ（２，１）がデータ
出力端子Ｙを介して出力され、フリップフロップ７１４
０に入力される。
Ａを介して入力されたＤｉｓ（２，１）と、第２データ
入力端子Ｂを介して入力されたＤｉｓ（０，０）を比較
し、Ｄｉｓ（２，１）の方が小さいため信号出力端子Ｙ
を介して１が出力される。セレクタ７１３０では、信号
入力端子Ｓを介して１が入力されるため、データ入力端
子Ａを介して入力されているＤｉｓ（２，１）がデータ
出力端子Ｙを介して出力され、フリップフロップ７１４
０に入力される。
【０３８７】セレクタ７２２０では、信号入力端子Ｓを
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介してフリップフロップ７２３０に出力さ
れる。カウンタ７３１０では、ＣＫ２のパルス信号に同
期して、パルス信号ＣＴＥによりカウントアップされた
データ２がカウント出力端子Ｑｎを介してＣＴｘとして
出力される。
介して入力された信号１により、データ入力端子Ｂを選
択して入力データＬＭＶｙすなわち１を入力し、データ
出力端子Ｙを介してフリップフロップ７２３０に出力さ
れる。カウンタ７３１０では、ＣＫ２のパルス信号に同
期して、パルス信号ＣＴＥによりカウントアップされた
データ２がカウント出力端子Ｑｎを介してＣＴｘとして
出力される。
【０３８８】次に、パルス信号ＣＫ２の３１クロック目
に同期して、フリップフロップ７１４０では、入力デー
タＤｉｓ（２，１）がデータ出力端子Ｙを介して出力さ
れ、フリップフロップ７２３０では、入力データ１がＭ
ｙとしてデータ出力端子Ｙを介して出力され、換算テー
ブル７２４０では、データ入力端子Ａを介して入力され
たデータ１が動きベクトルに換算され、データ出力端子
Ｙを介して換算データ０が出力され、フリップフロップ
７３３０では、入力データ２がＭｘとしてデータ出力端
子Ｙを介して出力され、換算テーブル７３４０では、デ
ータ入力端子Ａを介して入力されたデータ２が動きベク
トルに換算され、データ出力端子Ｙを介して換算データ
１が出力される。
に同期して、フリップフロップ７１４０では、入力デー
タＤｉｓ（２，１）がデータ出力端子Ｙを介して出力さ
れ、フリップフロップ７２３０では、入力データ１がＭ
ｙとしてデータ出力端子Ｙを介して出力され、換算テー
ブル７２４０では、データ入力端子Ａを介して入力され
たデータ１が動きベクトルに換算され、データ出力端子
Ｙを介して換算データ０が出力され、フリップフロップ
７３３０では、入力データ２がＭｘとしてデータ出力端
子Ｙを介して出力され、換算テーブル７３４０では、デ
ータ入力端子Ａを介して入力されたデータ２が動きベク
トルに換算され、データ出力端子Ｙを介して換算データ
１が出力される。
【０３８９】次に、パルス信号ＣＫ２の３２クロック目
に同期して、セレクタ付きフリップフロップ７１８０で
は、入力信号ＳＭＶ２が入力されるため、セレクタ９１
１０により選択されているＤｉｓ（２，１）が、フリッ
プフロップ９１２０から出力され、フレームブロックデ
ィストーションＭｉｎＤｉｓＦｒとしてＤｉｓ（２，
１）がデータ出力端子Ｏを介して出力され、セレクタ付
きフリップフロップ７２８０では、入力信号ＳＭＶ２が
入力されるため、セレクタ９１１０により選択されてい
るデータ０が、フリップフロップ９１２０から出力さ
れ、フレーム動きベクトル垂直成分ＭＶＦｒｙとしてデ
ータ０がデータ出力端子Ｏを介して出力され、セレクタ
付きフリップフロップ７３８０では、入力信号ＳＭＶ２
が入力されるため、セレクタ９１１０により選択されて
いるデータ１が、フリップフロップ９１２０から出力さ
れ、フレーム動きベクトル水平成分ＭＶＦｒｘとしてデ
ータ１がデータ出力端子Ｏを介して出力される。
に同期して、セレクタ付きフリップフロップ７１８０で
は、入力信号ＳＭＶ２が入力されるため、セレクタ９１
１０により選択されているＤｉｓ（２，１）が、フリッ
プフロップ９１２０から出力され、フレームブロックデ
ィストーションＭｉｎＤｉｓＦｒとしてＤｉｓ（２，
１）がデータ出力端子Ｏを介して出力され、セレクタ付
きフリップフロップ７２８０では、入力信号ＳＭＶ２が
入力されるため、セレクタ９１１０により選択されてい
るデータ０が、フリップフロップ９１２０から出力さ
れ、フレーム動きベクトル垂直成分ＭＶＦｒｙとしてデ
ータ０がデータ出力端子Ｏを介して出力され、セレクタ
付きフリップフロップ７３８０では、入力信号ＳＭＶ２
が入力されるため、セレクタ９１１０により選択されて
いるデータ１が、フリップフロップ９１２０から出力さ
れ、フレーム動きベクトル水平成分ＭＶＦｒｘとしてデ
ータ１がデータ出力端子Ｏを介して出力される。
【０３９０】以上により、現画像フレームブロック１１
０に対応する最小フレームブロックディストーションＤ
ｉｓ（２，１）とフレーム動きベクトル（１，０）が求
まる。したがって、フレームブロック特定手段７０００
により、サーチウインドウ２１０内の全てのフレーム候
補ブロック３１０と現画像フレームブロック１１０との
間の最小フレームブロックディストーションＭｉｎＤｉ
ｓＦｒおよび最小フレームブロックディストーションに
対応するフレーム動きベクトルＭＶＦｒ（ｘ，ｙ）が算
出される。
０に対応する最小フレームブロックディストーションＤ
ｉｓ（２，１）とフレーム動きベクトル（１，０）が求
まる。したがって、フレームブロック特定手段７０００
により、サーチウインドウ２１０内の全てのフレーム候
補ブロック３１０と現画像フレームブロック１１０との
間の最小フレームブロックディストーションＭｉｎＤｉ
ｓＦｒおよび最小フレームブロックディストーションに
対応するフレーム動きベクトルＭＶＦｒ（ｘ，ｙ）が算
出される。
【０３９１】図４４〜図４８は、本発明に係る動きベク
トル探索装置の第２実施例を示す図である。ここでは、
第１実施例において対象にした現画像フレームブロック
１１０およびサーチウインドウ２１０をそれぞれ第１現
画像フレームブロック１１０および第１サーチウインド
ウ２１０とし、該第１現画像フレームブロック１１０お
よび第１サーチウインドウ２１０に対しＭ画素分横にず
れた第２現画像フレームブロック１２０および第２サー
チウインドウ２２０を探索対象にし、第１実施例に続い
て動きベクトルを探索する場合について説明する。
トル探索装置の第２実施例を示す図である。ここでは、
第１実施例において対象にした現画像フレームブロック
１１０およびサーチウインドウ２１０をそれぞれ第１現
画像フレームブロック１１０および第１サーチウインド
ウ２１０とし、該第１現画像フレームブロック１１０お
よび第１サーチウインドウ２１０に対しＭ画素分横にず
れた第２現画像フレームブロック１２０および第２サー
チウインドウ２２０を探索対象にし、第１実施例に続い
て動きベクトルを探索する場合について説明する。
【０３９２】サーチウインドウデータ転送保持手段３０
００およびフィールドブロックディストーション算出手
段４０００では、クロックパルス信号ＣＫ１の２２クロ
ック目に同期して、図４４に示されるように、画素デー
タｃ（２，０）がサイドレジスタＳＲ（０，−１）の第
１フリップフロップ３３２１から第２フリップフロップ
３３２２に、画素データｄ（２，０）がサイドレジスタ
ＳＲ（１，−１）の第２フリップフロップ３３２２から
サイドレジスタＳＲ（０，−１）の第１フリップフロッ
プ３３２１に、画素データｃ（２，１）がプロセッサエ
レメントＰＥ（０，０）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（２，１）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（０，０）の第１フリップフロップ３１２１に、画
素データｃ（２，２）がプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（２，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，３）がプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
００およびフィールドブロックディストーション算出手
段４０００では、クロックパルス信号ＣＫ１の２２クロ
ック目に同期して、図４４に示されるように、画素デー
タｃ（２，０）がサイドレジスタＳＲ（０，−１）の第
１フリップフロップ３３２１から第２フリップフロップ
３３２２に、画素データｄ（２，０）がサイドレジスタ
ＳＲ（１，−１）の第２フリップフロップ３３２２から
サイドレジスタＳＲ（０，−１）の第１フリップフロッ
プ３３２１に、画素データｃ（２，１）がプロセッサエ
レメントＰＥ（０，０）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（２，１）がプロセッサエレメントＰＥ（１，０）の第
２フリップフロップ３１２２からプロセッサエレメント
ＰＥ（０，０）の第１フリップフロップ３１２１に、画
素データｃ（２，２）がプロセッサエレメントＰＥ
（０，１）の第１フリップフロップ３１２１から第２フ
リップフロップ３１２２に、画素データｄ（２，２）が
プロセッサエレメントＰＥ（１，１）の第２フリップフ
ロップ３１２２からプロセッサエレメントＰＥ（０，
１）の第１フリップフロップ３１２１に、画素データｃ
（２，３）がプロセッサエレメントＰＥ（０，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（２，３）がプロセッサエレ
メントＰＥ（１，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（０，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
【０３９３】また、画素データｃ（３，０）がプロセッ
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２１
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（３，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（３，３）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。
サエレメントＰＥ（１，０）の第１フリップフロップ３
１２１から第２フリップフロップ３１２２に、画素デー
タｄ（３，０）がプロセッサエレメントＰＥ（２，０）
の第２フリップフロップ３１２２からプロセッサエレメ
ントＰＥ（１，０）の第１フリップフロップ３１２１
に、画素データｃ（３，１）がプロセッサエレメントＰ
Ｅ（１，１）の第１フリップフロップ３１２１から第２
フリップフロップ３１２２に、画素データｄ（３，１）
がプロセッサエレメントＰＥ（２，１）の第２フリップ
フロップ３１２２からプロセッサエレメントＰＥ（１，
１）の第１フリップフロップ３１２１に、画素データｃ
（３，２）がプロセッサエレメントＰＥ（１，２）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（３，２）がプロセッサエレ
メントＰＥ（２，２）の第２フリップフロップ３１２２
からプロセッサエレメントＰＥ（１，２）の第１フリッ
プフロップ３１２１に、画素データｃ（３，３）がサイ
ドレジスタＳＲ（１，３）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（３，３）がサイドレジスタＳＲ（２，３）の第２フ
リップフロップ３３２２からサイドレジスタＳＲ（１，
３）の第１フリップフロップ３３２１に、それぞれ伝送
される。
【０３９４】また、画素データｃ（４，０）がサイドレ
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（４，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（４，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（４，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（４，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（４，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（４，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（４，３）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
ジスタＳＲ（２，−１）の第１フリップフロップ３３２
１から第２フリップフロップ３３２２に、画素データｄ
（４，０）が入力レジスタＩＲ（３，−１）の第２フリ
ップフロップ３２２２からサイドレジスタＳＲ（２，−
１）の第１フリップフロップ３３２１に、画素データｃ
（４，１）がプロセッサエレメントＰＥ（２，０）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｄ（４，１）が入力レジスタＩ
Ｒ（３，０）の第２フリップフロップ３２２２からプロ
セッサエレメントＰＥ（２，０）の第１フリップフロッ
プ３１２１に、画素データｃ（４，２）がプロセッサエ
レメントＰＥ（２，１）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｄ
（４，２）が入力レジスタＩＲ（３，１）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（２，１）の第１フリップフロップ３１２１に、画素デ
ータｃ（４，３）がプロセッサエレメントＰＥ（２，
２）の第１フリップフロップ３１２１から第２フリップ
フロップ３１２２に、画素データｄ（４，３）が入力レ
ジスタＩＲ（３，２）の第２フリップフロップ３２２２
からプロセッサエレメントＰＥ（２，２）の第１フリッ
プフロップ３１２１に、それぞれ伝送される。
【０３９５】また、画素データｃ（５，０）が入力レジ
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に伝送され、画素デー
タｃ（５，２）が入力レジスタＩＲ（３，２）の第１フ
リップフロップ３２２１から第２フリップフロップ３２
２２に、それぞれ伝送される。同時に、サーチウインド
ウデータ出力手段２０００から、画素データｄ（５，
０）が入力レジスタＩＲ（３，０）の第１フリップフロ
ップ３２２１に、画素データｄ（５，２）が入力レジス
タＩＲ（３，２）の第１フリップフロップ３２２１に入
力される。
スタＩＲ（３，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に伝送され、画素デー
タｃ（５，２）が入力レジスタＩＲ（３，２）の第１フ
リップフロップ３２２１から第２フリップフロップ３２
２２に、それぞれ伝送される。同時に、サーチウインド
ウデータ出力手段２０００から、画素データｄ（５，
０）が入力レジスタＩＲ（３，０）の第１フリップフロ
ップ３２２１に、画素データｄ（５，２）が入力レジス
タＩＲ（３，２）の第１フリップフロップ３２２１に入
力される。
【０３９６】さらに、画像ブロックデータ出力手段１０
００では、パルス信号ＣＫ１の２２クロック目に同期し
て、画素データａ（２，０）が第１フリップフロップ１
１３１から第２フリップフロップ１１３２に伝送され、
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に伝送され、画素データｂ（２，０）が第２
フリップフロップ１１２２から第１フリップフロップ１
１３１および第１フリップフロップ１２１１に伝送さ
れ、画素データａ（２，１）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に伝送され、
第１フリップフロップ１２２１から第２フリップフロッ
プ１２２２に伝送され、画素データｂ（２，１）が第２
フリップフロップ１１１２から第１フリップフロップ１
１２１および第１フリップフロップ１２２１に伝送さ
れ、画素データａ（３，０）が第１フリップフロップ１
１１１から第２フリップフロップ１１１２に伝送され、
データ入力手段から、画素データｂ（３，０）が第１フ
リップフロップ１１１１に入力される。
００では、パルス信号ＣＫ１の２２クロック目に同期し
て、画素データａ（２，０）が第１フリップフロップ１
１３１から第２フリップフロップ１１３２に伝送され、
第１フリップフロップ１２１１から第２フリップフロッ
プ１２１２に伝送され、画素データｂ（２，０）が第２
フリップフロップ１１２２から第１フリップフロップ１
１３１および第１フリップフロップ１２１１に伝送さ
れ、画素データａ（２，１）が第１フリップフロップ１
１２１から第２フリップフロップ１１２２に伝送され、
第１フリップフロップ１２２１から第２フリップフロッ
プ１２２２に伝送され、画素データｂ（２，１）が第２
フリップフロップ１１１２から第１フリップフロップ１
１２１および第１フリップフロップ１２２１に伝送さ
れ、画素データａ（３，０）が第１フリップフロップ１
１１１から第２フリップフロップ１１１２に伝送され、
データ入力手段から、画素データｂ（３，０）が第１フ
リップフロップ１１１１に入力される。
【０３９７】以下同様にして、現画像第１フィールドブ
ロックａ（２，０）、ａ（２，１）、ａ（３，０）、ａ
（３，１）の各画素データと該現画像第１フィールドブ
ロックに対応するサーチエリア内の各画素データおよび
現画像第２フィールドブロックｂ（２，０）、ｂ（２，
１）、ｂ（３，０）、ｂ（３，１）の各画素データと該
現画像第２フィールドブロックに対応するサーチエリア
内の各画素データが、クロックパルス信号ＣＫ１のパル
ス信号に同期して次々に入力される。
ロックａ（２，０）、ａ（２，１）、ａ（３，０）、ａ
（３，１）の各画素データと該現画像第１フィールドブ
ロックに対応するサーチエリア内の各画素データおよび
現画像第２フィールドブロックｂ（２，０）、ｂ（２，
１）、ｂ（３，０）、ｂ（３，１）の各画素データと該
現画像第２フィールドブロックに対応するサーチエリア
内の各画素データが、クロックパルス信号ＣＫ１のパル
ス信号に同期して次々に入力される。
【０３９８】一方、クロックパルス信号ＣＫ１の２２ク
ロック目のアップエッヂから３０クロック目のアップエ
ッヂまでの間の期間ｃ２２、ｃ２３、ｃ２４、ｃ２５、
ｃ２６、ｃ２７、ｃ２８、ｃ２９において、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の各素子では、以下の演算
がなされている。すなわち、期間ｃ２２においては、図
４４に示すように、各画素データｃ（２，１）、ｃ
（２，２）、ｃ（２，３）、ｃ（３，０）、ｃ（３，
１）、ｃ（３，２）、ｃ（４，１）、ｃ（４，２）およ
びｃ（４，３）が、各プロセッサエレメント（ｘ，ｙ）
のセレクタ３１１０、第１フリップフロップ３１２１お
よび第２フリップフロップ３１２２を経由して、それぞ
れ記載順に対応するプロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）、ＰＥ（１，
０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ（２，
０）、ＰＥ（２，１）、ＰＥ（２，２）の減算器４１１
０に第１データ入力端子Ａを介して入力される。すなわ
ち、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）に
は、ｃ（ｘ＋２，ｙ＋１）が入力され、偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）には、ｃ（ｘ＋２，
ｙ）が入力される。
ロック目のアップエッヂから３０クロック目のアップエ
ッヂまでの間の期間ｃ２２、ｃ２３、ｃ２４、ｃ２５、
ｃ２６、ｃ２７、ｃ２８、ｃ２９において、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の各素子では、以下の演算
がなされている。すなわち、期間ｃ２２においては、図
４４に示すように、各画素データｃ（２，１）、ｃ
（２，２）、ｃ（２，３）、ｃ（３，０）、ｃ（３，
１）、ｃ（３，２）、ｃ（４，１）、ｃ（４，２）およ
びｃ（４，３）が、各プロセッサエレメント（ｘ，ｙ）
のセレクタ３１１０、第１フリップフロップ３１２１お
よび第２フリップフロップ３１２２を経由して、それぞ
れ記載順に対応するプロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）、ＰＥ（１，
０）、ＰＥ（１，１）、ＰＥ（１，２）、ＰＥ（２，
０）、ＰＥ（２，１）、ＰＥ（２，２）の減算器４１１
０に第１データ入力端子Ａを介して入力される。すなわ
ち、奇数列の各プロセッサエレメントＰＥ（ｘ，ｙ）に
は、ｃ（ｘ＋２，ｙ＋１）が入力され、偶数列の各プロ
セッサエレメントＰＥ（ｘ，ｙ）には、ｃ（ｘ＋２，
ｙ）が入力される。
【０３９９】また、同時に奇数列の各プロセッサエレメ
ントでは現画像ブロックの画素データａ（２，１）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（２，０）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０に第２データ入力端子Ｂを介して
入力される。
ントでは現画像ブロックの画素データａ（２，１）が、
各プロセッサエレメントＰＥ（ｘ，ｙ）の減算器４１１
０に第２データ入力端子Ｂを介して入力され、偶数列の
各プロセッサエレメントでは現画像ブロックの画素デー
タａ（２，０）が、各プロセッサエレメントＰＥ（ｘ，
ｙ）の減算器４１１０に第２データ入力端子Ｂを介して
入力される。
【０４００】これにより、奇数列の各プロセッサエレメ
ントＰＥ（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ
＋２，ｙ＋１）−ａ（２，１）が演算され、偶数列の各
プロセッサエレメント（ｘ，ｙ）では、ｃ（ｘ＋２，
ｙ）−ａ（２，０）が演算されて、正数変換器４１２０
により、 （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y)-a(2,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０には、信号入力端子を介して信号ＬＤ１
が入力される。この信号ＬＤ１が期間ｃ２２の前の期間
ｃ２１において、１を表わす信号を出力するため、反転
器４２３０から信号出力端子を介して、０を表わす信号
が出力される。この信号が論理積演算器４２４０に信号
入力端子Ａを介して入力されるため、データ入力端子Ｂ
側から入力されるデータにかかわらず、データ出力端子
Ｙを介してデータ０が出力され、加算器４２１０にデー
タ入力端子Ｂを介して０が入力される。よって、加算器
４２１０では、第１データ入力端子Ａを介して入力され
る上記データと第２入力端子Ｂを介して入力される０と
が加算され、 （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y)-a(2,0)| が第１フリップフロップ４２２１に入力される。
ントＰＥ（ｘ，ｙ）では、減算器４１１０によりｃ（ｘ
＋２，ｙ＋１）−ａ（２，１）が演算され、偶数列の各
プロセッサエレメント（ｘ，ｙ）では、ｃ（ｘ＋２，
ｙ）−ａ（２，０）が演算されて、正数変換器４１２０
により、 （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y)-a(2,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、各プロセッサエレメントの
反転器４２３０には、信号入力端子を介して信号ＬＤ１
が入力される。この信号ＬＤ１が期間ｃ２２の前の期間
ｃ２１において、１を表わす信号を出力するため、反転
器４２３０から信号出力端子を介して、０を表わす信号
が出力される。この信号が論理積演算器４２４０に信号
入力端子Ａを介して入力されるため、データ入力端子Ｂ
側から入力されるデータにかかわらず、データ出力端子
Ｙを介してデータ０が出力され、加算器４２１０にデー
タ入力端子Ｂを介して０が入力される。よって、加算器
４２１０では、第１データ入力端子Ａを介して入力され
る上記データと第２入力端子Ｂを介して入力される０と
が加算され、 （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y)-a(2,0)| が第１フリップフロップ４２２１に入力される。
【０４０１】期間ｃ２３においても、期間ｃ２２と同様
な計算がなされて、正数変換器４１２０により （奇数） |d(x+2,y+1)-b(2,1)| （偶数） |d(x+2,y)-b(2,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、加算器４２１０にはデータ
入力端子Ｂを介して０が入力される。よって、加算器４
２１０では、上記二つのデータが加算され、 （奇数） |d(x+2,y+1)-b(2,1)| （偶数） |d(x+2,y)-b(2,0)| が第１フリップフロップ４２２１に入力される。また、
第１フリップフロップ４２２１から前回計算されたデー
タ （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y)-a(2,0)| が第２フリップフロップ４２２２に入力される。
な計算がなされて、正数変換器４１２０により （奇数） |d(x+2,y+1)-b(2,1)| （偶数） |d(x+2,y)-b(2,0)| に変換されて、加算器４２１０に第１データ入力端子Ａ
を介して入力される。一方、加算器４２１０にはデータ
入力端子Ｂを介して０が入力される。よって、加算器４
２１０では、上記二つのデータが加算され、 （奇数） |d(x+2,y+1)-b(2,1)| （偶数） |d(x+2,y)-b(2,0)| が第１フリップフロップ４２２１に入力される。また、
第１フリップフロップ４２２１から前回計算されたデー
タ （奇数） |c(x+2,y+1)-a(2,1)| （偶数） |c(x+2,y)-a(2,0)| が第２フリップフロップ４２２２に入力される。
【０４０２】以下、第１実施例と同様にして、期間ｃ２
４では、加算器４２１０により、（奇数） |c(x
+2,y+1)-a(2,1)|＋ |c(x+2,y)-a(2,0)|（偶数）
|c(x+2,y)-a(2,0)|＋ |c(x+2,y+1)-a(2,1)|が算
出されて、第１フリップフロップ４２２１に入力され、
第１フリップフロップ４２２１から （奇数） |d(x+2,y+1)-b(2,1)| （偶数） |d(x+2,y)-b(2,0)| が第２フリップフロップ４２２２に入力される。
４では、加算器４２１０により、（奇数） |c(x
+2,y+1)-a(2,1)|＋ |c(x+2,y)-a(2,0)|（偶数）
|c(x+2,y)-a(2,0)|＋ |c(x+2,y+1)-a(2,1)|が算
出されて、第１フリップフロップ４２２１に入力され、
第１フリップフロップ４２２１から （奇数） |d(x+2,y+1)-b(2,1)| （偶数） |d(x+2,y)-b(2,0)| が第２フリップフロップ４２２２に入力される。
【０４０３】期間ｃ２５では、加算器４２１０により、 が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
【０４０４】期間ｃ２６では、加算器４２１０により、 が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
【０４０５】期間ｃ２７では、加算器４２１０により、 が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
【０４０６】期間ｃ２８では、加算器４２１０により、 （奇数） |c(x+2,y+1)-a(2,1)| ＋ |c(x+2,y)-a(2,0)| ＋ |c(x+3,y+1)-a(3,1)| ＋ |c(x+3,y)-a(3,0)| ・・・（Ｑ５） （偶数） |c(x+2,y)-a(2,0)| ＋ |c(x+2,y+1)-a(2,1)| ＋ |c(x+3,y)-a(3,0)| ＋ |c(x+3,y+1)-a(3,1)| ・・・（Ｑ６） が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
【０４０７】期間ｃ２９では、加算器４２１０により、 （奇数） |d(x+2,y+1)-b(2,1)| ＋ |d(x+2,y)-b(2,0)| ＋ |d(x+3,y+1)-b(3,1)| ＋ |d(x+3,y)-b(3,0)| ・・・（Ｑ７） （偶数） |d(x+2,y)-b(2,0)| ＋ |d(x+2,y+1)-b(2,1)| ＋ |d(x+3,y)-b(3,0)| ＋ |d(x+3,y+1)-b(3,1)| ・・・（Ｑ８） が算出されて、第１フリップフロップ４２２１に入力さ
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
れ、第１フリップフロップ４２２１から が第２フリップフロップ４２２２に入力される。
【０４０８】ここで、実施例１の説明からもわかるよう
に、上記式（Ｑ５）は、上記式（Ｑ６）と同等であり、
２つの式は、図２〜図５、図４５〜図４８に示された第
１サーチウインドウ２１０から２画素分だけ列方向にず
れたもう一つのサーチウインドウ、すなわち、第２サー
チウインドウ２２０内に含まれる９個の第１フィールド
候補ブロック３２１のそれぞれと、現画像第１フィール
ドブロック１１１に対して列方向に隣接するもう一つの
現画像第１フィールドブロック１２１とのディストーシ
ョンを表わす式であり、上記期間に該ディストーション
が算出されたことになる。
に、上記式（Ｑ５）は、上記式（Ｑ６）と同等であり、
２つの式は、図２〜図５、図４５〜図４８に示された第
１サーチウインドウ２１０から２画素分だけ列方向にず
れたもう一つのサーチウインドウ、すなわち、第２サー
チウインドウ２２０内に含まれる９個の第１フィールド
候補ブロック３２１のそれぞれと、現画像第１フィール
ドブロック１１１に対して列方向に隣接するもう一つの
現画像第１フィールドブロック１２１とのディストーシ
ョンを表わす式であり、上記期間に該ディストーション
が算出されたことになる。
【０４０９】また、上記式（Ｑ７）は、上記式（Ｑ８）
と同等であり、２つの式は、第２サーチウインドウ２２
０内に含まれる９個の第２フィールド候補ブロック３２
２のそれぞれと、現画像第２フィールドブロック１２２
とのディストーションを表わす式であり、上記期間に該
ディストーションが算出されたことになる。次に、パル
ス信号ＣＫ１の３０クロック目、すなわち、パルス信号
ＣＫ２に同期して、Ｄｃ（ｘ＋２，ｙ）が第１フリップ
フロップ４３２１にラッチされ、第１フリップフロップ
４２２１からＤｄ（ｘ＋２，ｙ）が第２フリップフロッ
プ４２２２に入力される。
と同等であり、２つの式は、第２サーチウインドウ２２
０内に含まれる９個の第２フィールド候補ブロック３２
２のそれぞれと、現画像第２フィールドブロック１２２
とのディストーションを表わす式であり、上記期間に該
ディストーションが算出されたことになる。次に、パル
ス信号ＣＫ１の３０クロック目、すなわち、パルス信号
ＣＫ２に同期して、Ｄｃ（ｘ＋２，ｙ）が第１フリップ
フロップ４３２１にラッチされ、第１フリップフロップ
４２２１からＤｄ（ｘ＋２，ｙ）が第２フリップフロッ
プ４２２２に入力される。
【０４１０】期間ｃ３１において、パルス信号ＬＤ１は
期間ｃ３０のままであるので、Ｄｄ（ｘ＋２，ｙ）が第
１フリップフロップ４３２１にラッチされ、第１フリッ
プフロップ４３２１からＤｃ（ｘ＋２，ｙ）が第２フリ
ップフロップ４３２２に入力される。期間ｃ３２におい
て、第１フリップフロップ４３２１からＤｄ（ｘ＋２，
ｙ）が第２フリップフロップ４３２２に入力され、第２
フリップフロップ４３２２からＤｃ（ｘ＋２，ｙ）が各
プロセッサエレメントＰＥ（ｘ，ｙ）の出力端子Ｄｏを
介して出力される。このとき、プロセッサエレメントＰ
Ｅ（０，０）、ＰＥ（０，１）、ＰＥ（０，２）で算出
された上記ディストーションＤｃ（ｘ＋２，ｙ）は、プ
ロセッサエレメントの出力端子Ｄｏを介してフレームブ
ロックディストーション算出手段６０００のフリップフ
ロップ６１１０、６２１０、６３１０、加算器６１２
０、６２２０、６３２０およびフィールドブロック特定
手段５０００の比較器５１１０に、それぞれ入力され
る。また、各プロセッサエレメントＰＥ（ｘ，ｙ）のセ
レクタ４３１０は、第１データ入力端子Ａを選択してい
るため、プロセッサエレメントＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）で算出された上記ディスト
ーションＤｃ（ｘ＋２，ｙ）は、パルス信号ＣＫ２の３
２クロック目に同期して、各プロセッサエレメントＰＥ
（ｘ−１，ｙ）にそれぞれ伝送される。
期間ｃ３０のままであるので、Ｄｄ（ｘ＋２，ｙ）が第
１フリップフロップ４３２１にラッチされ、第１フリッ
プフロップ４３２１からＤｃ（ｘ＋２，ｙ）が第２フリ
ップフロップ４３２２に入力される。期間ｃ３２におい
て、第１フリップフロップ４３２１からＤｄ（ｘ＋２，
ｙ）が第２フリップフロップ４３２２に入力され、第２
フリップフロップ４３２２からＤｃ（ｘ＋２，ｙ）が各
プロセッサエレメントＰＥ（ｘ，ｙ）の出力端子Ｄｏを
介して出力される。このとき、プロセッサエレメントＰ
Ｅ（０，０）、ＰＥ（０，１）、ＰＥ（０，２）で算出
された上記ディストーションＤｃ（ｘ＋２，ｙ）は、プ
ロセッサエレメントの出力端子Ｄｏを介してフレームブ
ロックディストーション算出手段６０００のフリップフ
ロップ６１１０、６２１０、６３１０、加算器６１２
０、６２２０、６３２０およびフィールドブロック特定
手段５０００の比較器５１１０に、それぞれ入力され
る。また、各プロセッサエレメントＰＥ（ｘ，ｙ）のセ
レクタ４３１０は、第１データ入力端子Ａを選択してい
るため、プロセッサエレメントＰＥ（１，０）、ＰＥ
（１，１）、ＰＥ（１，２）、ＰＥ（２，０）、ＰＥ
（２，１）、ＰＥ（２，２）で算出された上記ディスト
ーションＤｃ（ｘ＋２，ｙ）は、パルス信号ＣＫ２の３
２クロック目に同期して、各プロセッサエレメントＰＥ
（ｘ−１，ｙ）にそれぞれ伝送される。
【０４１１】期間ｃ３３において、第２フリップフロッ
プ４３２２からＤｄ（ｘ＋２，ｙ）が各プロセッサエレ
メントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記ディ
ストーションＤｄ（ｘ＋２，ｙ）は、プロセッサエレメ
ントの出力端子Ｄｏを介してフレームブロックディスト
ーション算出手段６０００のフリップフロップ６１１
０、６２１０、６３１０、加算器６１２０、６２２０、
６３２０およびフィールドブロック特定手段５０００の
比較器５１１０に、それぞれ入力される。また、各プロ
セッサエレメントＰＥ（ｘ，ｙ）のセレクタ４３１０
は、第１データ入力端子Ａを選択しているため、プロセ
ッサエレメントＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ
（２，２）で算出された上記ディストーションＤｄ（ｘ
＋２，ｙ）は、パルス信号ＣＫ２の３３クロック目に同
期して、各プロセッサエレメントＰＥ（ｘ−１，ｙ）に
それぞれ伝送されるとともに、各プロセッサエレメント
ＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２１か
らＤｃ（ｘ＋２，ｙ）が第２フリップフロップ４３２２
に入力される。
プ４３２２からＤｄ（ｘ＋２，ｙ）が各プロセッサエレ
メントＰＥ（ｘ，ｙ）の出力端子Ｄｏを介して出力され
る。このとき、プロセッサエレメントＰＥ（０，０）、
ＰＥ（０，１）、ＰＥ（０，２）で算出された上記ディ
ストーションＤｄ（ｘ＋２，ｙ）は、プロセッサエレメ
ントの出力端子Ｄｏを介してフレームブロックディスト
ーション算出手段６０００のフリップフロップ６１１
０、６２１０、６３１０、加算器６１２０、６２２０、
６３２０およびフィールドブロック特定手段５０００の
比較器５１１０に、それぞれ入力される。また、各プロ
セッサエレメントＰＥ（ｘ，ｙ）のセレクタ４３１０
は、第１データ入力端子Ａを選択しているため、プロセ
ッサエレメントＰＥ（１，０）、ＰＥ（１，１）、ＰＥ
（１，２）、ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ
（２，２）で算出された上記ディストーションＤｄ（ｘ
＋２，ｙ）は、パルス信号ＣＫ２の３３クロック目に同
期して、各プロセッサエレメントＰＥ（ｘ−１，ｙ）に
それぞれ伝送されるとともに、各プロセッサエレメント
ＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２１か
らＤｃ（ｘ＋２，ｙ）が第２フリップフロップ４３２２
に入力される。
【０４１２】期間ｃ３４において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ＋２，ｙ）が第２フリップフロップ４３
２２に入力され、第２フリップフロップ４３２２からＤ
ｃ（ｘ＋２，ｙ）が各プロセッサエレメントＰＥ（ｘ−
１，ｙ）の出力端子Ｄｏを介して出力される。このと
き、プロセッサエレメントＰＥ（０，０）、ＰＥ（０，
１）、ＰＥ（０，２）から出力されるディストーション
Ｄｃ（ｘ＋２，ｙ）は、プロセッサエレメントの出力端
子Ｄｏを介してフレームブロックディストーション算出
手段６０００のフリップフロップ６１１０、６２１０、
６３１０、加算器６１２０、６２２０、６３２０および
フィールドブロック特定手段５０００の比較器５１１０
に、それぞれ入力される。また、プロセッサエレメント
ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算
出された上記ディストーションＤｃ（ｘ＋２，ｙ）は、
パルス信号ＣＫ２の３４クロック目に同期して、各プロ
セッサエレメントＰＥ（ｘ−２，ｙ）にそれぞれ伝送さ
れる。
ントＰＥ（ｘ−１，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ＋２，ｙ）が第２フリップフロップ４３
２２に入力され、第２フリップフロップ４３２２からＤ
ｃ（ｘ＋２，ｙ）が各プロセッサエレメントＰＥ（ｘ−
１，ｙ）の出力端子Ｄｏを介して出力される。このと
き、プロセッサエレメントＰＥ（０，０）、ＰＥ（０，
１）、ＰＥ（０，２）から出力されるディストーション
Ｄｃ（ｘ＋２，ｙ）は、プロセッサエレメントの出力端
子Ｄｏを介してフレームブロックディストーション算出
手段６０００のフリップフロップ６１１０、６２１０、
６３１０、加算器６１２０、６２２０、６３２０および
フィールドブロック特定手段５０００の比較器５１１０
に、それぞれ入力される。また、プロセッサエレメント
ＰＥ（２，０）、ＰＥ（２，１）、ＰＥ（２，２）で算
出された上記ディストーションＤｃ（ｘ＋２，ｙ）は、
パルス信号ＣＫ２の３４クロック目に同期して、各プロ
セッサエレメントＰＥ（ｘ−２，ｙ）にそれぞれ伝送さ
れる。
【０４１３】期間ｃ３５において、各プロセッサエレメ
ントＰＥ（ｘ−１，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ＋２，ｙ）が出力端子Ｄｏを介して出力
される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）から出力される
ディストーションＤｄ（ｘ＋２，ｙ）は、プロセッサエ
レメントの出力端子Ｄｏを介してフレームブロックディ
ストーション算出手段６０００のフリップフロップ６１
１０、６２１０、６３１０、加算器６１２０、６２２
０、６３２０およびフィールドブロック特定手段５００
０の比較器５１１０に、それぞれ入力される。また、プ
ロセッサエレメントＰＥ（２，０）、ＰＥ（２，１）、
ＰＥ（２，２）で算出された上記ディストーションＤｄ
（ｘ＋２，ｙ）は、パルス信号ＣＫ２の３５クロック目
に同期して、各プロセッサエレメントＰＥ（ｘ−２，
ｙ）にそれぞれ伝送されるとともに、各プロセッサエレ
メントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３
２１からＤｃ（ｘ＋２，ｙ）が第２フリップフロップ４
３２２に入力される。
ントＰＥ（ｘ−１，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ＋２，ｙ）が出力端子Ｄｏを介して出力
される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）から出力される
ディストーションＤｄ（ｘ＋２，ｙ）は、プロセッサエ
レメントの出力端子Ｄｏを介してフレームブロックディ
ストーション算出手段６０００のフリップフロップ６１
１０、６２１０、６３１０、加算器６１２０、６２２
０、６３２０およびフィールドブロック特定手段５００
０の比較器５１１０に、それぞれ入力される。また、プ
ロセッサエレメントＰＥ（２，０）、ＰＥ（２，１）、
ＰＥ（２，２）で算出された上記ディストーションＤｄ
（ｘ＋２，ｙ）は、パルス信号ＣＫ２の３５クロック目
に同期して、各プロセッサエレメントＰＥ（ｘ−２，
ｙ）にそれぞれ伝送されるとともに、各プロセッサエレ
メントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３
２１からＤｃ（ｘ＋２，ｙ）が第２フリップフロップ４
３２２に入力される。
【０４１４】期間ｃ３６において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ＋２，ｙ）が第２フリップフロップ４３
２２に入力され、第２フリップフロップ４３２２からＤ
ｃ（ｘ＋２，ｙ）が各プロセッサエレメントＰＥ（ｘ−
２，ｙ）の出力端子Ｄｏを介して出力される。このと
き、プロセッサエレメントＰＥ（０，０）、ＰＥ（０，
１）、ＰＥ（０，２）から出力されるディストーション
Ｄｃ（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄ
ｏを介してフレームブロックディストーション算出手段
６０００のフリップフロップ６１１０、６２１０、６３
１０、加算器６１２０、６２２０、６３２０およびフィ
ールドブロック特定手段５０００の比較器５１１０に、
それぞれ入力される。
ントＰＥ（ｘ−２，ｙ）の第１フリップフロップ４３２
１からＤｄ（ｘ＋２，ｙ）が第２フリップフロップ４３
２２に入力され、第２フリップフロップ４３２２からＤ
ｃ（ｘ＋２，ｙ）が各プロセッサエレメントＰＥ（ｘ−
２，ｙ）の出力端子Ｄｏを介して出力される。このと
き、プロセッサエレメントＰＥ（０，０）、ＰＥ（０，
１）、ＰＥ（０，２）から出力されるディストーション
Ｄｃ（ｘ，ｙ）は、プロセッサエレメントの出力端子Ｄ
ｏを介してフレームブロックディストーション算出手段
６０００のフリップフロップ６１１０、６２１０、６３
１０、加算器６１２０、６２２０、６３２０およびフィ
ールドブロック特定手段５０００の比較器５１１０に、
それぞれ入力される。
【０４１５】期間ｃ３７において、各プロセッサエレメ
ントＰＥ（ｘ−２，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ＋２，ｙ）が出力端子Ｄｏを介して出力
される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）から出力される
ディストーションＤｄ（ｘ＋２，ｙ）は、プロセッサエ
レメントの出力端子Ｄｏを介してフレームブロックディ
ストーション算出手段６０００のフリップフロップ６１
１０、６２１０、６３１０、加算器６１２０、６２２
０、６３２０およびフィールドブロック特定手段５００
０の比較器５１１０に、それぞれ入力される。
ントＰＥ（ｘ−２，ｙ）の第２フリップフロップ４３２
２からＤｄ（ｘ＋２，ｙ）が出力端子Ｄｏを介して出力
される。このとき、プロセッサエレメントＰＥ（０，
０）、ＰＥ（０，１）、ＰＥ（０，２）から出力される
ディストーションＤｄ（ｘ＋２，ｙ）は、プロセッサエ
レメントの出力端子Ｄｏを介してフレームブロックディ
ストーション算出手段６０００のフリップフロップ６１
１０、６２１０、６３１０、加算器６１２０、６２２
０、６３２０およびフィールドブロック特定手段５００
０の比較器５１１０に、それぞれ入力される。
【０４１６】次に、フィールドブロック特定手段５００
０では、比較器５１１０に各データ入力端子Ａ０、Ａ
１、Ａ２を介して、サーチウインドウデータ転送保持手
段３０００およびフィールドブロックディストーション
算出手段４０００の各プロセッサエレメントＰＥ（ｘ，
ｙ）によって求められたそれぞれの第１フィールドブロ
ックディストーションＤｃ（ｘ＋２，ｙ）および第２フ
ィールドブロックディストーションＤｄ（ｘ＋２，ｙ）
が入力され、第１実施例と同様にして、第１サーチウイ
ンドウ２１０に対して２画素分だけ列方向にずれた第２
サーチウインドウ２２０内の第１フィールド候補ブロッ
ク３２１および第２フィールド候補ブロック３２２と現
画像フレーム１１０に対して列方向に隣接するもう一つ
の現画像フレーム１２０内の現画像第１フィールドブロ
ック１２１および現画像第２フィールドブロック１２２
との間の最小第１フィールドブロックディストーション
ＭｉｎＤｉｓＦｉ１、最小第２フィールドブロックディ
ストーションＭｉｎＤｉｓＦｉ２およびＭｉｎＤｉｓＦ
ｉ１、ＭｉｎＤｉｓＦｉ２に対応する動きベクトルＭＶ
１（ｘ，ｙ）、ＭＶ２（ｘ，ｙ）が算出される。
０では、比較器５１１０に各データ入力端子Ａ０、Ａ
１、Ａ２を介して、サーチウインドウデータ転送保持手
段３０００およびフィールドブロックディストーション
算出手段４０００の各プロセッサエレメントＰＥ（ｘ，
ｙ）によって求められたそれぞれの第１フィールドブロ
ックディストーションＤｃ（ｘ＋２，ｙ）および第２フ
ィールドブロックディストーションＤｄ（ｘ＋２，ｙ）
が入力され、第１実施例と同様にして、第１サーチウイ
ンドウ２１０に対して２画素分だけ列方向にずれた第２
サーチウインドウ２２０内の第１フィールド候補ブロッ
ク３２１および第２フィールド候補ブロック３２２と現
画像フレーム１１０に対して列方向に隣接するもう一つ
の現画像フレーム１２０内の現画像第１フィールドブロ
ック１２１および現画像第２フィールドブロック１２２
との間の最小第１フィールドブロックディストーション
ＭｉｎＤｉｓＦｉ１、最小第２フィールドブロックディ
ストーションＭｉｎＤｉｓＦｉ２およびＭｉｎＤｉｓＦ
ｉ１、ＭｉｎＤｉｓＦｉ２に対応する動きベクトルＭＶ
１（ｘ，ｙ）、ＭＶ２（ｘ，ｙ）が算出される。
【０４１７】また、フレームブロックディストーション
算出手段６０００では、加算器６１２０、６２２０、６
３２０に各データ入力端子Ａ、Ｂを介して、サーチウイ
ンドウデータ転送保持手段３０００およびフィールドブ
ロックディストーション算出手段４０００の各プロセッ
サエレメントＰＥ（ｘ，ｙ）によって求められたそれぞ
れの第１フィールドブロックディストーションＤｃ（ｘ
＋２，ｙ）および第２フィールドブロックディストーシ
ョンＤｄ（ｘ＋２，ｙ）が入力され、第１実施例と同様
にして、第１サーチウインドウ２１０に対して２画素分
だけ列方向にずれた第２サーチウインドウ２２０内のそ
れぞれのフレーム候補ブロック３２０と現画像フレーム
ブロック１１０に対して列方向に隣接する第２現画像フ
レームブロック１２０との間の各フレームブロックディ
ストーションＤｉＳ（ｘ＋２，ｙ）が算出される。
算出手段６０００では、加算器６１２０、６２２０、６
３２０に各データ入力端子Ａ、Ｂを介して、サーチウイ
ンドウデータ転送保持手段３０００およびフィールドブ
ロックディストーション算出手段４０００の各プロセッ
サエレメントＰＥ（ｘ，ｙ）によって求められたそれぞ
れの第１フィールドブロックディストーションＤｃ（ｘ
＋２，ｙ）および第２フィールドブロックディストーシ
ョンＤｄ（ｘ＋２，ｙ）が入力され、第１実施例と同様
にして、第１サーチウインドウ２１０に対して２画素分
だけ列方向にずれた第２サーチウインドウ２２０内のそ
れぞれのフレーム候補ブロック３２０と現画像フレーム
ブロック１１０に対して列方向に隣接する第２現画像フ
レームブロック１２０との間の各フレームブロックディ
ストーションＤｉＳ（ｘ＋２，ｙ）が算出される。
【０４１８】次に、フレームブロック特定手段７０００
では、比較器７１１０に各データ入力端子Ａ０、Ａ１、
Ａ２を介して、フレームブロックディストーション算出
手段６０００の各加算器６１２０、６２２０、６３２０
によって求められたそれぞれのフレームブロックディス
トーションＤｉｓ（ｘ＋２，ｙ）が入力され、第１実施
例と同様にして、第１サーチウインドウ２１０に対して
２画素分だけ列方向にずれた第２サーチウインドウ２２
０内のフレーム候補ブロック３２０と現画像フレームブ
ロック１１０に対して列方向に隣接する第２現画像フレ
ームブロック１２０との間の最小フレームブロックディ
ストーションＭｉｎＤｉＳＦｒおよびＭｉｎＤｉｓＦｒ
に対応する動きベクトルＭＶＦｒ（ｘ，ｙ）が算出され
る。
では、比較器７１１０に各データ入力端子Ａ０、Ａ１、
Ａ２を介して、フレームブロックディストーション算出
手段６０００の各加算器６１２０、６２２０、６３２０
によって求められたそれぞれのフレームブロックディス
トーションＤｉｓ（ｘ＋２，ｙ）が入力され、第１実施
例と同様にして、第１サーチウインドウ２１０に対して
２画素分だけ列方向にずれた第２サーチウインドウ２２
０内のフレーム候補ブロック３２０と現画像フレームブ
ロック１１０に対して列方向に隣接する第２現画像フレ
ームブロック１２０との間の最小フレームブロックディ
ストーションＭｉｎＤｉＳＦｒおよびＭｉｎＤｉｓＦｒ
に対応する動きベクトルＭＶＦｒ（ｘ，ｙ）が算出され
る。
【０４１９】以上により、サーチウインドウに対して列
方向にずれた別のサーチウインドウ内のフレーム候補ブ
ロックと現画像フレームに対して列方向に隣接するもう
一つの現画像フレームとの間の最小フレームブロックデ
ィストーションＭｉｎＤｉＳＦｒ、最小第１フィールド
ブロックディストーションＭｉｎＤｉｓＦｉ１、最小第
２フィールドブロックディストーションＭｉｎＤｉｓＦ
ｉ２およびそれぞれに対応する動きベクトルＭＶＦｒ
（ｘ，ｙ）、ＭＶ１（ｘ，ｙ）、ＭＶ２（ｘ，ｙ）が算
出される。この算出経過を図４９に示す。
方向にずれた別のサーチウインドウ内のフレーム候補ブ
ロックと現画像フレームに対して列方向に隣接するもう
一つの現画像フレームとの間の最小フレームブロックデ
ィストーションＭｉｎＤｉＳＦｒ、最小第１フィールド
ブロックディストーションＭｉｎＤｉｓＦｉ１、最小第
２フィールドブロックディストーションＭｉｎＤｉｓＦ
ｉ２およびそれぞれに対応する動きベクトルＭＶＦｒ
（ｘ，ｙ）、ＭＶ１（ｘ，ｙ）、ＭＶ２（ｘ，ｙ）が算
出される。この算出経過を図４９に示す。
【０４２０】また、別々の現画像フレームブロック１１
０、１２０、１３０・・・に対するそれぞれのサーチウ
インドウ２１０、２２０、２３０・・・の画素データ
は、サーチウインドウ間において重複するデータが有る
が、上記操作により、サーチウインドウ内の同一データ
を重複して入力させることなく、次々に連続して各現画
像ブロックの動きベクトルと最小ディストーションを求
めることができる。
０、１２０、１３０・・・に対するそれぞれのサーチウ
インドウ２１０、２２０、２３０・・・の画素データ
は、サーチウインドウ間において重複するデータが有る
が、上記操作により、サーチウインドウ内の同一データ
を重複して入力させることなく、次々に連続して各現画
像ブロックの動きベクトルと最小ディストーションを求
めることができる。
【０４２１】図５０〜図５２は本発明に係わる動きベク
トル探索装置のサイドレジスタの配置をかえた第３実施
例を示す図である。図５０は、第１実施例における同じ
列に上下２つあるサイドレジスタユニットを、１つにま
とめセレクタによってデータの流れを制御するものであ
る。具体的に説明すると、２列目にあったサイドレジス
タＳＲ（１，−１）、ＳＲ（１，３）を図１７に示すサ
イドレジスタに置き換え、サイドレジスタＳＲ（１，−
１）とし、３列目にあったサイドレジスタＳＲ（２，−
１）、ＳＲ（２，３）を図１６に示すサイドレジスタに
置き換え、サイドレジスタＳＲ（２，−１）として、サ
イドレジスタを置き換えたものである。
トル探索装置のサイドレジスタの配置をかえた第３実施
例を示す図である。図５０は、第１実施例における同じ
列に上下２つあるサイドレジスタユニットを、１つにま
とめセレクタによってデータの流れを制御するものであ
る。具体的に説明すると、２列目にあったサイドレジス
タＳＲ（１，−１）、ＳＲ（１，３）を図１７に示すサ
イドレジスタに置き換え、サイドレジスタＳＲ（１，−
１）とし、３列目にあったサイドレジスタＳＲ（２，−
１）、ＳＲ（２，３）を図１６に示すサイドレジスタに
置き換え、サイドレジスタＳＲ（２，−１）として、サ
イドレジスタを置き換えたものである。
【０４２２】また、この実施例において、サーチウイン
ドウデータ転送保持手段３０００およびフィールドブロ
ックディストーション算出手段４０００をグループ毎に
大きく捉らえると、入力レジスタ群、サイドレジスタ
群、プロセッサエレメント群としてみることができ、図
５１（ｂ）のように表わせる。図５１（ａ）は、サイド
レジスタ群が第１サイドレジスタ群と第２サイドレジス
タ群に分れて表わされる前述の第１実施例を表わす図で
ある。
ドウデータ転送保持手段３０００およびフィールドブロ
ックディストーション算出手段４０００をグループ毎に
大きく捉らえると、入力レジスタ群、サイドレジスタ
群、プロセッサエレメント群としてみることができ、図
５１（ｂ）のように表わせる。図５１（ａ）は、サイド
レジスタ群が第１サイドレジスタ群と第２サイドレジス
タ群に分れて表わされる前述の第１実施例を表わす図で
ある。
【０４２３】図１６、図１７に示すサイドレジスタＳＲ
（ｘ，ｙ）は、第１実施例と構成は同じであり、サイド
レジスタＳＲ（２，−１）のセレクタ３３１０の第１デ
ータ入力端子Ａは、プロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２のデータ出力端子
Ｙに入力端子ＹＬｉを介して電気的に接続され、プロセ
ッサエレメントＰＥ（１，２）のセレクタ３１１０の第
１データ入力端子Ａは、サイドレジスタＳＲ（１，−
１）の第２フリップフロップ３３２２のデータ出力端子
Ｙに入力端子ＹＵｉを介して電気的に接続されている。
（ｘ，ｙ）は、第１実施例と構成は同じであり、サイド
レジスタＳＲ（２，−１）のセレクタ３３１０の第１デ
ータ入力端子Ａは、プロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２のデータ出力端子
Ｙに入力端子ＹＬｉを介して電気的に接続され、プロセ
ッサエレメントＰＥ（１，２）のセレクタ３１１０の第
１データ入力端子Ａは、サイドレジスタＳＲ（１，−
１）の第２フリップフロップ３３２２のデータ出力端子
Ｙに入力端子ＹＵｉを介して電気的に接続されている。
【０４２４】ここで、サイドレジスタＳＲ（１，−
１）、ＳＲ（２，−１）における作用を説明する。ま
ず、クロックパルス信号ＣＫ１の５クロック目に同期し
て、画素データｃ（０，０）が入力レジスタＩＲ（３，
−１）の第２フリップフロップ３２２２からサイドレジ
スタＳＲ（２，−１）の第１フリップフロップ３３２１
に伝送される。
１）、ＳＲ（２，−１）における作用を説明する。ま
ず、クロックパルス信号ＣＫ１の５クロック目に同期し
て、画素データｃ（０，０）が入力レジスタＩＲ（３，
−１）の第２フリップフロップ３２２２からサイドレジ
スタＳＲ（２，−１）の第１フリップフロップ３３２１
に伝送される。
【０４２５】次いで、クロックパルス信号ＣＫ１の６ク
ロック目に同期して、画素データｃ（０，０）がサイド
レジスタＳＲ（２，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（０，０）が入力レジスタＩＲ（３，−１）の第２フ
リップフロップ３２２２からサイドレジスタＳＲ（２，
−１）の第１フリップフロップ３３２１に、それぞれ伝
送される。
ロック目に同期して、画素データｃ（０，０）がサイド
レジスタＳＲ（２，−１）の第１フリップフロップ３３
２１から第２フリップフロップ３３２２に、画素データ
ｄ（０，０）が入力レジスタＩＲ（３，−１）の第２フ
リップフロップ３２２２からサイドレジスタＳＲ（２，
−１）の第１フリップフロップ３３２１に、それぞれ伝
送される。
【０４２６】次いで、クロックパルス信号ＣＫ１の７ク
ロック目に同期して、画素データｃ（０，０）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（２，０）の第１フ
リップフロップ３１２１に、画素データｄ（０，０）が
サイドレジスタＳＲ（２，−１）の第１フリップフロッ
プ３３２１から第２フリップフロップ３３２２に、画素
データｃ（０，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
ロック目に同期して、画素データｃ（０，０）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（２，０）の第１フ
リップフロップ３１２１に、画素データｄ（０，０）が
サイドレジスタＳＲ（２，−１）の第１フリップフロッ
プ３３２１から第２フリップフロップ３３２２に、画素
データｃ（０，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
【０４２７】次いで、クロックパルス信号ＣＫ１の８ク
ロック目に同期して、画素データｄ（０，０）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（２，０）の第１フ
リップフロップ３１２１に、画素データｃ（０，３）が
サイドレジスタＳＲ（２，−１）の第１フリップフロッ
プ３３２１から第２フリップフロップ３３２２に、画素
データｄ（０，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
ロック目に同期して、画素データｄ（０，０）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からプロセッサエレメントＰＥ（２，０）の第１フ
リップフロップ３１２１に、画素データｃ（０，３）が
サイドレジスタＳＲ（２，−１）の第１フリップフロッ
プ３３２１から第２フリップフロップ３３２２に、画素
データｄ（０，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
【０４２８】次いで、クロックパルス信号ＣＫ１の９ク
ロック目に同期して、画素データｃ（０，３）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からサイドレジスタＳＲ（１，−１）の第１フリッ
プフロップ３３２１に、画素データｄ（０，３）がサイ
ドレジスタＳＲ（２，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｃ（１，０）が入力レジスタＩＲ（３，−１）の第２
フリップフロップ３２２２からサイドレジスタＳＲ
（２，−１）の第１フリップフロップ３３２１に、それ
ぞれ伝送される。
ロック目に同期して、画素データｃ（０，３）がサイド
レジスタＳＲ（２，−１）の第２フリップフロップ３３
２２からサイドレジスタＳＲ（１，−１）の第１フリッ
プフロップ３３２１に、画素データｄ（０，３）がサイ
ドレジスタＳＲ（２，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｃ（１，０）が入力レジスタＩＲ（３，−１）の第２
フリップフロップ３２２２からサイドレジスタＳＲ
（２，−１）の第１フリップフロップ３３２１に、それ
ぞれ伝送される。
【０４２９】次いで、クロックパルス信号ＣＫ１の１０
クロック目に同期して、画素データｃ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（０，３）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，０）がサイドレジスタＳＲ（２，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（１，０）が入力レジス
タＩＲ（３，−１）の第２フリップフロップ３２２２か
らサイドレジスタＳＲ（２，−１）の第１フリップフロ
ップ３３２１に、それぞれ伝送される。
クロック目に同期して、画素データｃ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第１フリップフロップ３
３２１から第２フリップフロップ３３２２に、画素デー
タｄ（０，３）がサイドレジスタＳＲ（２，−１）の第
２フリップフロップ３３２２からサイドレジスタＳＲ
（１，−１）の第１フリップフロップ３３２１に、画素
データｃ（１，０）がサイドレジスタＳＲ（２，−１）
の第１フリップフロップ３３２１から第２フリップフロ
ップ３３２２に、画素データｄ（１，０）が入力レジス
タＩＲ（３，−１）の第２フリップフロップ３２２２か
らサイドレジスタＳＲ（２，−１）の第１フリップフロ
ップ３３２１に、それぞれ伝送される。
【０４３０】次いで、クロックパルス信号ＣＫ１の１１
クロック目に同期して、画素データｃ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（１，２）の第１
フリップフロップ３１２１に、画素データｄ（０，３）
がサイドレジスタＳＲ（１，−１）の第１フリップフロ
ップ３３２１から第２フリップフロップ３３２２に、画
素データｃ（０，０）がプロセッサエレメントＰＥ
（１，０）の第２フリップフロップ３１２２からサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１に、それぞれ伝送される。
クロック目に同期して、画素データｃ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（１，２）の第１
フリップフロップ３１２１に、画素データｄ（０，３）
がサイドレジスタＳＲ（１，−１）の第１フリップフロ
ップ３３２１から第２フリップフロップ３３２２に、画
素データｃ（０，０）がプロセッサエレメントＰＥ
（１，０）の第２フリップフロップ３１２２からサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１に、それぞれ伝送される。
【０４３１】また、画素データｃ（１，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（１，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（１，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｄ（１，０）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｃ（１，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
【０４３２】次いで、クロックパルス信号ＣＫ１の１２
クロック目に同期して、画素データｄ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（１，２）の第１
フリップフロップ３１２１に、画素データｃ（０，０）
がサイドレジスタＳＲ（１，−１）の第１フリップフロ
ップ３３２１から第２フリップフロップ３３２２に、画
素データｄ（０，０）がプロセッサエレメントＰＥ
（１，０）の第２フリップフロップ３１２２からサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１に、それぞれ伝送される。
クロック目に同期して、画素データｄ（０，３）がサイ
ドレジスタＳＲ（１，−１）の第２フリップフロップ３
３２２からプロセッサエレメントＰＥ（１，２）の第１
フリップフロップ３１２１に、画素データｃ（０，０）
がサイドレジスタＳＲ（１，−１）の第１フリップフロ
ップ３３２１から第２フリップフロップ３３２２に、画
素データｄ（０，０）がプロセッサエレメントＰＥ
（１，０）の第２フリップフロップ３１２２からサイド
レジスタＳＲ（１，−１）の第１フリップフロップ３３
２１に、それぞれ伝送される。
【０４３３】また、画素データｄ（１，０）がサイドレ
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｃ（１，３）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（１，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
ジスタＳＲ（２，−１）の第２フリップフロップ３３２
２からプロセッサエレメントＰＥ（２，０）の第１フリ
ップフロップ３１２１に、画素データｃ（１，３）がサ
イドレジスタＳＲ（２，−１）の第１フリップフロップ
３３２１から第２フリップフロップ３３２２に、画素デ
ータｄ（１，３）がプロセッサエレメントＰＥ（２，
２）の第２フリップフロップ３１２２からサイドレジス
タＳＲ（２，−１）の第１フリップフロップ３３２１
に、それぞれ伝送される。
【０４３４】以下、上記動作を繰り返すことにより、各
々のプロセッサエレメントにおいて各ディストーション
を算出することができる。また、このとき、サイドレジ
スタＳＲ（１，−１）、ＳＲ（２，−１）を含む列を図
５２に示すようにリング状に配置し、転送バスの長さを
短く、転送バスどうしの長さの差を小さく、または同一
にすることができる。
々のプロセッサエレメントにおいて各ディストーション
を算出することができる。また、このとき、サイドレジ
スタＳＲ（１，−１）、ＳＲ（２，−１）を含む列を図
５２に示すようにリング状に配置し、転送バスの長さを
短く、転送バスどうしの長さの差を小さく、または同一
にすることができる。
【０４３５】図５３〜図８５は、本発明に係る動きベク
トル探索装置の第４実施例を示す図である。ここでは、
第１実施例においてサーチウインドウデータ転送保持手
段３０００に中間レジスタを設けて、第１実施例のプロ
セッサエレメントと同じ数のプロセッサエレメント数で
第１実施例のサーチウインドウよりも大きなサーチウイ
ンドウを対象にして、動きベクトルを探索する場合につ
いて説明する。
トル探索装置の第４実施例を示す図である。ここでは、
第１実施例においてサーチウインドウデータ転送保持手
段３０００に中間レジスタを設けて、第１実施例のプロ
セッサエレメントと同じ数のプロセッサエレメント数で
第１実施例のサーチウインドウよりも大きなサーチウイ
ンドウを対象にして、動きベクトルを探索する場合につ
いて説明する。
【０４３６】図５４は、この実施例における現画像ブロ
ックとサーチウインドウを示す図であり、同図におい
て、ハッチングされている位置を左上の頂点とするブロ
ックを候補ブロックとする。図５３は、図５４に示され
た候補ブロックよりディストーションを求めるサーチウ
インドウデータ転送保持手段３０００およびフィールド
ブロックディストーション算出手段４０００の具体的構
成例を示す図である。サーチウインドウデータ転送保持
手段３０００およびフィールドブロックディストーショ
ン算出手段４０００は、９個のプロセッサエレメントＰ
Ｅ（０，０）、ＰＥ（０，２）、ＰＥ（０，４）、ＰＥ
（２，０）、ＰＥ（２，２）、ＰＥ（２，４）、ＰＥ
（４，０）、ＰＥ（４，２）、ＰＥ（４，４）、５個の
サイドレジスタＳＲ（０，−１）、ＳＲ（２，−１）、
ＳＲ（４，−１）、ＳＲ（２，５）、ＳＲ（４，５）、
６個の入力レジスタＩＲ（５，−１）、ＩＲ（５，
０）、ＩＲ（５，１）、ＩＲ（５，２）、ＩＲ（５，
３）、ＩＲ（５，４）に加えて、６個の中間レジスタＩ
ＰＡ（０，１）、ＩＰＡ（０，３）、ＩＰＡ（２，
１）、ＩＰＡ（２，３）、ＩＰＡ（４，１）、ＩＰＡ
（４，３）および１２個の中間レジスタＩＰＢ（１，−
１）、ＩＰＢ（１，０）、ＩＰＢ（１，１）、ＩＰＢ
（１，２）、ＩＰＢ（１，３）、ＩＰＢ（１，４）、Ｉ
ＰＢ（３，０）、ＩＰＢ（３，１）、ＩＰＢ（３，
２）、ＩＰＢ（３，３）、ＩＰＢ（３，４）、ＩＰＢ
（３，５）を有している。ｘ＝０，１，２，３，４，
５、ｙ＝−１，０，１，２，３，４，５として、上述の
各プロセッサエレメントＰＥをＰＥ（ｘ，ｙ）、各サイ
ドレジスタＳＲをＳＲ（ｘ，ｙ）、各入力レジスタＩＲ
をＩＲ（ｘ，ｙ）、各中間レジスタＩＰＡ（ｘ，ｙ）を
ＩＰＡ（ｘ，ｙ）、各中間レジスタＩＰＢ（ｘ，ｙ）を
ＩＰＢ（ｘ，ｙ）と表わすものとする。
ックとサーチウインドウを示す図であり、同図におい
て、ハッチングされている位置を左上の頂点とするブロ
ックを候補ブロックとする。図５３は、図５４に示され
た候補ブロックよりディストーションを求めるサーチウ
インドウデータ転送保持手段３０００およびフィールド
ブロックディストーション算出手段４０００の具体的構
成例を示す図である。サーチウインドウデータ転送保持
手段３０００およびフィールドブロックディストーショ
ン算出手段４０００は、９個のプロセッサエレメントＰ
Ｅ（０，０）、ＰＥ（０，２）、ＰＥ（０，４）、ＰＥ
（２，０）、ＰＥ（２，２）、ＰＥ（２，４）、ＰＥ
（４，０）、ＰＥ（４，２）、ＰＥ（４，４）、５個の
サイドレジスタＳＲ（０，−１）、ＳＲ（２，−１）、
ＳＲ（４，−１）、ＳＲ（２，５）、ＳＲ（４，５）、
６個の入力レジスタＩＲ（５，−１）、ＩＲ（５，
０）、ＩＲ（５，１）、ＩＲ（５，２）、ＩＲ（５，
３）、ＩＲ（５，４）に加えて、６個の中間レジスタＩ
ＰＡ（０，１）、ＩＰＡ（０，３）、ＩＰＡ（２，
１）、ＩＰＡ（２，３）、ＩＰＡ（４，１）、ＩＰＡ
（４，３）および１２個の中間レジスタＩＰＢ（１，−
１）、ＩＰＢ（１，０）、ＩＰＢ（１，１）、ＩＰＢ
（１，２）、ＩＰＢ（１，３）、ＩＰＢ（１，４）、Ｉ
ＰＢ（３，０）、ＩＰＢ（３，１）、ＩＰＢ（３，
２）、ＩＰＢ（３，３）、ＩＰＢ（３，４）、ＩＰＢ
（３，５）を有している。ｘ＝０，１，２，３，４，
５、ｙ＝−１，０，１，２，３，４，５として、上述の
各プロセッサエレメントＰＥをＰＥ（ｘ，ｙ）、各サイ
ドレジスタＳＲをＳＲ（ｘ，ｙ）、各入力レジスタＩＲ
をＩＲ（ｘ，ｙ）、各中間レジスタＩＰＡ（ｘ，ｙ）を
ＩＰＡ（ｘ，ｙ）、各中間レジスタＩＰＢ（ｘ，ｙ）を
ＩＰＢ（ｘ，ｙ）と表わすものとする。
【０４３７】同図において、ＰＥ（ｘ，ｙ）、ＳＲ
（ｘ，ｙ）、ＩＲ（ｘ，ｙ）は、図１に示すそれぞれの
ＰＥ（ｘ，ｙ）、ＳＲ（ｘ，ｙ）、ＩＲ（ｘ，ｙ）と構
成は同じであり、各プロセッサエレメントＰＥ（ｘ，
ｙ）のセレクタ４３１０の第１データ入力端子Ａは、別
のプロセッサエレメントＰＥ（ｘ＋２，ｙ）の第２フリ
ップフロップ４３２２のデータ出力端子Ｙに入力端子Ｄ
ｉを介して電気的に接続されている。
（ｘ，ｙ）、ＩＲ（ｘ，ｙ）は、図１に示すそれぞれの
ＰＥ（ｘ，ｙ）、ＳＲ（ｘ，ｙ）、ＩＲ（ｘ，ｙ）と構
成は同じであり、各プロセッサエレメントＰＥ（ｘ，
ｙ）のセレクタ４３１０の第１データ入力端子Ａは、別
のプロセッサエレメントＰＥ（ｘ＋２，ｙ）の第２フリ
ップフロップ４３２２のデータ出力端子Ｙに入力端子Ｄ
ｉを介して電気的に接続されている。
【０４３８】図５５、図５６は、図５３に示された各中
間レジスタＩＰＡ（ｘ，ｙ）の入出力端子の配置および
構成を示す図である。ＩＰＡ（ｘ，ｙ）は、プロセッサ
エレメントの存在する列のみに、プロセッサエレメント
とプロセッサエレメントの間に存在し、プロセッサエレ
メントの存在する列のみを数えるものとして、奇数列と
偶数列とに分けると、各中間レジスタＩＰＡ（ｘ，ｙ）
は、奇数列では、図５５に示すように、データ入力端子
ＹＤｉ、ＹＬｉおよびデータ出力端子ＹＤｏを有し、偶
数列では、図５６に示すように、データ入力端子ＹＬ
ｉ、ＹＵｉおよびデータ出力端子ＹＵｏを有し、さら
に、奇数列、偶数列ともに信号出力ユニット８０００の
各信号出力端子に接続された入力端子（図示省略）を有
している。
間レジスタＩＰＡ（ｘ，ｙ）の入出力端子の配置および
構成を示す図である。ＩＰＡ（ｘ，ｙ）は、プロセッサ
エレメントの存在する列のみに、プロセッサエレメント
とプロセッサエレメントの間に存在し、プロセッサエレ
メントの存在する列のみを数えるものとして、奇数列と
偶数列とに分けると、各中間レジスタＩＰＡ（ｘ，ｙ）
は、奇数列では、図５５に示すように、データ入力端子
ＹＤｉ、ＹＬｉおよびデータ出力端子ＹＤｏを有し、偶
数列では、図５６に示すように、データ入力端子ＹＬ
ｉ、ＹＵｉおよびデータ出力端子ＹＵｏを有し、さら
に、奇数列、偶数列ともに信号出力ユニット８０００の
各信号出力端子に接続された入力端子（図示省略）を有
している。
【０４３９】図５７は、図５３に示された各中間レジス
タＩＰＢ（ｘ，ｙ）の入出力端子の配置および構成を示
す図である。図５７において、各中間レジスタＩＰＢ
（ｘ，ｙ）は、データ入力端子ＹＬｉおよびデータ出力
端子ＹＬｏを有し、さらに、信号出力ユニット８０００
の各信号出力端子に接続された入力端子（図示省略）を
有している。
タＩＰＢ（ｘ，ｙ）の入出力端子の配置および構成を示
す図である。図５７において、各中間レジスタＩＰＢ
（ｘ，ｙ）は、データ入力端子ＹＬｉおよびデータ出力
端子ＹＬｏを有し、さらに、信号出力ユニット８０００
の各信号出力端子に接続された入力端子（図示省略）を
有している。
【０４４０】奇数列において、各中間レジスタＩＰＡ
（ｘ，ｙ）のデータ入力端子ＹＤｉは、プロセッサエレ
メントＰＥ（ｘ，ｙ−１）のデータ出力端子ＹＤｏに電
気的に接続され、データ入力端子ＹＬｉは、中間レジス
タＩＰＢ（ｘ＋１，ｙ）のデータ出力端子または入力レ
ジスタＩＲ（ｘ＋１，ｙ）のデータ出力端子に電気的に
接続され、データ出力端子ＹＤｏは、プロセッサエレメ
ントＰＥ（ｘ，ｙ＋１）のデータ入力端子ＹＤｉに電気
的に接続されている。
（ｘ，ｙ）のデータ入力端子ＹＤｉは、プロセッサエレ
メントＰＥ（ｘ，ｙ−１）のデータ出力端子ＹＤｏに電
気的に接続され、データ入力端子ＹＬｉは、中間レジス
タＩＰＢ（ｘ＋１，ｙ）のデータ出力端子または入力レ
ジスタＩＲ（ｘ＋１，ｙ）のデータ出力端子に電気的に
接続され、データ出力端子ＹＤｏは、プロセッサエレメ
ントＰＥ（ｘ，ｙ＋１）のデータ入力端子ＹＤｉに電気
的に接続されている。
【０４４１】偶数列において、各中間レジスタＩＰＡ
（ｘ，ｙ）のデータ入力端子ＹＬｉは、中間レジスタＩ
ＰＢ（ｘ＋１，ｙ）のデータ出力端子に電気的に接続さ
れ、データ入力端子ＹＵｉは、プロセッサエレメントＰ
Ｅ（ｘ，ｙ＋１）のデータ出力端子ＹＵｏに電気的に接
続され、データ出力端子ＹＵｏは、プロセッサエレメン
トＰＥ（ｘ，ｙ−１）のデータ入力端子ＹＵｉに電気的
に接続されている。
（ｘ，ｙ）のデータ入力端子ＹＬｉは、中間レジスタＩ
ＰＢ（ｘ＋１，ｙ）のデータ出力端子に電気的に接続さ
れ、データ入力端子ＹＵｉは、プロセッサエレメントＰ
Ｅ（ｘ，ｙ＋１）のデータ出力端子ＹＵｏに電気的に接
続され、データ出力端子ＹＵｏは、プロセッサエレメン
トＰＥ（ｘ，ｙ−１）のデータ入力端子ＹＵｉに電気的
に接続されている。
【０４４２】各中間レジスタＩＰＢ（ｘ，ｙ）のデータ
入力端子ＹＬｉは、プロセッサエレメントＰＥ（ｘ＋
１，ｙ）のデータ出力端子ＹＬｏ、中間レジスタＩＰＡ
（ｘ＋１，ｙ）のデータ出力端子またはサイドレジスタ
ＳＲ（ｘ＋１，ｙ）のデータ出力端子に電気的に接続さ
れ、データ出力端子ＹＬｏは、プロセッサエレメントＰ
Ｅ（ｘ−１，ｙ）のデータ入力端子ＹＬｉ、中間レジス
タＩＰＡ（ｘ−１，ｙ）のデータ入力端子またはサイド
レジスタＳＲ（ｘ−１，ｙ）のデータ入力端子に電気的
に接続されている。
入力端子ＹＬｉは、プロセッサエレメントＰＥ（ｘ＋
１，ｙ）のデータ出力端子ＹＬｏ、中間レジスタＩＰＡ
（ｘ＋１，ｙ）のデータ出力端子またはサイドレジスタ
ＳＲ（ｘ＋１，ｙ）のデータ出力端子に電気的に接続さ
れ、データ出力端子ＹＬｏは、プロセッサエレメントＰ
Ｅ（ｘ−１，ｙ）のデータ入力端子ＹＬｉ、中間レジス
タＩＰＡ（ｘ−１，ｙ）のデータ入力端子またはサイド
レジスタＳＲ（ｘ−１，ｙ）のデータ入力端子に電気的
に接続されている。
【０４４３】上述の各中間レジスタＩＰＡ（ｘ，ｙ）の
詳細構成は、図５５、図５６に示される。同図におい
て、各中間レジスタＩＰＡ（ｘ，ｙ）は、セレクタ３６
１０、第１フリップフロップ３６２１および第２フリッ
プフロップ３６２２を備えている。セレクタ３６１０
は、第１データ入力端子Ａ、第２データ入力端子Ｂ、信
号入力端子Ｓおよびデータ出力端子Ｙを有しており、信
号入力端子Ｓに入力された信号が０であるとき、第１デ
ータ入力端子Ａに入力されているデータをデータ出力端
子Ｙから出力し、信号入力端子Ｓに入力された信号が１
のとき、第２データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙから出力するものである。
詳細構成は、図５５、図５６に示される。同図におい
て、各中間レジスタＩＰＡ（ｘ，ｙ）は、セレクタ３６
１０、第１フリップフロップ３６２１および第２フリッ
プフロップ３６２２を備えている。セレクタ３６１０
は、第１データ入力端子Ａ、第２データ入力端子Ｂ、信
号入力端子Ｓおよびデータ出力端子Ｙを有しており、信
号入力端子Ｓに入力された信号が０であるとき、第１デ
ータ入力端子Ａに入力されているデータをデータ出力端
子Ｙから出力し、信号入力端子Ｓに入力された信号が１
のとき、第２データ入力端子Ｂに入力されているデータ
をデータ出力端子Ｙから出力するものである。
【０４４４】第１フリップフロップ３６２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。上述の各中間レジスタＩＰＢ（ｘ，ｙ）の
詳細構成は、図５７に示される。同図において、各中間
レジスタＩＰＢ（ｘ，ｙ）は、セレクタ３５１０、第１
フリップフロップ３５２１および第２フリップフロップ
３５２２を備えている。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。上述の各中間レジスタＩＰＢ（ｘ，ｙ）の
詳細構成は、図５７に示される。同図において、各中間
レジスタＩＰＢ（ｘ，ｙ）は、セレクタ３５１０、第１
フリップフロップ３５２１および第２フリップフロップ
３５２２を備えている。
【０４４５】セレクタ３５１０は、第１データ入力端子
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有しており、信号入力端子Ｓに入力され
た信号が０であるとき、第１データ入力端子Ａに入力さ
れているデータをデータ出力端子Ｙから出力し、信号入
力端子Ｓに入力された信号が１のとき、第２データ入力
端子Ｂに入力されているデータをデータ出力端子Ｙから
出力するものである。
Ａ、第２データ入力端子Ｂ、信号入力端子Ｓおよびデー
タ出力端子Ｙを有しており、信号入力端子Ｓに入力され
た信号が０であるとき、第１データ入力端子Ａに入力さ
れているデータをデータ出力端子Ｙから出力し、信号入
力端子Ｓに入力された信号が１のとき、第２データ入力
端子Ｂに入力されているデータをデータ出力端子Ｙから
出力するものである。
【０４４６】第１フリップフロップ３５２１は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。第２フリップフロップ３５２２は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。第２フリップフロップ３５２２は、Ｄフリ
ップフロップからなり、データ入力端子Ａ、信号入力端
子Ｓおよびデータ出力端子Ｙを有し、信号入力端子Ｓに
入力されたパルス信号に同期して、データ入力端子Ａに
入力されているデータをデータ出力端子Ｙにラッチする
ものである。
【０４４７】図５５、図５６に戻り、各中間レジスタＩ
ＰＡ（ｘ，ｙ）のセレクタ３６１０の第１データ入力端
子Ａは、奇数列においては、別のプロセッサエレメント
ＰＥ（ｘ，ｙ−１）の第２フリップフロップ３１２２の
データ出力端子Ｙに入力端子ＹＤｉを介して電気的に接
続され、偶数列においては、別のプロセッサエレメント
ＰＥ（ｘ，ｙ＋１）の第２フリップフロップ３１２２の
データ出力端子Ｙに入力端子ＹＵｉを介して電気的に接
続され、セレクタ３６１０の第２データ入力端子Ｂは、
別の中間レジスタＩＰＢ（ｘ＋１，ｙ）の第２フリップ
フロップ３５２２のデータ出力端子Ｙまたは入力レジス
タＩＲ（ｘ＋１，ｙ）のデータ出力端子に入力端子ＹＬ
ｉを介して電気的に接続されている。
ＰＡ（ｘ，ｙ）のセレクタ３６１０の第１データ入力端
子Ａは、奇数列においては、別のプロセッサエレメント
ＰＥ（ｘ，ｙ−１）の第２フリップフロップ３１２２の
データ出力端子Ｙに入力端子ＹＤｉを介して電気的に接
続され、偶数列においては、別のプロセッサエレメント
ＰＥ（ｘ，ｙ＋１）の第２フリップフロップ３１２２の
データ出力端子Ｙに入力端子ＹＵｉを介して電気的に接
続され、セレクタ３６１０の第２データ入力端子Ｂは、
別の中間レジスタＩＰＢ（ｘ＋１，ｙ）の第２フリップ
フロップ３５２２のデータ出力端子Ｙまたは入力レジス
タＩＲ（ｘ＋１，ｙ）のデータ出力端子に入力端子ＹＬ
ｉを介して電気的に接続されている。
【０４４８】また、各中間レジスタＩＰＡ（ｘ，ｙ）の
セレクタ３６１０の信号入力端子Ｓは、信号出力ユニッ
ト８０００の第３信号出力端子Ｐ３に電気的に接続され
ている。各中間レジスタＩＰＡ（ｘ，ｙ）の第１フリッ
プフロップ３６２１のデータ入力端子Ａは同じ中間レジ
スタＩＰＡ（ｘ，ｙ）のセレクタ３６１０のデータ出力
端子Ｙに電気的に接続され、第１フリップフロップ３６
２１の信号入力端子Ｓは信号出力ユニット８０００の第
１信号出力端子Ｐ１に電気的に接続されている。
セレクタ３６１０の信号入力端子Ｓは、信号出力ユニッ
ト８０００の第３信号出力端子Ｐ３に電気的に接続され
ている。各中間レジスタＩＰＡ（ｘ，ｙ）の第１フリッ
プフロップ３６２１のデータ入力端子Ａは同じ中間レジ
スタＩＰＡ（ｘ，ｙ）のセレクタ３６１０のデータ出力
端子Ｙに電気的に接続され、第１フリップフロップ３６
２１の信号入力端子Ｓは信号出力ユニット８０００の第
１信号出力端子Ｐ１に電気的に接続されている。
【０４４９】各中間レジスタＩＰＡ（ｘ，ｙ）の第２フ
リップフロップ３６２２のデータ入力端子Ａは同じ中間
レジスタＩＰＡ（ｘ，ｙ）の第１フリップフロップ３６
２１のデータ出力端子Ｙに電気的に接続され、第２フリ
ップフロップ３６２２の信号入力端子Ｓは信号出力ユニ
ット８０００の第１信号出力端子Ｐ１に電気的に接続さ
れている。
リップフロップ３６２２のデータ入力端子Ａは同じ中間
レジスタＩＰＡ（ｘ，ｙ）の第１フリップフロップ３６
２１のデータ出力端子Ｙに電気的に接続され、第２フリ
ップフロップ３６２２の信号入力端子Ｓは信号出力ユニ
ット８０００の第１信号出力端子Ｐ１に電気的に接続さ
れている。
【０４５０】図５７に戻り、各中間レジスタＩＰＢ
（ｘ，ｙ）のセレクタ３５１０の第１データ入力端子Ａ
は、同じ中間レジスタＩＰＢ（ｘ，ｙ）の第２フリップ
フロップ３５２２のデータ出力端子Ｙに電気的に接続さ
れ、セレクタ３５１０の第２データ入力端子Ｂは、別の
プロセッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリッ
プフロップ３１２２のデータ出力端子Ｙ、中間レジスタ
ＩＰＡ（ｘ＋１，ｙ）の第２フリップフロップ３６２２
のデータ出力端子ＹまたはサイドレジスタＳＲ（ｘ＋
１，ｙ）の第２フリップフロップ３３２２のデータ出力
端子Ｙに入力端子ＹＬｉを介して電気的に接続されてい
る。
（ｘ，ｙ）のセレクタ３５１０の第１データ入力端子Ａ
は、同じ中間レジスタＩＰＢ（ｘ，ｙ）の第２フリップ
フロップ３５２２のデータ出力端子Ｙに電気的に接続さ
れ、セレクタ３５１０の第２データ入力端子Ｂは、別の
プロセッサエレメントＰＥ（ｘ＋１，ｙ）の第２フリッ
プフロップ３１２２のデータ出力端子Ｙ、中間レジスタ
ＩＰＡ（ｘ＋１，ｙ）の第２フリップフロップ３６２２
のデータ出力端子ＹまたはサイドレジスタＳＲ（ｘ＋
１，ｙ）の第２フリップフロップ３３２２のデータ出力
端子Ｙに入力端子ＹＬｉを介して電気的に接続されてい
る。
【０４５１】また、各中間レジスタＩＰＢ（ｘ，ｙ）の
セレクタ３５１０の信号入力端子Ｓは、信号出力ユニッ
ト８０００の第３信号出力端子Ｐ３に電気的に接続され
ている。各中間レジスタＩＰＢ（ｘ，ｙ）の第１フリッ
プフロップ３５２１のデータ入力端子Ａは、同じ中間レ
ジスタＩＰＢ（ｘ，ｙ）のセレクタ３５１０のデータ出
力端子Ｙに電気的に接続され、第１フリップフロップ３
５２１の信号入力端子Ｓは、信号出力ユニット８０００
の第１信号出力端子Ｐ１に電気的に接続されている。
セレクタ３５１０の信号入力端子Ｓは、信号出力ユニッ
ト８０００の第３信号出力端子Ｐ３に電気的に接続され
ている。各中間レジスタＩＰＢ（ｘ，ｙ）の第１フリッ
プフロップ３５２１のデータ入力端子Ａは、同じ中間レ
ジスタＩＰＢ（ｘ，ｙ）のセレクタ３５１０のデータ出
力端子Ｙに電気的に接続され、第１フリップフロップ３
５２１の信号入力端子Ｓは、信号出力ユニット８０００
の第１信号出力端子Ｐ１に電気的に接続されている。
【０４５２】各中間レジスタＩＰＢ（ｘ，ｙ）の第２フ
リップフロップ３５２２のデータ入力端子Ａは、同じ中
間レジスタＩＰＢ（ｘ，ｙ）の第１フリップフロップ３
５２１のデータ出力端子Ｙに電気的に接続され、第２フ
リップフロップ３５２２の信号入力端子Ｓは、信号出力
ユニット８０００の第１信号出力端子Ｐ１に電気的に接
続されている。
リップフロップ３５２２のデータ入力端子Ａは、同じ中
間レジスタＩＰＢ（ｘ，ｙ）の第１フリップフロップ３
５２１のデータ出力端子Ｙに電気的に接続され、第２フ
リップフロップ３５２２の信号入力端子Ｓは、信号出力
ユニット８０００の第１信号出力端子Ｐ１に電気的に接
続されている。
【０４５３】次に、作用を説明する。最初に、現画像ブ
ロックデータ出力手段１０００およびサーチウインドウ
データ出力手段２０００からサーチウインドウデータ転
送保持手段３０００に入力される画素データの流れを説
明するとともに、サーチウインドウデータ転送保持手段
３０００のデータ保持状態およびフィールドブロックデ
ィストーション算出手段４０００における演算状態を説
明する。
ロックデータ出力手段１０００およびサーチウインドウ
データ出力手段２０００からサーチウインドウデータ転
送保持手段３０００に入力される画素データの流れを説
明するとともに、サーチウインドウデータ転送保持手段
３０００のデータ保持状態およびフィールドブロックデ
ィストーション算出手段４０００における演算状態を説
明する。
【０４５４】なお、図５８〜図６１のパルス信号ＳＬお
よびクロックパルス信号ＣＫ１のタイミングにおける動
作は、第１実施例と同様であり、第１実施例に同一の動
作については、特に必要が無い限り省略する。第１実施
例と同様に、以下で説明する各入力レジスタＩＲ（ｘ，
ｙ）に対しての画素データの入力は、各入力レジスタＩ
Ｒ（ｘ，ｙ）の第１、第２フリップフロップ３２２１、
３２２２におけるラッチ時を意味するものとし、各サイ
ドレジスタＳＲ（ｘ，ｙ）に対しての画素データの入力
は、各サイドレジスタＳＲ（ｘ，ｙ）の第１、第２フリ
ップフロップ３３２１、３３２２におけるラッチ時を意
味するものとする。また、各プロセッサエレメントＰＥ
（ｘ，ｙ）に対しての画素データの入力は、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第１、第２フリップフロ
ップ３１２１、３１２２におけるラッチ時を意味するも
のとする。各中間レジスタＩＰＡ（ｘ，ｙ）に対しての
画素データの入力は、各中間レジスタＩＰＡ（ｘ，ｙ）
の第１、第２フリップフロップ３６２１、３６２２にお
けるラッチ時を意味するものとし、各中間レジスタＩＰ
Ｂ（ｘ，ｙ）に対しての画素データの入力は、各中間レ
ジスタＩＰＢ（ｘ，ｙ）の第１、第２フリップフロップ
３５２１、３５２２におけるラッチ時を意味するものと
する。
よびクロックパルス信号ＣＫ１のタイミングにおける動
作は、第１実施例と同様であり、第１実施例に同一の動
作については、特に必要が無い限り省略する。第１実施
例と同様に、以下で説明する各入力レジスタＩＲ（ｘ，
ｙ）に対しての画素データの入力は、各入力レジスタＩ
Ｒ（ｘ，ｙ）の第１、第２フリップフロップ３２２１、
３２２２におけるラッチ時を意味するものとし、各サイ
ドレジスタＳＲ（ｘ，ｙ）に対しての画素データの入力
は、各サイドレジスタＳＲ（ｘ，ｙ）の第１、第２フリ
ップフロップ３３２１、３３２２におけるラッチ時を意
味するものとする。また、各プロセッサエレメントＰＥ
（ｘ，ｙ）に対しての画素データの入力は、各プロセッ
サエレメントＰＥ（ｘ，ｙ）の第１、第２フリップフロ
ップ３１２１、３１２２におけるラッチ時を意味するも
のとする。各中間レジスタＩＰＡ（ｘ，ｙ）に対しての
画素データの入力は、各中間レジスタＩＰＡ（ｘ，ｙ）
の第１、第２フリップフロップ３６２１、３６２２にお
けるラッチ時を意味するものとし、各中間レジスタＩＰ
Ｂ（ｘ，ｙ）に対しての画素データの入力は、各中間レ
ジスタＩＰＢ（ｘ，ｙ）の第１、第２フリップフロップ
３５２１、３５２２におけるラッチ時を意味するものと
する。
【０４５５】クロックパルス信号ＣＫ１のパルス信号に
同期して、各入力レジスタは、図５３における下側の入
力レジスタおよびサーチウインドウデータ出力手段２０
００からデータを入力するようになっており、クロック
パルス信号ＣＫ１の各クロック毎に上述の動作が繰り返
される。また、クロックパルス信号ＣＫ１の１、２クロ
ック目には、各プロセッサエレメントおよび各レジスタ
は図１における右側のプロセッサエレメントあるいはレ
ジスタからデータを入力し、３、４クロック目には、奇
数列の各プロセッサエレメントおよび各レジスタは図１
における上側のプロセッサエレメントあるいはレジスタ
からデータを入力し、偶数列の各プロセッサエレメント
および各レジスタでは図１における下側のプロセッサエ
レメントあるいはレジスタからデータを入力するように
なっており、クロックパルス信号ＣＫ１の以後の各クロ
ックにおいて上述の動作が繰り返される。
同期して、各入力レジスタは、図５３における下側の入
力レジスタおよびサーチウインドウデータ出力手段２０
００からデータを入力するようになっており、クロック
パルス信号ＣＫ１の各クロック毎に上述の動作が繰り返
される。また、クロックパルス信号ＣＫ１の１、２クロ
ック目には、各プロセッサエレメントおよび各レジスタ
は図１における右側のプロセッサエレメントあるいはレ
ジスタからデータを入力し、３、４クロック目には、奇
数列の各プロセッサエレメントおよび各レジスタは図１
における上側のプロセッサエレメントあるいはレジスタ
からデータを入力し、偶数列の各プロセッサエレメント
および各レジスタでは図１における下側のプロセッサエ
レメントあるいはレジスタからデータを入力するように
なっており、クロックパルス信号ＣＫ１の以後の各クロ
ックにおいて上述の動作が繰り返される。
【０４５６】詳しく説明すると、クロックパルス信号Ｃ
Ｋ１の１クロック目に同期して、サーチウインドウデー
タ出力手段２０００から、画素データｅ（０，０）が入
力レジスタＩＲ（５，０）の第１フリップフロップ３２
２１に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第１フリップフロップ３２２１に、画素デ
ータｅ（０，４）が入力レジスタＩＲ（５，４）の第１
フリップフロップ３２２１に、それぞれ入力される。
Ｋ１の１クロック目に同期して、サーチウインドウデー
タ出力手段２０００から、画素データｅ（０，０）が入
力レジスタＩＲ（５，０）の第１フリップフロップ３２
２１に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第１フリップフロップ３２２１に、画素デ
ータｅ（０，４）が入力レジスタＩＲ（５，４）の第１
フリップフロップ３２２１に、それぞれ入力される。
【０４５７】次いで、クロックパルス信号ＣＫ１の２ク
ロック目に同期して、図６３に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，４）が
入力レジスタＩＲ（５，４）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。同時に、サーチウインドウデータ出力手段
２０００から、画素データｆ（０，０）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｆ（０，２）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｆ（０，
４）が入力レジスタＩＲ（５，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
ロック目に同期して、図６３に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，０）の第１
フリップフロップ３２２１から第２フリップフロップ３
２２２に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，４）が
入力レジスタＩＲ（５，４）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、それぞれ
伝送される。同時に、サーチウインドウデータ出力手段
２０００から、画素データｆ（０，０）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｆ（０，２）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｆ（０，
４）が入力レジスタＩＲ（５，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
【０４５８】次いで、クロックパルス信号ＣＫ１の３ク
ロック目に同期して、図６４に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，０）の第２
フリップフロップ３２２２から入力レジスタＩＲ（５，
−１）の第１フリップフロップ３２２１に、画素データ
ｆ（０，０）が入力レジスタＩＲ（５，０）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（５，１）の第１フリップフロップ３２２１
に、画素データｆ（０，２）が入力レジスタＩＲ（５，
２）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｅ（０，４）が入力レ
ジスタＩＲ（５，４）の第２フリップフロップ３２２２
から入力レジスタＩＲ（５，３）の第１フリップフロッ
プ３２２１に、画素データｆ（０，４）が入力レジスタ
ＩＲ（５，４）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
ロック目に同期して、図６４に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，０）の第２
フリップフロップ３２２２から入力レジスタＩＲ（５，
−１）の第１フリップフロップ３２２１に、画素データ
ｆ（０，０）が入力レジスタＩＲ（５，０）の第１フリ
ップフロップ３２２１から第２フリップフロップ３２２
２に、画素データｅ（０，２）が入力レジスタＩＲ
（５，２）の第２フリップフロップ３２２２から入力レ
ジスタＩＲ（５，１）の第１フリップフロップ３２２１
に、画素データｆ（０，２）が入力レジスタＩＲ（５，
２）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、画素データｅ（０，４）が入力レ
ジスタＩＲ（５，４）の第２フリップフロップ３２２２
から入力レジスタＩＲ（５，３）の第１フリップフロッ
プ３２２１に、画素データｆ（０，４）が入力レジスタ
ＩＲ（５，４）の第１フリップフロップ３２２１から第
２フリップフロップ３２２２に、それぞれ伝送される。
【０４５９】同時に、サーチウインドウデータ出力手段
２０００から、画素データｅ（０，１）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（０，３）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（０，
５）が入力レジスタＩＲ（５，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
２０００から、画素データｅ（０，１）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（０，３）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（０，
５）が入力レジスタＩＲ（５，２）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
【０４６０】次いで、クロックパルス信号ＣＫ１の４ク
ロック目に同期して、図６５に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，−１）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｆ（０，０）が入力レジスタＩ
Ｒ（５，０）の第２フリップフロップ３２２２から入力
レジスタＩＲ（５，−１）の第１フリップフロップ３２
２１に、画素データｅ（０，１）が入力レジスタＩＲ
（５，０）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，２）が
入力レジスタＩＲ（５，１）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、画素デー
タｆ（０，２）が入力レジスタＩＲ（５，２）の第２フ
リップフロップ３２２２から入力レジスタＩＲ（５，
１）の第１フリップフロップ３２２１に、画素データｅ
（０，３）が入力レジスタＩＲ（５，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｆ（０，４）が入力レジスタＩＲ（５，
４）の第２フリップフロップ３２２２から入力レジスタ
ＩＲ（５，３）の第１フリップフロップ３２２１に、画
素データｅ（０，５）が入力レジスタＩＲ（５，４）の
第１フリップフロップ３２２１から第２フリップフロッ
プ３２２２に、それぞれ伝送される。
ロック目に同期して、図６５に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，−１）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｆ（０，０）が入力レジスタＩ
Ｒ（５，０）の第２フリップフロップ３２２２から入力
レジスタＩＲ（５，−１）の第１フリップフロップ３２
２１に、画素データｅ（０，１）が入力レジスタＩＲ
（５，０）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，２）が
入力レジスタＩＲ（５，１）の第１フリップフロップ３
２２１から第２フリップフロップ３２２２に、画素デー
タｆ（０，２）が入力レジスタＩＲ（５，２）の第２フ
リップフロップ３２２２から入力レジスタＩＲ（５，
１）の第１フリップフロップ３２２１に、画素データｅ
（０，３）が入力レジスタＩＲ（５，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｆ（０，４）が入力レジスタＩＲ（５，
４）の第２フリップフロップ３２２２から入力レジスタ
ＩＲ（５，３）の第１フリップフロップ３２２１に、画
素データｅ（０，５）が入力レジスタＩＲ（５，４）の
第１フリップフロップ３２２１から第２フリップフロッ
プ３２２２に、それぞれ伝送される。
【０４６１】同時に、サーチウインドウデータ出力手段
２０００から、画素データｆ（０，１）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｆ（０，３）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｆ（０，
５）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
２０００から、画素データｆ（０，１）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｆ（０，３）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｆ（０，
５）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
【０４６２】次いで、クロックパルス信号ＣＫ１の５ク
ロック目に同期して、図６６に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，−１）の第
２フリップフロップ３２２２からサイドレジスタＳＲ
（４，−１）の第１フリップフロップ３３２１に、画素
データｆ（０，０）が入力レジスタＩＲ（５，−１）の
第１フリップフロップ３２２１から第２フリップフロッ
プ３２２２に、画素データｅ（０，１）が入力レジスタ
ＩＲ（５，０）の第２フリップフロップ３２２２からプ
ロセッサエレメントＰＥ（４，０）の第１フリップフロ
ップ３１２１に、画素データｆ（０，１）が入力レジス
タＩＲ（５，０）の第１フリップフロップ３２２１から
第２フリップフロップ３２２２に、画素データｅ（０，
２）が入力レジスタＩＲ（５，１）の第２フリップフロ
ップ３２２２から中間レジスタＩＰＡ（４，１）の第１
フリップフロップ３６２１に、画素データｆ（０，２）
が入力レジスタＩＲ（５，１）の第１フリップフロップ
３２２１から第２フリップフロップ３２２２に、画素デ
ータｅ（０，３）が入力レジスタＩＲ（５，２）の第２
フリップフロップ３２２２からプロセッサエレメントＰ
Ｅ（４，２）の第１フリップフロップ３１２１に、画素
データｆ（０，３）が入力レジスタＩＲ（５，２）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｅ（０，４）が入力レジスタＩ
Ｒ（５，３）の第２フリップフロップ３２２２から中間
レジスタＩＰＡ（４，３）の第１フリップフロップ３６
２１に、画素データｆ（０，４）が入力レジスタＩＲ
（５，３）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，５）が
入力レジスタＩＲ（５，４）の第２フリップフロップ３
２２２からプロセッサエレメントＰＥ（４，２）の第１
フリップフロップ３１２１に、画素データｆ（０，５）
が入力レジスタＩＲ（５，４）の第１フリップフロップ
３２２１から第２フリップフロップ３２２２に、それぞ
れ伝送される。
ロック目に同期して、図６６に示されるように、画素デ
ータｅ（０，０）が入力レジスタＩＲ（５，−１）の第
２フリップフロップ３２２２からサイドレジスタＳＲ
（４，−１）の第１フリップフロップ３３２１に、画素
データｆ（０，０）が入力レジスタＩＲ（５，−１）の
第１フリップフロップ３２２１から第２フリップフロッ
プ３２２２に、画素データｅ（０，１）が入力レジスタ
ＩＲ（５，０）の第２フリップフロップ３２２２からプ
ロセッサエレメントＰＥ（４，０）の第１フリップフロ
ップ３１２１に、画素データｆ（０，１）が入力レジス
タＩＲ（５，０）の第１フリップフロップ３２２１から
第２フリップフロップ３２２２に、画素データｅ（０，
２）が入力レジスタＩＲ（５，１）の第２フリップフロ
ップ３２２２から中間レジスタＩＰＡ（４，１）の第１
フリップフロップ３６２１に、画素データｆ（０，２）
が入力レジスタＩＲ（５，１）の第１フリップフロップ
３２２１から第２フリップフロップ３２２２に、画素デ
ータｅ（０，３）が入力レジスタＩＲ（５，２）の第２
フリップフロップ３２２２からプロセッサエレメントＰ
Ｅ（４，２）の第１フリップフロップ３１２１に、画素
データｆ（０，３）が入力レジスタＩＲ（５，２）の第
１フリップフロップ３２２１から第２フリップフロップ
３２２２に、画素データｅ（０，４）が入力レジスタＩ
Ｒ（５，３）の第２フリップフロップ３２２２から中間
レジスタＩＰＡ（４，３）の第１フリップフロップ３６
２１に、画素データｆ（０，４）が入力レジスタＩＲ
（５，３）の第１フリップフロップ３２２１から第２フ
リップフロップ３２２２に、画素データｅ（０，５）が
入力レジスタＩＲ（５，４）の第２フリップフロップ３
２２２からプロセッサエレメントＰＥ（４，２）の第１
フリップフロップ３１２１に、画素データｆ（０，５）
が入力レジスタＩＲ（５，４）の第１フリップフロップ
３２２１から第２フリップフロップ３２２２に、それぞ
れ伝送される。
【０４６３】同時に、サーチウインドウデータ出力手段
２０００から、画素データｅ（１，０）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（１，２）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（１，
４）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
２０００から、画素データｅ（１，０）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｅ（１，２）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｅ（１，
４）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
【０４６４】次いで、クロックパルス信号ＣＫ１の６ク
ロック目に同期して、図６７に示されるように、画素デ
ータｅ（０，０）がサイドレジスタＳＲ（４，−１）の
第１フリップフロップ３３２１から第２フリップフロッ
プ３３２２に、画素データｆ（０，０）が入力レジスタ
ＩＲ（５，−１）の第２フリップフロップ３２２２から
サイドレジスタＳＲ（４，−１）の第１フリップフロッ
プ３３２１に、画素データｅ（０，１）がプロセッサエ
レメントＰＥ（４，０）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｆ
（０，１）が入力レジスタＩＲ（５，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（４，０）の第１フリップフロップ３１２１に、画素デ
ータｅ（０，２）が中間レジスタＩＰＡ（４，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｆ（０，２）が入力レジスタＩ
Ｒ（５，１）の第２フリップフロップ３２２２から中間
レジスタＩＰＡ（４，１）の第１フリップフロップ３１
２１に、画素データｅ（０，３）がプロセッサエレメン
トＰＥ（４，２）の第１フリップフロップ３１２１から
第２フリップフロップ３１２２に、画素データｆ（０，
３）が入力レジスタＩＲ（５，２）の第２フリップフロ
ップ３２２２からプロセッサエレメントＰＥ（４，２）
の第１フリップフロップ３１２１に、画素データｅ
（０，４）が中間レジスタＩＰＡ（４，３）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｆ（０，４）が入力レジスタＩＲ
（５，３）の第２フリップフロップ３２２２から中間レ
ジスタＩＰＡ（４，３）の第１フリップフロップ３１２
１に、画素データｅ（０，５）がプロセッサエレメント
ＰＥ（４，３）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｆ（０，
５）が入力レジスタＩＲ（５，４）の第２フリップフロ
ップ３２２２からプロセッサエレメントＰＥ（４，４）
の第１フリップフロップ３１２１に、それぞれ伝送され
る。
ロック目に同期して、図６７に示されるように、画素デ
ータｅ（０，０）がサイドレジスタＳＲ（４，−１）の
第１フリップフロップ３３２１から第２フリップフロッ
プ３３２２に、画素データｆ（０，０）が入力レジスタ
ＩＲ（５，−１）の第２フリップフロップ３２２２から
サイドレジスタＳＲ（４，−１）の第１フリップフロッ
プ３３２１に、画素データｅ（０，１）がプロセッサエ
レメントＰＥ（４，０）の第１フリップフロップ３１２
１から第２フリップフロップ３１２２に、画素データｆ
（０，１）が入力レジスタＩＲ（５，０）の第２フリッ
プフロップ３２２２からプロセッサエレメントＰＥ
（４，０）の第１フリップフロップ３１２１に、画素デ
ータｅ（０，２）が中間レジスタＩＰＡ（４，１）の第
１フリップフロップ３１２１から第２フリップフロップ
３１２２に、画素データｆ（０，２）が入力レジスタＩ
Ｒ（５，１）の第２フリップフロップ３２２２から中間
レジスタＩＰＡ（４，１）の第１フリップフロップ３１
２１に、画素データｅ（０，３）がプロセッサエレメン
トＰＥ（４，２）の第１フリップフロップ３１２１から
第２フリップフロップ３１２２に、画素データｆ（０，
３）が入力レジスタＩＲ（５，２）の第２フリップフロ
ップ３２２２からプロセッサエレメントＰＥ（４，２）
の第１フリップフロップ３１２１に、画素データｅ
（０，４）が中間レジスタＩＰＡ（４，３）の第１フリ
ップフロップ３１２１から第２フリップフロップ３１２
２に、画素データｆ（０，４）が入力レジスタＩＲ
（５，３）の第２フリップフロップ３２２２から中間レ
ジスタＩＰＡ（４，３）の第１フリップフロップ３１２
１に、画素データｅ（０，５）がプロセッサエレメント
ＰＥ（４，３）の第１フリップフロップ３１２１から第
２フリップフロップ３１２２に、画素データｆ（０，
５）が入力レジスタＩＲ（５，４）の第２フリップフロ
ップ３２２２からプロセッサエレメントＰＥ（４，４）
の第１フリップフロップ３１２１に、それぞれ伝送され
る。
【０４６５】また、画素データｅ（１，０）が入力レジ
スタＩＲ（５，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｅ
（１，２）が入力レジスタＩＲ（５，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｅ（１，４）が入力レジスタＩＲ（５，
４）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、それぞれ伝送される。
スタＩＲ（５，０）の第１フリップフロップ３２２１か
ら第２フリップフロップ３２２２に、画素データｅ
（１，２）が入力レジスタＩＲ（５，２）の第１フリッ
プフロップ３２２１から第２フリップフロップ３２２２
に、画素データｅ（１，４）が入力レジスタＩＲ（５，
４）の第１フリップフロップ３２２１から第２フリップ
フロップ３２２２に、それぞれ伝送される。
【０４６６】同時に、サーチウインドウデータ出力手段
２０００から、画素データｆ（１，０）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｆ（１，２）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｆ（１，
４）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
２０００から、画素データｆ（１，０）が入力レジスタ
ＩＲ（５，０）の第１フリップフロップ３２２１に、画
素データｆ（１，２）が入力レジスタＩＲ（５，２）の
第１フリップフロップ３２２１に、画素データｆ（１，
４）が入力レジスタＩＲ（５，４）の第１フリップフロ
ップ３２２１に、それぞれ入力される。
【０４６７】以下、図６８〜図７７に示されるように画
素データの入力を行ない、以降も同じように画素データ
の入力を行なう。また、クロックパルス信号ＣＫ１の１
７クロック目よりクロックパルス信号ＣＫ１のパルス信
号毎に、現画像ブロックデータ出力手段１０００に画素
データａ（０，０）、ｂ（０，０）、ａ（０，１）、ｂ
（０，１）、ａ（１，０）、ｂ（１，０）、ａ（１，
１）、ｂ（１，１）、ａ（２，０）、ｂ（２，０）、ａ
（２，１）、ｂ（２，１）・・・が入力される。
素データの入力を行ない、以降も同じように画素データ
の入力を行なう。また、クロックパルス信号ＣＫ１の１
７クロック目よりクロックパルス信号ＣＫ１のパルス信
号毎に、現画像ブロックデータ出力手段１０００に画素
データａ（０，０）、ｂ（０，０）、ａ（０，１）、ｂ
（０，１）、ａ（１，０）、ｂ（１，０）、ａ（１，
１）、ｂ（１，１）、ａ（２，０）、ｂ（２，０）、ａ
（２，１）、ｂ（２，１）・・・が入力される。
【０４６８】クロックパルス信号ＣＫ１の２２パルス目
に同期して、図７８に示すように、１列目のプロセッサ
エレメントに始めて画素データが入力されて、同時に各
プロセッサエレメントに、現画像ブロック出力手段１０
００から画素データが入力される。以後、クロックパル
ス信号ＣＫ１の２３から２９クロック目に同期して、各
プロセッサエレメントにおいてディストーションの計算
がなされる。
に同期して、図７８に示すように、１列目のプロセッサ
エレメントに始めて画素データが入力されて、同時に各
プロセッサエレメントに、現画像ブロック出力手段１０
００から画素データが入力される。以後、クロックパル
ス信号ＣＫ１の２３から２９クロック目に同期して、各
プロセッサエレメントにおいてディストーションの計算
がなされる。
【０４６９】各プロセッサエレメントにおいて計算され
たディストーションは、第１実施例と同様に、フィール
ドブロック特定手段５０００にそれぞれ入力され、最小
第１フィールドブロックディストーションＭｉｎＤｉｓ
Ｆｉ１および最小第１フィールドブロックディストーシ
ョンに対応する第１フィールド動きベクトルＭＶ１
（ｘ，ｙ）が算出されるとともに、最小第２フィールド
ブロックディストーションＭｉｎＤｉｓＦｉ２および最
小第２フィールドブロックディストーションに対応する
第２フィールド動きベクトルＭＶ２（ｘ，ｙ）が算出さ
れる。
たディストーションは、第１実施例と同様に、フィール
ドブロック特定手段５０００にそれぞれ入力され、最小
第１フィールドブロックディストーションＭｉｎＤｉｓ
Ｆｉ１および最小第１フィールドブロックディストーシ
ョンに対応する第１フィールド動きベクトルＭＶ１
（ｘ，ｙ）が算出されるとともに、最小第２フィールド
ブロックディストーションＭｉｎＤｉｓＦｉ２および最
小第２フィールドブロックディストーションに対応する
第２フィールド動きベクトルＭＶ２（ｘ，ｙ）が算出さ
れる。
【０４７０】また、各プロセッサエレメントにおいて計
算されたディストーションは、第１実施例と同様に、フ
レームブロックディストーション算出手段６０００にそ
れぞれ入力され、各フレームブロックディストーション
Ｄｉｓ（ｘ，ｙ）が、フレームブロック特定手段７００
０に出力される。フレームブロック特定手段７０００で
は、第１実施例と同様に、最小フレームブロックディス
トーションＭｉｎＤｉｓＦｒおよび最小フレームブロッ
クディストーションに対応するフレーム動きベクトルＭ
ＶＦｒ（ｘ，ｙ）が算出される。
算されたディストーションは、第１実施例と同様に、フ
レームブロックディストーション算出手段６０００にそ
れぞれ入力され、各フレームブロックディストーション
Ｄｉｓ（ｘ，ｙ）が、フレームブロック特定手段７００
０に出力される。フレームブロック特定手段７０００で
は、第１実施例と同様に、最小フレームブロックディス
トーションＭｉｎＤｉｓＦｒおよび最小フレームブロッ
クディストーションに対応するフレーム動きベクトルＭ
ＶＦｒ（ｘ，ｙ）が算出される。
【０４７１】したがって、本実施例においても、各ディ
ストーションおよび各動きベクトルを算出することがで
きる。また、第２実施例のように、現画像ブロックデー
タ出力手段１０００およびサーチウインドウデータ出力
手段２０００から続けて画像データを出力させることに
より、現画像ブロックに隣接するもう一つの現画像ブロ
ックに対応する各ディストーションおよび各動きベクト
ルを算出することができる。
ストーションおよび各動きベクトルを算出することがで
きる。また、第２実施例のように、現画像ブロックデー
タ出力手段１０００およびサーチウインドウデータ出力
手段２０００から続けて画像データを出力させることに
より、現画像ブロックに隣接するもう一つの現画像ブロ
ックに対応する各ディストーションおよび各動きベクト
ルを算出することができる。
【０４７２】また、第３実施例のように、同じ列に上下
２つあるサイドレジスタおよび中間レジスタＩＰＢを、
１つにまとめて図８６のように置き換えることができ
る。具体的には、３列目にあるサイドレジスタＳＲ
（２，−１）とＳＲ（２，５）を図１７に示すサイドレ
ジスタＳＲ（２，−１）に置き換えて、５列目にあるサ
イドレジスタＳＲ（４，−１）、Ｄ１（４，５）を図１
６に示すサイドレジスタＳＲ（４，−１）に置き換え、
さらに、４列目にある中間レジスタＩＰＢ（３，５）を
サイドレジスタＳＲ（２，−１）とＳＲ（４，−１）と
の間において中間レジスタＩＰＢ（３，−１）としたも
のである。これにより、各ディストーションおよび各動
きベクトルを算出することができる。
２つあるサイドレジスタおよび中間レジスタＩＰＢを、
１つにまとめて図８６のように置き換えることができ
る。具体的には、３列目にあるサイドレジスタＳＲ
（２，−１）とＳＲ（２，５）を図１７に示すサイドレ
ジスタＳＲ（２，−１）に置き換えて、５列目にあるサ
イドレジスタＳＲ（４，−１）、Ｄ１（４，５）を図１
６に示すサイドレジスタＳＲ（４，−１）に置き換え、
さらに、４列目にある中間レジスタＩＰＢ（３，５）を
サイドレジスタＳＲ（２，−１）とＳＲ（４，−１）と
の間において中間レジスタＩＰＢ（３，−１）としたも
のである。これにより、各ディストーションおよび各動
きベクトルを算出することができる。
【０４７３】また、上記実施例では、プロセッサエレメ
ントと中間レジスタを等間隔に配置した例を示したが、
図８７、図８８に示されるように、プロセッサエレメン
トを中央部に密集させ、周縁部を粗く配置することもで
き、さらに、プロセッサエレメントを放射状に配置等、
配置の仕方は自由であり、探索対象のサーチウインド
ウ、参照画像の候補ブロックに合せて配置するものであ
る。
ントと中間レジスタを等間隔に配置した例を示したが、
図８７、図８８に示されるように、プロセッサエレメン
トを中央部に密集させ、周縁部を粗く配置することもで
き、さらに、プロセッサエレメントを放射状に配置等、
配置の仕方は自由であり、探索対象のサーチウインド
ウ、参照画像の候補ブロックに合せて配置するものであ
る。
【０４７４】
【発明の効果】請求項１記載の発明によれば、フィール
ドブロックディストーション算出手段によって、フレー
ム候補ブロックの数と同数の演算器によって第１フィー
ルドブロックディストーションおよび第２フィールドブ
ロックディストーションを時分割演算で算出することが
できるので、回路規模を小さくすることができる。
ドブロックディストーション算出手段によって、フレー
ム候補ブロックの数と同数の演算器によって第１フィー
ルドブロックディストーションおよび第２フィールドブ
ロックディストーションを時分割演算で算出することが
できるので、回路規模を小さくすることができる。
【０４７５】請求項２記載の発明によれば、レジスタの
第２フリップフロップにラッチされたサーチウィンドウ
の画素データと現画像ブロックデータ出力手段によって
出力された画素データに基づいて局所ディストーション
算出ユニットで算出された局所ディストーションと局所
ディストーション総和ユニットの第２フリップフロップ
にラッチされた局所ディストーションとを加算器によっ
て累積演算を行うことができるので、レジスタの第１フ
リップフロップおよびディストーション総和ユニットの
第１フリップフロップでは、同一の現画像フィールドブ
ロックに対応するデータを保持するとともに、レジスタ
の第２フリップフロップおよびディストーション総和ユ
ニットの第２フリップフロップにおいても、それぞれ第
１フリップフロップと異なる同一の現画像フィールドブ
ロックに対応するデータを保持することができる。この
ため、第１フィールドブロックディストーションおよび
第２フィールドブロックディストーションをそれぞれ時
分割で算出することができる。また、直列に電気的に接
続された２つのフリップフロップによってレジスタおよ
びディストーション総和ユニットを構成することができ
るので、容易に回路を構成することができる。
第２フリップフロップにラッチされたサーチウィンドウ
の画素データと現画像ブロックデータ出力手段によって
出力された画素データに基づいて局所ディストーション
算出ユニットで算出された局所ディストーションと局所
ディストーション総和ユニットの第２フリップフロップ
にラッチされた局所ディストーションとを加算器によっ
て累積演算を行うことができるので、レジスタの第１フ
リップフロップおよびディストーション総和ユニットの
第１フリップフロップでは、同一の現画像フィールドブ
ロックに対応するデータを保持するとともに、レジスタ
の第２フリップフロップおよびディストーション総和ユ
ニットの第２フリップフロップにおいても、それぞれ第
１フリップフロップと異なる同一の現画像フィールドブ
ロックに対応するデータを保持することができる。この
ため、第１フィールドブロックディストーションおよび
第２フィールドブロックディストーションをそれぞれ時
分割で算出することができる。また、直列に電気的に接
続された２つのフリップフロップによってレジスタおよ
びディストーション総和ユニットを構成することができ
るので、容易に回路を構成することができる。
【０４７６】請求項３記載の発明によれば、レジスタ、
ディストーション総和ユニットおよびディストーション
転送ユニットのそれぞれの第１フリップフロップでは、
同一の現画像フィールドブロックに対応するデータを保
持するとともに、レジスタ、ディストーション総和ユニ
ットおよびディストーション転送ユニットのそれぞれの
第２フリップフロップにおいても、それぞれ第１フリッ
プフロップに保持されたデータと異なる同一の現画像フ
ィールドブロックに対応するデータを保持することがで
きる。このため、第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
それぞれ時分割で出力することができる。また、直列に
電気的に接続された２つのフリップフロップによってデ
ィストーション転送ユニットを構成することができるの
で、容易に回路を構成することができる。
ディストーション総和ユニットおよびディストーション
転送ユニットのそれぞれの第１フリップフロップでは、
同一の現画像フィールドブロックに対応するデータを保
持するとともに、レジスタ、ディストーション総和ユニ
ットおよびディストーション転送ユニットのそれぞれの
第２フリップフロップにおいても、それぞれ第１フリッ
プフロップに保持されたデータと異なる同一の現画像フ
ィールドブロックに対応するデータを保持することがで
きる。このため、第１フィールドブロックディストーシ
ョンおよび第２フィールドブロックディストーションを
それぞれ時分割で出力することができる。また、直列に
電気的に接続された２つのフリップフロップによってデ
ィストーション転送ユニットを構成することができるの
で、容易に回路を構成することができる。
【０４７７】請求項４記載の発明によれば、サーチウィ
ンドウ内で垂直方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の行に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。したがって、フレー
ムブロックディストーションを算出する回路の規模を小
さくすることができる。
ンドウ内で垂直方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の行に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。したがって、フレー
ムブロックディストーションを算出する回路の規模を小
さくすることができる。
【０４７８】請求項５記載の発明によれば、サーチウィ
ンドウ内で水平方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の列に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。したがって、フレー
ムブロックディストーションを算出する回路の規模を小
さくすることができる。
ンドウ内で水平方向に並んだフレーム候補ブロックと同
数のフリップフロップおよび加算器によって、それぞれ
の列に対応する演算器で算出された第１および第２フィ
ールドブロックディストーションから順次フレームブロ
ックディストーションを算出することができるので、フ
ィールドブロックディストーション算出手段と別のエリ
アにフレームブロックディストーション算出手段をユニ
ットとして配置することができる。したがって、フレー
ムブロックディストーションを算出する回路の規模を小
さくすることができる。
【０４７９】請求項６記載の発明によれば、同時に入力
された第１または第２フィールドブロックディストーシ
ョンに基づいて、フィールドブロックディストーション
算出手段の各演算器の配置位置に対応する第１または第
２フィールド候補ブロックの垂直方向の位置を特定する
ことができるとともに、第１または第２フィールドブロ
ックディストーションがフィールドブロック特定手段に
入力された順番に基づいて、フィールドブロックディス
トーション算出手段の各演算器の配置位置に対応する第
１または第２フィールド候補ブロックの水平方向の位置
を特定することができる。したがって、最小の第１およ
び第２フィールドブロックディストーションが検出され
た演算器の配置位置に基づいて、それぞれ第１フィール
ド動きベクトルおよび第２フィールド動きベクトルを特
定することができる。
された第１または第２フィールドブロックディストーシ
ョンに基づいて、フィールドブロックディストーション
算出手段の各演算器の配置位置に対応する第１または第
２フィールド候補ブロックの垂直方向の位置を特定する
ことができるとともに、第１または第２フィールドブロ
ックディストーションがフィールドブロック特定手段に
入力された順番に基づいて、フィールドブロックディス
トーション算出手段の各演算器の配置位置に対応する第
１または第２フィールド候補ブロックの水平方向の位置
を特定することができる。したがって、最小の第１およ
び第２フィールドブロックディストーションが検出され
た演算器の配置位置に基づいて、それぞれ第１フィール
ド動きベクトルおよび第２フィールド動きベクトルを特
定することができる。
【０４８０】請求項７記載の発明によれば、同時に入力
された第１または第２フィールドブロックディストーシ
ョンに基づいて、フィールドブロックディストーション
算出手段の各演算器の配置位置に対応する第１または第
２フィールド候補ブロックの水平方向の位置を特定する
ことができるとともに、第１または第２フィールドブロ
ックディストーションがフィールドブロック特定手段に
入力された順番に基づいて、フィールドブロックディス
トーション算出手段の各演算器の配置位置に対応する第
１または第２フィールド候補ブロックの垂直方向の位置
を特定することができる。したがって、最小の第１およ
び第２フィールドブロックディストーションが検出され
た演算器の配置位置に基づいて、それぞれ第１フィール
ド動きベクトルおよび第２フィールド動きベクトルを特
定することができる。
された第１または第２フィールドブロックディストーシ
ョンに基づいて、フィールドブロックディストーション
算出手段の各演算器の配置位置に対応する第１または第
２フィールド候補ブロックの水平方向の位置を特定する
ことができるとともに、第１または第２フィールドブロ
ックディストーションがフィールドブロック特定手段に
入力された順番に基づいて、フィールドブロックディス
トーション算出手段の各演算器の配置位置に対応する第
１または第２フィールド候補ブロックの垂直方向の位置
を特定することができる。したがって、最小の第１およ
び第２フィールドブロックディストーションが検出され
た演算器の配置位置に基づいて、それぞれ第１フィール
ド動きベクトルおよび第２フィールド動きベクトルを特
定することができる。
【０４８１】請求項８記載の発明によれば、同一パリテ
ィーフェーズの現画像フレームブロックおよびサーチウ
ィンドウのフレーム候補ブロックに対して、第１フィー
ルド動きベクトル、第２フィールド動きベクトルおよび
フレーム動きベクトルをそれぞれ求めることができる。
請求項９記載の発明によれば、異パリティーフェーズの
現画像フレームブロックおよびサーチウィンドウのフレ
ーム候補ブロックに対して、第１フィールド動きベクト
ル、第２フィールド動きベクトルおよびフレーム動きベ
クトルをそれぞれ求めることができる。
ィーフェーズの現画像フレームブロックおよびサーチウ
ィンドウのフレーム候補ブロックに対して、第１フィー
ルド動きベクトル、第２フィールド動きベクトルおよび
フレーム動きベクトルをそれぞれ求めることができる。
請求項９記載の発明によれば、異パリティーフェーズの
現画像フレームブロックおよびサーチウィンドウのフレ
ーム候補ブロックに対して、第１フィールド動きベクト
ル、第２フィールド動きベクトルおよびフレーム動きベ
クトルをそれぞれ求めることができる。
【０４８２】請求項１０記載の発明によれば、演算器の
数を｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個よりも少な
くすることができるので、演算器の数を削減することに
より、回路規模を小さくすることができ、かつ、広い範
囲で簡略的な探索方法で動きベクトルを求めることがで
きる。請求項１１記載の発明によれば、各レジスタにお
いて、第１および第２フリップフロップによって、それ
ぞれ異なるフィールドの画素データを保持することがで
きる。このため、参照画像第１フィールドブロックの画
素データおよび参照画像第２フィールドブロックの画素
データをそれぞれ時分割で転送することができ、演算器
の構成も簡素化することができる。また、直列に電気的
に接続された２つのフリップフロップによってレジスタ
を構成することができるので、容易に回路を構成するこ
とができる。
数を｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個よりも少な
くすることができるので、演算器の数を削減することに
より、回路規模を小さくすることができ、かつ、広い範
囲で簡略的な探索方法で動きベクトルを求めることがで
きる。請求項１１記載の発明によれば、各レジスタにお
いて、第１および第２フリップフロップによって、それ
ぞれ異なるフィールドの画素データを保持することがで
きる。このため、参照画像第１フィールドブロックの画
素データおよび参照画像第２フィールドブロックの画素
データをそれぞれ時分割で転送することができ、演算器
の構成も簡素化することができる。また、直列に電気的
に接続された２つのフリップフロップによってレジスタ
を構成することができるので、容易に回路を構成するこ
とができる。
【０４８３】請求項１２記載の発明によれば、｛（Ｈ−
Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の候補ブロックに対応し
たディストーションを算出することができるので、確実
に全点探索法により予測精度の高い第１および第２フィ
ールドブロックディストーション、並びに、フレームブ
ロックディストーションを求めることができる。請求項
１３記載の発明によれば、サイドレジスタユニットを、
転送レジスタユニットと同じレジスタで構成することが
できるので、回路を容易に構成することができる。
Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の候補ブロックに対応し
たディストーションを算出することができるので、確実
に全点探索法により予測精度の高い第１および第２フィ
ールドブロックディストーション、並びに、フレームブ
ロックディストーションを求めることができる。請求項
１３記載の発明によれば、サイドレジスタユニットを、
転送レジスタユニットと同じレジスタで構成することが
できるので、回路を容易に構成することができる。
【０４８４】請求項１４記載の発明によれば、サイドレ
ジスタユニットを、転送レジスタユニットと同じレジス
タで構成することができるので、回路を容易に構成する
ことができる。また、サイドレジスタユニットのレジス
タに不要なデータが入力されることがないため、有効に
活用できる。また、各レジスタを列毎にリング状に電気
的に接続させることができ、各レジスタ間の距離を均一
に配置することができるので、各レジスタ間に短い転送
バスを形成することができるとともに、各レジスタ間の
転送時間を均一にすることができる。したがって、誤り
の少ない安定した回路を形成することができる。
ジスタユニットを、転送レジスタユニットと同じレジス
タで構成することができるので、回路を容易に構成する
ことができる。また、サイドレジスタユニットのレジス
タに不要なデータが入力されることがないため、有効に
活用できる。また、各レジスタを列毎にリング状に電気
的に接続させることができ、各レジスタ間の距離を均一
に配置することができるので、各レジスタ間に短い転送
バスを形成することができるとともに、各レジスタ間の
転送時間を均一にすることができる。したがって、誤り
の少ない安定した回路を形成することができる。
【０４８５】請求項１５記載の発明によれば、現画像ブ
ロックデータ出力手段が、現画像第１フィールドブロッ
クおよび現画像第２フィールドブロック内の各列の画素
データをそれぞれ第１行目から第Ｎ行目まで昇順に入力
する動作を、第１列から第Ｍ列まで昇順に実行し、入力
した現画像第１フィールドブロックおよび現画像第２フ
ィールドブロックの各列の画素データをそれぞれ行の昇
順に出力する動作を列の昇順に実行すると同時に、各列
の画素データを行の降順に出力する動作を列の昇順に実
行する。このため、現画像ブロックデータ出力手段に、
順序良く画素データの取込みを行なっても、フィールド
ブロックディストーション算出手段の演算器には、奇数
列と偶数列にそれぞれ別の画素データを出力させること
ができる。
ロックデータ出力手段が、現画像第１フィールドブロッ
クおよび現画像第２フィールドブロック内の各列の画素
データをそれぞれ第１行目から第Ｎ行目まで昇順に入力
する動作を、第１列から第Ｍ列まで昇順に実行し、入力
した現画像第１フィールドブロックおよび現画像第２フ
ィールドブロックの各列の画素データをそれぞれ行の昇
順に出力する動作を列の昇順に実行すると同時に、各列
の画素データを行の降順に出力する動作を列の昇順に実
行する。このため、現画像ブロックデータ出力手段に、
順序良く画素データの取込みを行なっても、フィールド
ブロックディストーション算出手段の演算器には、奇数
列と偶数列にそれぞれ別の画素データを出力させること
ができる。
【０４８６】請求項１６記載の発明によれば、現画像ブ
ロックデータ出力手段が、（Ｎ＋１）個のレジスタユニ
ットを有する第１現画像ブロックデータ出力ユニット
と、Ｎ個のレジスタユニットを有する第２現画像ブロッ
クデータ出力ユニットと、からなり、第２現画像ブロッ
クデータ出力ユニットの出力端子が奇数列の各演算器に
電気的に接続され、第１現画像ブロックデータ出力ユニ
ットの出力端子が偶数列の各演算器に電気的に接続され
る。このため、第１現画像ブロックデータ出力ユニット
と第２現画像ブロックデータ出力ユニットから、現画像
第１フィールドブロックおよび現画像第２フィールドブ
ロック内の各列の画素データを出力することができる。
ロックデータ出力手段が、（Ｎ＋１）個のレジスタユニ
ットを有する第１現画像ブロックデータ出力ユニット
と、Ｎ個のレジスタユニットを有する第２現画像ブロッ
クデータ出力ユニットと、からなり、第２現画像ブロッ
クデータ出力ユニットの出力端子が奇数列の各演算器に
電気的に接続され、第１現画像ブロックデータ出力ユニ
ットの出力端子が偶数列の各演算器に電気的に接続され
る。このため、第１現画像ブロックデータ出力ユニット
と第２現画像ブロックデータ出力ユニットから、現画像
第１フィールドブロックおよび現画像第２フィールドブ
ロック内の各列の画素データを出力することができる。
【０４８７】請求項１７記載の発明によれば、第１現画
像ブロックデータ出力ユニットおよび前記第２現画像ブ
ロックデータ出力ユニットの各レジスタユニットが、第
１フリップフロップと第２フリップフロップを有する。
このため、第１および第２現画像ブロック画素データを
それぞれ時分割で出力することができる。また、直列に
電気的に接続された２つのフリップフロップによってレ
ジスタを構成することができるので、容易に回路を構成
することができる。
像ブロックデータ出力ユニットおよび前記第２現画像ブ
ロックデータ出力ユニットの各レジスタユニットが、第
１フリップフロップと第２フリップフロップを有する。
このため、第１および第２現画像ブロック画素データを
それぞれ時分割で出力することができる。また、直列に
電気的に接続された２つのフリップフロップによってレ
ジスタを構成することができるので、容易に回路を構成
することができる。
【０４８８】請求項１８記載の発明によれば、フィール
ドブロックディストーション算出手段の各演算器と該演
算器と同数のサーチウインドウデータ転送保持手段の各
転送レジスタユニットを共通制御信号によって同一時刻
に同一動作を行うように制御することができるので、演
算処理の並列化による高速処理を行うことができる。請
求項１９記載の発明によれば、同一行の演算器で算出さ
れたそれぞれの第１および第２フィールドブロックディ
ストーションを順次各演算器を介して一方向に転送し、
同一行の一端の演算器からフレームブロックディストー
ション算出手段およびフィールドブロック特定手段にそ
れぞれ第１および第２フィールドブロックディストーシ
ョンを転送することができるので、第１および第２フィ
ールドブロックディストーションを転送する方向にフレ
ームブロックディストーション算出手段およびフィール
ドブロック特定手段を容易にユニットとして配置するこ
とができる。
ドブロックディストーション算出手段の各演算器と該演
算器と同数のサーチウインドウデータ転送保持手段の各
転送レジスタユニットを共通制御信号によって同一時刻
に同一動作を行うように制御することができるので、演
算処理の並列化による高速処理を行うことができる。請
求項１９記載の発明によれば、同一行の演算器で算出さ
れたそれぞれの第１および第２フィールドブロックディ
ストーションを順次各演算器を介して一方向に転送し、
同一行の一端の演算器からフレームブロックディストー
ション算出手段およびフィールドブロック特定手段にそ
れぞれ第１および第２フィールドブロックディストーシ
ョンを転送することができるので、第１および第２フィ
ールドブロックディストーションを転送する方向にフレ
ームブロックディストーション算出手段およびフィール
ドブロック特定手段を容易にユニットとして配置するこ
とができる。
【０４８９】また、一端の演算器からフレームブロック
ディストーション算出手段およびフィールドブロック特
定手段へ第１および第２フィールドブロックを出力する
転送バスを演算器の存在する行数に削減することができ
るとともに、短い転送バスを形成することができる。さ
らに、同一行の各演算器の間にも短い転送バスを形成す
ることができるので、各演算器間の転送時間を均一にす
ることができる。したがって、誤りの少ない安定した回
路を形成することができる。
ディストーション算出手段およびフィールドブロック特
定手段へ第１および第２フィールドブロックを出力する
転送バスを演算器の存在する行数に削減することができ
るとともに、短い転送バスを形成することができる。さ
らに、同一行の各演算器の間にも短い転送バスを形成す
ることができるので、各演算器間の転送時間を均一にす
ることができる。したがって、誤りの少ない安定した回
路を形成することができる。
【０４９０】請求項２０記載の発明によれば、同一列の
演算器で算出されたそれぞれの第１および第２フィール
ドブロックディストーションを順次各演算器を介して一
方向に転送し、同一列の一端の演算器からフレームブロ
ックディストーション算出手段およびフィールドブロッ
ク特定手段にそれぞれ第１および第２フィールドブロッ
クディストーションを転送することができるので、第１
および第２フィールドブロックディストーションを転送
する方向にフレームブロックディストーション算出手段
およびフィールドブロック特定手段を容易にユニットと
して配置することができる。
演算器で算出されたそれぞれの第１および第２フィール
ドブロックディストーションを順次各演算器を介して一
方向に転送し、同一列の一端の演算器からフレームブロ
ックディストーション算出手段およびフィールドブロッ
ク特定手段にそれぞれ第１および第２フィールドブロッ
クディストーションを転送することができるので、第１
および第２フィールドブロックディストーションを転送
する方向にフレームブロックディストーション算出手段
およびフィールドブロック特定手段を容易にユニットと
して配置することができる。
【０４９１】また、一端の演算器からフレームブロック
ディストーション算出手段およびフィールドブロック特
定手段へ第１および第２フィールドブロックを出力する
転送バスを演算器の存在する列数に削減することができ
るとともに、短い転送バスを形成することができる。さ
らに、同一列の各演算器の間にも短い転送バスを形成す
ることができるので、各演算器間の転送時間を均一にす
ることができる。したがって、誤りの少ない安定した回
路を形成することができる。
ディストーション算出手段およびフィールドブロック特
定手段へ第１および第２フィールドブロックを出力する
転送バスを演算器の存在する列数に削減することができ
るとともに、短い転送バスを形成することができる。さ
らに、同一列の各演算器の間にも短い転送バスを形成す
ることができるので、各演算器間の転送時間を均一にす
ることができる。したがって、誤りの少ない安定した回
路を形成することができる。
【０４９２】請求項２１記載の発明によれば、フィール
ドブロックディストーション算出手段によって、第１現
画像フレームブロックに隣接する第２現画像フレームブ
ロックに対応する第１および第２フィールドブロックデ
ィストーションを順次求めることができる。また、第１
サーチウィンドウと第２サーチウィンドウとで共通する
画素データを重複することなく第２サーチウィンドウの
画素データをサーチウィンドウデータ出力手段から出力
することができるので、第２サーチウィンドウのデータ
を始めから出力し直す必要がなく、処理効率を大幅に向
上させることができる。
ドブロックディストーション算出手段によって、第１現
画像フレームブロックに隣接する第２現画像フレームブ
ロックに対応する第１および第２フィールドブロックデ
ィストーションを順次求めることができる。また、第１
サーチウィンドウと第２サーチウィンドウとで共通する
画素データを重複することなく第２サーチウィンドウの
画素データをサーチウィンドウデータ出力手段から出力
することができるので、第２サーチウィンドウのデータ
を始めから出力し直す必要がなく、処理効率を大幅に向
上させることができる。
【図１】本発明に係わる動きベクトル探索装置の構成例
を示す図である。
を示す図である。
【図２】現画像および参照画像の第１フィールド、第２
フィールドおよびフレームを示す図である。
フィールドおよびフレームを示す図である。
【図３】現画像第１、第２フィールドブロックおよび第
１、第２フィールドサーチウインドウを示す図である。
１、第２フィールドサーチウインドウを示す図である。
【図４】現画像ブロックのサーチウインドウにおける一
対応例を示す図である。
対応例を示す図である。
【図５】第１、第２フィールドサーチウインドウにおけ
る第１、第２フィールド候補ブロックを示す図である。
る第１、第２フィールド候補ブロックを示す図である。
【図６】図１に示された動きベクトル探索装置の信号出
力ユニットにおける各手段に対する信号経路を示す図で
ある。
力ユニットにおける各手段に対する信号経路を示す図で
ある。
【図７】図６に示された信号出力ユニットから出力され
る各信号のタイミングチャートである。
る各信号のタイミングチャートである。
【図８】図６に示された信号出力ユニットから出力され
る各信号のタイミングチャートである。
る各信号のタイミングチャートである。
【図９】図６に示された信号出力ユニットから出力され
る各信号のタイミングチャートである。
る各信号のタイミングチャートである。
【図１０】図６に示された信号出力ユニットから出力さ
れる各信号のタイミングチャートである。
れる各信号のタイミングチャートである。
【図１１】図６に示された信号出力ユニットから出力さ
れる各信号のタイミングチャートである。
れる各信号のタイミングチャートである。
【図１２】図１に示された現画像ブロックデータ出力手
段の詳細な回路図である。
段の詳細な回路図である。
【図１３】図１に示された各プロセッサエレエントの入
出力端子の配置を示す図である。
出力端子の配置を示す図である。
【図１４】図１に示された各プロセッサエレメントの詳
細な回路図である。
細な回路図である。
【図１５】図１に示された入力レジスタの入出力端子の
配置および詳細な回路図を示す図である。
配置および詳細な回路図を示す図である。
【図１６】図１に示されたサイドレジスタの入出力端子
の配置および詳細な回路図を示す図である。
の配置および詳細な回路図を示す図である。
【図１７】図１に示されたサイドレジスタの入出力端子
の配置および詳細な回路図を示す図である。
の配置および詳細な回路図を示す図である。
【図１８】現画像フレームブロックの行数が（Ｎ×２）
の場合のサイドレジスタの配置を示す図である。
の場合のサイドレジスタの配置を示す図である。
【図１９】図１に示されたフィールドブロック特定手段
の詳細な回路図である。
の詳細な回路図である。
【図２０】図１９に示されたセレクタ付きフリップフロ
ップの詳細な回路図である。
ップの詳細な回路図である。
【図２１】図１に示されたフレームブロックディストー
ション算出手段の詳細な回路図である。
ション算出手段の詳細な回路図である。
【図２２】図１に示されたフレームブロック特定手段の
詳細な回路図である。
詳細な回路図である。
【図２３】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の１パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図２４】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の２パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図２５】図７〜図１１に示されたクロックパルス信号
ＣＫ１の３パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の３パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図２６】図７〜図１１に示されたクロックパルス信号
ＣＫ１の４パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の４パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図２７】図７〜図１１に示されたクロックパルス信号
ＣＫ１の５パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の５パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図２８】図７〜図１１に示されたクロックパルス信号
ＣＫ１の６パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の６パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図２９】図７〜図１１に示されたクロックパルス信号
ＣＫ１の７パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の７パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図３０】図７〜図１１に示されたクロックパルス信号
ＣＫ１の８パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
ＣＫ１の８パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置を示す図であ
る。
【図３１】図７〜図１１に示されたクロックパルス信号
ＣＫ１の９パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置、および、現
画像ブロック画素データの現画像ブロックデータ出力手
段内の各フリップフロップにおけるデータ位置を示す図
である。
ＣＫ１の９パルス目におけるサーチウインドウの画素デ
ータの各レジスタにおけるデータ転送位置、および、現
画像ブロック画素データの現画像ブロックデータ出力手
段内の各フリップフロップにおけるデータ位置を示す図
である。
【図３２】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図３３】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図３４】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図３５】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１３パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１３パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図３６】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１４パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１４パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図３７】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１５パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１５パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図３８】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１６パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１６パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図３９】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１７パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１７パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図４０】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１８パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１８パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図４１】図７〜図１１に示されたクロックパルス信号
ＣＫ１の１９パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の１９パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図４２】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の２０パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図４３】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の２１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図４４】図７〜図１１に示されたクロックパルス信号
ＣＫ１の２２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
ＣＫ１の２２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置、および、
現画像ブロック画素データの現画像ブロックデータ出力
手段内の各フリップフロップにおけるデータ位置を示す
図である。
【図４５】現画像ブロックに隣接する別の現画像ブロッ
クを示す図である。
クを示す図である。
【図４６】第１サーチウインドウからＭ画素分だけ列方
向にずれた別のサーチウインドウを示す図である。
向にずれた別のサーチウインドウを示す図である。
【図４７】Ｍ画素分だけ列方向にずれた現画像ブロック
とサーチウインドウの対応関係をを示す図である。
とサーチウインドウの対応関係をを示す図である。
【図４８】Ｍ画素分だけ列方向にずれた第１、第２フィ
ールドサーチウインドウにおける第１、第２フィールド
候補ブロックを示す図である。
ールドサーチウインドウにおける第１、第２フィールド
候補ブロックを示す図である。
【図４９】パイプライン処理の工程を示す図である
【図５０】本発明に係わる動きベクトル探索装置の第２
構成例を示す図である。
構成例を示す図である。
【図５１】図１、図５０に示された動きベクトル探索装
置の機能別構成図を示す図である。
置の機能別構成図を示す図である。
【図５２】図５０に示されたサーチウインドウデータ転
送手段の二つの列の配置を示す図の一例である。
送手段の二つの列の配置を示す図の一例である。
【図５３】本発明に係わる動きベクトル探索装置の第３
構成例を示す図である。
構成例を示す図である。
【図５４】現画像ブロックのサーチウインドウにおける
一対応例を示す図である。
一対応例を示す図である。
【図５５】図５３に示された中間レジスタの入出力端子
の配置および詳細な回路図を示す図である。
の配置および詳細な回路図を示す図である。
【図５６】図５３に示された中間レジスタの入出力端子
の配置および詳細な回路図を示す図である。
の配置および詳細な回路図を示す図である。
【図５７】図５３に示された中間レジスタの入出力端子
の配置および詳細な回路図を示す図である。
の配置および詳細な回路図を示す図である。
【図５８】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。
される各信号のタイミングチャートである。
【図５９】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。
される各信号のタイミングチャートである。
【図６０】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。
される各信号のタイミングチャートである。
【図６１】図５３に示された信号出力ユニットから出力
される各信号のタイミングチャートである。
される各信号のタイミングチャートである。
【図６２】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の１パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図６３】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の２パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図６４】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の３パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の３パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図６５】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の４パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の４パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図６６】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の５パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の５パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図６７】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の６パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の６パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図６８】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の７パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の７パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図６９】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の８パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の８パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図７０】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の９パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
号ＣＫ１の９パルス目におけるサーチウインドウの画素
データの各レジスタにおけるデータ転送位置を示す図で
ある。
【図７１】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１０パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
号ＣＫ１の１０パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
【図７２】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１１パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
号ＣＫ１の１１パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
【図７３】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１２パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
号ＣＫ１の１２パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
【図７４】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１３パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
号ＣＫ１の１３パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
【図７５】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１４パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
号ＣＫ１の１４パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
【図７６】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１５パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
号ＣＫ１の１５パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
【図７７】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の１６パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
号ＣＫ１の１６パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置を示す図
である。
【図７８】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２２パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２２パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図７９】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２３パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２３パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図８０】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２４パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２４パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図８１】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２５パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２５パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図８２】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２６パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２６パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図８３】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２７パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２７パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図８４】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２８パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２８パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図８５】図５８〜図６１に示されたクロックパルス信
号ＣＫ１の２９パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
号ＣＫ１の２９パルス目におけるサーチウインドウの画
素データの各レジスタにおけるデータ転送位置、およ
び、現画像ブロックデータ出力手段から入力される現画
像ブロック画素データを示す図である。
【図８６】本発明に係わる動きベクトル探索装置の第４
構成例を示す図である。
構成例を示す図である。
【図８７】図１に示されたサーチウインドウデータ転送
保持手段の各レジスタおよびフィールドブロックディス
トーション算出手段の各演算器の別の配置を示す図であ
る。
保持手段の各レジスタおよびフィールドブロックディス
トーション算出手段の各演算器の別の配置を示す図であ
る。
【図８８】図１に示されたサーチウインドウデータ転送
保持手段の各レジスタおよびフィールドブロックディス
トーション算出手段の各演算器の別の配置を示す図であ
る。
保持手段の各レジスタおよびフィールドブロックディス
トーション算出手段の各演算器の別の配置を示す図であ
る。
【図８９】従来の単純フレーム間予測を説明する図であ
る。
る。
【図９０】従来の動き補償フレーム間予測を説明する図
である。
である。
【図９１】従来の現符号化ブロックとサーチウインドウ
を説明する図である。
を説明する図である。
【図９２】従来の現符号化ブロックと探索領域を説明す
る図である。
る図である。
【図９３】従来の現符号化ブロック内の画素と候補ブロ
ック内の画素との位置関係を説明する図である。
ック内の画素との位置関係を説明する図である。
【図９４】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図である
インドウデータの転送過程を説明する図である
【図９５】従来のディストーション算出方法とサーチウ
インドウデータの転送過程を説明する図である
インドウデータの転送過程を説明する図である
【図９６】従来のフレーム構造における予測方式を説明
する図である
する図である
【図９７】従来のフレーム構造における予測方式を説明
する図である
する図である
【図９８】従来のフレーム構造における同一パリティー
フェーズおよび異パリティーフェーズを説明する図であ
る
フェーズおよび異パリティーフェーズを説明する図であ
る
１０、１１ 人物像 ２０、２１ 有意画素領域 ６０、７０ 現画像 １１０ 現画像フレームブロック、第１現画像フレーム
ブロック １１１、１２１ 現画像第１フィールドブロック １１２、１２２ 現画像第２フィールドブロック １２０ 第２現画像フレームブロック １３０ 第３現画像フレームブロック １７０ 現符号化ブロック ２１０ サーチウインドウ、第１サーチウインドウ ２１１、２２１ 第１フィールドサーチウインドウ ２１２、２２２ 第２フィールドサーチウインドウ ２２０ 第２サーチウインドウ ２３０ 第３サーチウインドウ ２６０、２７０ 前符号化画像 ３１０、３２０ フレーム候補ブロック ３１１、３２１ 第１フィールド候補ブロック ３１２、３２２ 第２フィールド候補ブロック ４３０ サーチウインドウ ５３０ 候補ブロック ６００ 現画像フレーム ６０１ 第１フィールド ６０２ 第２フィールド ７００ 前符号化フレーム ７０１ 第１フィールド ７０２ 第２フィールド ８００、８１０ 現画像フレームブロック ８０１、８１１ 現画像第１フィールドブロック ８０２、８１２ 現画像第２フィールドブロック ９００、９１０、９２０ フレーム候補ブロック ９０１、９１１、９２１ 第１フィールド候補ブロック ９０２、９１２、９２２ 第２フィールド候補ブロック １０００ 現画像ブロックデータ出力手段 １１００ 第１現画像ブロックデータ出力ユニット １１１１、１１２１、１１３１ 第１フリップフロップ １１１２、１１２２、１１３２ 第２フリップフロップ １２００ 第２現画像ブロックデータ出力ユニット １２１１、１２２１ 第１フリップフロップ １２１２、１２２２ 第２フリップフロップ １２３０ セレクタ ２０００ サーチウインドウデータ出力手段 ３０００ サーチウインドウデータ転送保持手段 ３１１０ セレクタ ３１２１ 第１フリップフロップ ３１２２ 第２フリップフロップ ３２２１ 第１フリップフロップ ３２２２ 第２フリップフロップ ３３１０ セレクタ ３３２１ 第１フリップフロップ ３３２２ 第２フリップフロップ ３５１０ セレクタ ３５２１ 第１フリップフロップ ３５２２ 第２フリップフロップ ３６１０ セレクタ ３６２１ 第１フリップフロップ ３６２２ 第２フリップフロップ ４０００ フィールドブロックディストーション算出手
段 ４１１０ 減算器 ４１２０ 正数変換器 ４２１０ 加算器 ４２２１ 第１フリップフロップ ４２２２ 第２フリップフロップ ４２３０ 反転器 ４２４０ 論理積演算器 ４３１０ セレクタ ４３２１ 第１フリップフロップ ４３２２ 第２フリップフロップ ５０００ フィールドブロック特定手段 ５１００ 最小フィールドディストーション検出ユニッ
ト ５１１０ 比較器 ５１２０ 比較器 ５１３０ セレクタ ５１４１ 第１フリップフロップ ５１４２ 第２フリップフロップ ５１５０ 論理和演算器 ５１８０ 第１セレクタ付きフリップフロップ ５１９０ 第２セレクタ付きフリップフロップ ５２００ フィールド動きベクトル垂直成分検出ユニッ
ト ５２２０ セレクタ ５２３１ 第１フリップフロップ ５２３２ 第２フリップフロップ ５２４０ 換算テーブル ５２８０ 第１セレクタ付きフリップフロップ ５２９０ 第２セレクタ付きフリップフロップ ５３００ フィールド動きベクトル水平成分検出ユニッ
ト ５３１０ カウンタ ５３２０ セレクタ ５３３１ 第１フリップフロップ ５３３２ 第２フリップフロップ ５３４０ 換算テーブル ５３８０ 第１セレクタ付きフリップフロップ ５３９０ 第２セレクタ付きフリップフロップ ６０００ フレームブロックディストーション算出手段 ６１１０、６２１０、６３１０ フリップフロップ ６１２０、６２２０、６３２０ 加算器 ６１３０、６２３０、６３３０ セレクタ付きフリップ
フロップ ７０００ フレームブロック特定手段 ７１００ 最小フレームディストーション検出ユニット ７１１０ 比較器 ７１２０ 比較器 ７１３０ セレクタ ７１４０ フリップフロップ ７１５０ 論理和演算器 ７１８０ セレクタ付きフリップフロップ ７２００ フレーム動きベクトル垂直成分検出ユニット ７２２０ セレクタ ７２３０ フリップフロップ ７２４０ 換算テーブル ７２８０ セレクタ付きフリップフロップ ７３００ フレーム動きベクトル水平成分検出ユニット ７３１０ カウンタ ７３２０ セレクタ ７３３０ フリップフロップ ７３４０ 換算テーブル ７３８０ セレクタ付きフリップフロップ ８０００ 信号出力ユニット ９１１０ セレクタ ９１２０ フリップフロップ
ブロック １１１、１２１ 現画像第１フィールドブロック １１２、１２２ 現画像第２フィールドブロック １２０ 第２現画像フレームブロック １３０ 第３現画像フレームブロック １７０ 現符号化ブロック ２１０ サーチウインドウ、第１サーチウインドウ ２１１、２２１ 第１フィールドサーチウインドウ ２１２、２２２ 第２フィールドサーチウインドウ ２２０ 第２サーチウインドウ ２３０ 第３サーチウインドウ ２６０、２７０ 前符号化画像 ３１０、３２０ フレーム候補ブロック ３１１、３２１ 第１フィールド候補ブロック ３１２、３２２ 第２フィールド候補ブロック ４３０ サーチウインドウ ５３０ 候補ブロック ６００ 現画像フレーム ６０１ 第１フィールド ６０２ 第２フィールド ７００ 前符号化フレーム ７０１ 第１フィールド ７０２ 第２フィールド ８００、８１０ 現画像フレームブロック ８０１、８１１ 現画像第１フィールドブロック ８０２、８１２ 現画像第２フィールドブロック ９００、９１０、９２０ フレーム候補ブロック ９０１、９１１、９２１ 第１フィールド候補ブロック ９０２、９１２、９２２ 第２フィールド候補ブロック １０００ 現画像ブロックデータ出力手段 １１００ 第１現画像ブロックデータ出力ユニット １１１１、１１２１、１１３１ 第１フリップフロップ １１１２、１１２２、１１３２ 第２フリップフロップ １２００ 第２現画像ブロックデータ出力ユニット １２１１、１２２１ 第１フリップフロップ １２１２、１２２２ 第２フリップフロップ １２３０ セレクタ ２０００ サーチウインドウデータ出力手段 ３０００ サーチウインドウデータ転送保持手段 ３１１０ セレクタ ３１２１ 第１フリップフロップ ３１２２ 第２フリップフロップ ３２２１ 第１フリップフロップ ３２２２ 第２フリップフロップ ３３１０ セレクタ ３３２１ 第１フリップフロップ ３３２２ 第２フリップフロップ ３５１０ セレクタ ３５２１ 第１フリップフロップ ３５２２ 第２フリップフロップ ３６１０ セレクタ ３６２１ 第１フリップフロップ ３６２２ 第２フリップフロップ ４０００ フィールドブロックディストーション算出手
段 ４１１０ 減算器 ４１２０ 正数変換器 ４２１０ 加算器 ４２２１ 第１フリップフロップ ４２２２ 第２フリップフロップ ４２３０ 反転器 ４２４０ 論理積演算器 ４３１０ セレクタ ４３２１ 第１フリップフロップ ４３２２ 第２フリップフロップ ５０００ フィールドブロック特定手段 ５１００ 最小フィールドディストーション検出ユニッ
ト ５１１０ 比較器 ５１２０ 比較器 ５１３０ セレクタ ５１４１ 第１フリップフロップ ５１４２ 第２フリップフロップ ５１５０ 論理和演算器 ５１８０ 第１セレクタ付きフリップフロップ ５１９０ 第２セレクタ付きフリップフロップ ５２００ フィールド動きベクトル垂直成分検出ユニッ
ト ５２２０ セレクタ ５２３１ 第１フリップフロップ ５２３２ 第２フリップフロップ ５２４０ 換算テーブル ５２８０ 第１セレクタ付きフリップフロップ ５２９０ 第２セレクタ付きフリップフロップ ５３００ フィールド動きベクトル水平成分検出ユニッ
ト ５３１０ カウンタ ５３２０ セレクタ ５３３１ 第１フリップフロップ ５３３２ 第２フリップフロップ ５３４０ 換算テーブル ５３８０ 第１セレクタ付きフリップフロップ ５３９０ 第２セレクタ付きフリップフロップ ６０００ フレームブロックディストーション算出手段 ６１１０、６２１０、６３１０ フリップフロップ ６１２０、６２２０、６３２０ 加算器 ６１３０、６２３０、６３３０ セレクタ付きフリップ
フロップ ７０００ フレームブロック特定手段 ７１００ 最小フレームディストーション検出ユニット ７１１０ 比較器 ７１２０ 比較器 ７１３０ セレクタ ７１４０ フリップフロップ ７１５０ 論理和演算器 ７１８０ セレクタ付きフリップフロップ ７２００ フレーム動きベクトル垂直成分検出ユニット ７２２０ セレクタ ７２３０ フリップフロップ ７２４０ 換算テーブル ７２８０ セレクタ付きフリップフロップ ７３００ フレーム動きベクトル水平成分検出ユニット ７３１０ カウンタ ７３２０ セレクタ ７３３０ フリップフロップ ７３４０ 換算テーブル ７３８０ セレクタ付きフリップフロップ ８０００ 信号出力ユニット ９１１０ セレクタ ９１２０ フリップフロップ
Claims (21)
- 【請求項１】インタレース走査方式の動画像を部分的に
構成する現画像フレームを、前記動画像を部分的に構成
する参照画像フレームに基づいて予測するのに用いられ
る複数の動きベクトルを探索する動きベクトル探索装置
であり、前記現画像フレームが、現画像第１フィールド
および現画像第２フィールドからなるとともに、画素デ
ータをそれぞれ有する複数の画素により表わされる現画
像フレームブロックを含み、該現画像フレームブロック
が、前記現画像第１フィールドを部分的に構成する現画
像第１フィールドブロックおよび前記現画像第２フィー
ルドを部分的に構成する現画像第２フィールドブロック
からなり、前記参照画像フレームが、参照画像第１フィ
ールドおよび参照画像第２フィールドからなるととも
に、画素データをそれぞれ有する複数の画素により表わ
されるサーチウインドウを含み、該サーチウインドウ
が、複数のフレーム候補ブロックを含み、該フレーム候
補ブロックが、前記参照画像第１フィールドを部分的に
構成する第１フィールド候補ブロックおよび前記参照画
像第２フィールドを部分的に構成する第２フィールド候
補ブロックからなり、現画像フレームブロックと各フレ
ーム候補ブロックが同一サイズであり、現画像フレーム
ブロックの現画像第１フィールドブロックおよび現画像
第２フィールドブロックのそれぞれが、各フレーム候補
ブロックの第１フィールド候補ブロックおよび第２フィ
ールド候補ブロックのそれぞれと同一サイズであり、前
記複数の動きベクトルが、前記現画像フレームブロック
と該現画像フレームブロックに最も類似したフレーム候
補ブロックとの変位を表わすフレーム動きベクトルと、
現画像第１フィールドブロックと該現画像第１フィール
ドブロックに最も類似した第１フィールド候補ブロック
との変位を表わす第１フィールド動きベクトルと、現画
像第２フィールドブロックと該現画像第２フィールドブ
ロックに最も類似した第２フィールド候補ブロックとの
変位を表わす第２フィールド動きベクトルと、を含む動
きベクトル探索装置であって、 前記サーチウインドウの画素データを出力するサーチウ
インドウデータ出力手段と、 前記フレーム候補ブロックの数より多い複数のレジスタ
ユニットを有し、前記サーチウインドウデータ出力手段
からサーチウインドウの画素データを入力し、入力され
た画素データを前記レジスタユニット間で繰り返し転送
させ、各レジスタユニットに保持させるサーチウインド
ウデータ転送保持手段と、 現画像フレームブロックの画素データを出力する現画像
ブロックデータ出力手段と、 前記フレーム候補ブロックと同数の演算器を有し、サー
チウインドウデータ転送保持手段のフレーム候補ブロッ
クと同数のレジスタユニットのそれぞれに保持されたサ
ーチウインドウの画素データを各演算器に入力するとと
もに、現画像ブロックデータ出力手段から現画像フレー
ムブロックの画素データを各演算器に入力し、各演算器
に、現画像第１フィールドブロックと各第１フィールド
候補ブロックとの差を表わす第１フィールドブロックデ
ィストーションおよび現画像第２フィールドブロックと
各第２フィールド候補ブロックとの差を表わす第２フィ
ールドブロックディストーションを時分割演算させるフ
ィールドブロックディストーション算出手段と、 該フィールドブロックディストーション算出手段により
算出された各第１フィールドブロックディストーション
および各第２フィールドブロックディストーションを加
算することにより、現画像フレームブロックと各フレー
ム候補ブロックとの差を表わすフレームブロックディス
トーションを算出するフレームブロックディストーショ
ン算出手段と、 フィールドブロックディストーション算出手段により算
出された第１フィールドブロックディストーションのう
ちの最小の第１フィールドブロックディストーションを
検出して、該最小の第１フィールドブロックディストー
ションに対応する第１フィールド候補ブロック、並び
に、フィールドブロックディストーション算出手段によ
り算出された第２フィールドブロックディストーション
のうちの最小の第２フィールドブロックディストーショ
ンを検出して、該最小の第２フィールドブロックディス
トーションに対応する第２フィールド候補ブロックを特
定するフィールドブロック特定手段と、 フレームブロックディストーション算出手段により算出
されたフレームブロックディストーションのうちの最小
のフレームブロックディストーションを検出して、該最
小のフレームブロックディストーションに対応するフレ
ーム候補ブロックを特定するフレームブロック特定手段
と、を有することを特徴とする動きベクトル探索装置。 - 【請求項２】請求項１記載の動きベクトル探索装置にお
いて、 前記サーチウインドウデータ転送保持手段の各レジスタ
ユニットが、 入力端子および出力端子を有し、他のレジスタユニット
から画素データを入力端子を通して入力して出力端子を
通して出力する第１フリップフロップと、入力端子およ
び出力端子を有し、第１フリップロップから画素データ
を入力端子を通して入力して出力端子を通して他のレジ
スタユニットに画素データを出力する第２フリップフロ
ップと、からなり、 前記フィールドブロックディストーション算出手段の各
演算器が、 前記レジスタユニットの第２フリップフロップから画素
データを入力して、互いに位置的に対応する現画像第１
フィールドブロックの画素データと第１フィールド候補
ブロックの画素データとの差を表わす第１局所ディスト
ーション、並びに、互いに位置的に対応する現画像第２
フィールドブロックの画素データと第２フィールド候補
ブロックの画素データとの差を表わす第２局所ディスト
ーションを算出する局所ディストーション算出ユニット
と、 局所ディストーション算出ユニットにより算出された第
１フィールド候補ブロックに対応する第１局所ディスト
ーションの総和を算出して、前記第１フィールドブロッ
クディストーションを算出するとともに、局所ディスト
ーション算出ユニットにより算出された第２フィールド
候補ブロックに対応する第２局所ディストーションの総
和を算出して、前記第２フィールドブロックディストー
ションを算出する局所ディストーション総和ユニット
と、を有し、 該局所ディストーション総和ユニットが、第１、第２入
力端子および出力端子を有し、第１および第２入力端子
に入力されたデータを加算し、出力端子を通して出力す
る加算器と、入力端子および出力端子を有し、加算器か
らデータを入力端子を通して入力して、出力端子を通し
て出力する第１フリップフロップと、入力端子および出
力端子を有し、第１フリップフロップからデータを入力
端子を通して入力して出力端子を通して出力する第２フ
リップフロップと、を有し、 局所ディストーション総和ユニットの加算器が、局所デ
ィストーション算出ユニットから第１および第２局所デ
ィストーションを第１入力端子を通して入力するととも
に、局所ディストーション総和ユニットの第２フリップ
フロップからデータを第２入力端子を通して入力し、 全ての前記レジスタユニットの第１および第２フリップ
フロップ、並びに、全ての前記局所ディストーション総
和ユニットの第１および第２フリップフロップが、同じ
クロックパルスにより動作することを特徴とする動きベ
クトル探索装置。 - 【請求項３】請求項２記載の動きベクトル探索装置にお
いて、 前記フィールドブロックディストーション算出手段の各
演算器が、 局所ディストーション総和ユニットにより算出された第
１および第２フィールドブロックディストーションをそ
れぞれフレームブロックディストーション算出手段に転
送するとともに、フィールドブロック特定手段に転送す
るディストーション転送ユニットを有し、 該ディストーション転送ユニットが、入力端子および出
力端子を有して、局所ディストーション総和ユニットに
より算出された第１および第２フィールドブロックディ
ストーションを入力端子を通して入力して、出力端子を
通して出力する第１フリップフロップと、入力端子およ
び出力端子を有して、第１フリップフロップから第１お
よび第２フィールドブロックディストーションを入力端
子を通して入力して、フレームブロックディストーショ
ン算出手段に出力端子を通して出力するとともに、フィ
ールドブロック特定手段に出力端子を通して出力する第
２フリップフロップと、を有し、 全ての前記レジスタユニットの第１および第２フリップ
フロップ、全ての前記局所ディストーション総和ユニッ
トの第１および第２フリップフロップ、並びに、全ての
前記ディストーション転送ユニットの第１および第２フ
リップフロップが、同じクロックパルスにより動作する
ことを特徴とする動きベクトル探索装置。 - 【請求項４】請求項１記載の動きベクトル探索装置にお
いて、 前記フレームブロックディストーション算出手段が、 前記サーチウインドウ内で垂直方向に並んだフレーム候
補ブロックと同数設けられ、フィールドブロックディス
トーション算出手段から、該フレーム候補ブロックの第
１フィールド候補ブロックに対応する第１フィールドブ
ロックディストーションをそれぞれ入力して、同時に保
持するフリップフロップと、 該フリップフロップと同数設けられ、サーチウインドウ
内で垂直方向に並んだフレーム候補ブロックの第２フィ
ールド候補ブロックに対応する第２フィールドブロック
ディストーションをそれぞれ入力するとともに、フレー
ムブロックディストーション算出手段の各フリップフロ
ップに保持された第１フィールドブロックディストーシ
ョンを入力して、入力された第１フィールドディストー
ションと第２フィールドディストーションを加算して、
フレームブロックディストーションを算出する加算器
と、を有することを特徴とする動きベクトル探索装置。 - 【請求項５】請求項１記載の動きベクトル探索装置にお
いて、 前記フレームブロックディストーション算出手段が、 前記サーチウインドウ内で水平方向に並んだフレーム候
補ブロックと同数設けられ、フィールドブロックディス
トーション算出手段から、該フレーム候補ブロックの第
１フィールド候補ブロックに対応する第１フィールドブ
ロックディストーションをそれぞれ入力して、同時に保
持するフリップフロップと、 該フリップフロップと同数設けられ、サーチウインドウ
内で水平方向に並んだフレーム候補ブロックの第２フィ
ールド候補ブロックに対応する第２フィールドブロック
ディストーションをそれぞれ入力するとともに、フレー
ムブロックディストーション算出手段の各フリップフロ
ップに保持された第１フィールドブロックディストーシ
ョンを入力して、入力された第１フィールドディストー
ションと第２フィールドディストーションを加算して、
フレームブロックディストーションを算出する加算器
と、を有することを特徴とする動きベクトル探索装置。 - 【請求項６】請求項１記載の動きベクトル探索装置にお
いて、 前記フィールドブロック特定手段が、 フィールドブロックディストーション算出手段から、前
記サーチウインドウ内で垂直方向に一列に並んだ第１フ
ィールド候補ブロックに対応する第１フィールドブロッ
クディストーションを、最も外側の列から同時に入力す
るとともに、次いで、前記サーチウインドウ内で垂直方
向に一列に並んだ第２フィールド候補ブロックに対応す
る第２フィールドディストーションを、最も外側の列か
ら同時に入力し、サーチウインドウ内の全ての第１およ
び第２フィールドブロックディストーションが入力され
るまで、前記入力動作を繰り返し、第１フィールドブロ
ックディストーションのうちの最小の第１フィールドブ
ロックディストーション、並びに、第２フィールドブロ
ックディストーションのうちの最小の第２フィールドブ
ロックディストーションを検出することを特徴とする動
きベクトル探索装置。 - 【請求項７】請求項１記載の動きベクトル探索装置にお
いて、 前記フィールドブロック特定手段が、 フィールドブロックディストーション算出手段から、前
記サーチウインドウ内で水平方向に一列に並んだ第１フ
ィールド候補ブロックに対応する第１フィールドブロッ
クディストーションを、最も外側の列から同時に入力す
るとともに、次いで、前記サーチウインドウ内で水平方
向に一列に並んだ第２フィールド候補ブロックに対応す
る第２フィールドディストーションを、最も外側の列か
ら同時に入力し、サーチウインドウ内の全ての第１およ
び第２フィールドブロックディストーションが入力され
るまで、前記入力動作を繰り返し、第１フィールドブロ
ックディストーションのうちの最小の第１フィールドブ
ロックディストーション、並びに、第２フィールドブロ
ックディストーションのうちの最小の第２フィールドブ
ロックディストーションを検出することを特徴とする動
きベクトル探索装置。 - 【請求項８】請求項１記載の動きベクトル探索装置にお
いて、 前記現画像フレームおよび前記参照画像フレームのそれ
ぞれの第１フィールドが、符号化フレームのライン数を
数えたときに奇数ラインから構成される奇数フィールド
からなるとともに、 前記現画像フレームおよび前記参照画像フレームのそれ
ぞれの第２フィールドが、符号化フレームのライン数を
数えたときに偶数ラインから構成される偶数フィールド
からなることを特徴とする動きベクトル探索装置。 - 【請求項９】請求項１記載の動きベクトル探索装置にお
いて、 前記現画像フレームの第１フィールドが、符号化フレー
ムのライン数を数えたときに奇数ラインから構成される
奇数フィールドからなり、前記参照画像フレームの第１
フィールドが、符号化フレームのライン数を数えたとき
に偶数ラインから構成される偶数フィールドからなると
ともに、 前記現画像フレームの第２フィールドが、偶数フィール
ドからなり、前記参照画像フレームの第２フィールド
が、奇数フィールドからなることを特徴とする動きベク
トル探索装置。 - 【請求項１０】請求項１記載の動きベクトル探索装置に
おいて、 Ｈ、Ｌ、ＮおよびＭを自然数とし、前記現画像フレーム
ブロックが、（Ｎ×２）行Ｍ列の画素からなり、該現画
像フレームブロックの前記現画像第１フィールドブロッ
クが、Ｎ行Ｍ列の画素からなり、前記現画像第２フィー
ルドブロックが、Ｎ行Ｍ列の画素からなるとともに、前
記サーチウインドウが、（Ｈ×２）行Ｌ列の画素からな
り、該サーチウインドウの前記フレーム候補ブロック
が、（Ｎ×２）行Ｍ列画素からなり、該フレーム候補ブ
ロックの前記第１フィールド候補ブロックが、Ｎ行Ｍ列
の画素からなり、前記第２フィールド候補ブロックが、
Ｎ行Ｍ列の画素からなる動きベクトル探索装置であっ
て、 前記サーチウインドウデータ転送保持手段の複数のレジ
スタユニットが、（Ｈ−Ｎ＋２）行（Ｌ−Ｍ＋２）列の
マトリックス状に想像上配置されるものとし、 １行目から（Ｈ−Ｎ＋１）行目までの１列目から（Ｌ−
Ｍ＋１）行目の｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個
のレジスタユニットを転送レジスタユニットとし、（Ｈ
−Ｎ＋２）行目の１列目から（Ｌ−Ｍ＋１）列目の（Ｌ
−Ｍ＋１）個のレジスタユニットをサイドレジスタユニ
ットとし、（Ｌ−Ｍ＋２）列目の全てのレジスタユニッ
トを入力レジスタユニットとするとき、 ｎを（Ｈ−Ｎ＋１）以下の自然数、ｍを（Ｌ−Ｍ＋１）
以下の自然数とし、 （Ｌ−Ｍ＋１）列目の各転送レジスタユニットと（Ｌ−
Ｍ＋１）列目のサイドレジスタユニットとに、各入力レ
ジスタユニットから互いに異なる第１フィールド候補ブ
ロックの１画素分の画素データを転送させ、互いに異な
る第２フィールド候補ブロックの１画素分の画素データ
を続けて転送させる第１転送制御手段と、 該第１転送制御手段による画素データの転送動作に同期
して、２列目以降のｍ列目の各転送レジスタユニットか
ら（ｍ−１）列目の各転送レジスタユニットに、並び
に、２列目以降のｍ列目のサイドレジスタユニットから
（ｍ−１）列目のサイドユニットに、第１フィールド候
補ブロックの１画素分の画素データを転送させ、第２フ
ィールド候補ブロックの１画素分の画素データを続けて
転送させる第２転送制御手段と、 演算器に接続された転送レジスタユニットを含む列のみ
の列数をカウントしたときの奇数番目の列を奇数列、偶
数番目の列を偶数列と呼ぶものとして、 該第２転送制御手段による画素データの転送動作の後、
奇数列のサイドレジスタユニットから同列の１行目の転
送レジスタユニットに、奇数列の１行目から（Ｈ−Ｎ）
行目までのｎ行目の転送レジスタユニットから同列の
（ｎ＋１）行目の転送レジスタユニットに、並びに、奇
数列の（Ｈ−Ｎ＋１）行目の転送レジスタユニットから
同列のサイドレジスタユニットに、第１フィールド候補
ブロックの１画素分の画素データを転送させ、第２フィ
ールド候補ブロックの１画素分の画素データを続けて転
送させる第３転送制御手段と、 該第３転送制御手段による画素データの転送動作に同期
して、偶数列のサイドレジスタユニットから同列の（Ｈ
−Ｎ＋１）行目の転送レジスタユニットに、偶数列の
（Ｈ−Ｎ＋１）行目から２行目までのｎ行目のレジスタ
ユニットから同列の（ｎ−１）行目の転送レジスタユニ
ットに、並びに、偶数列の１行目の転送レジスタユニッ
トから同列のサイドレジスタユニットに、第１フィール
ド候補ブロックの１画素分の画素データを転送させ、第
２フィールド候補ブロックの１画素分の画素データを続
けて転送させる第４転送制御手段と、 第１転送制御手段による画素データの転送動作から第４
転送制御手段による画素データの転送動作までを繰り返
させる第５転送制御手段と、 ｎ行目の転送レジスタユニットに接続された演算器をｎ
行目の演算器、ｍ列目の転送レジスタユニットに接続さ
れた演算器をｍ列目の演算器と呼ぶとすると、 １列目の演算器に前記第１フィールド候補ブロックの画
素データが初めて転送されるタイミングに同期して、奇
数列の各演算器に前記現画像第１フィールドブロックの
１画素分の画素データを入力し、１列目の演算器に前記
第２フィールド候補ブロックの画素データが初めて転送
されるタイミングに同期して、奇数列の各演算器に前記
現画像第２フィールドブロックの１画素分の画素データ
を入力し、以後、第２転送制御手段および第３転送制御
手段による画素データの転送タイミングに同期して奇数
列の各演算器に、前記現画像第１フィールドブロックお
よび現画像第２フィールドブロックの全ての画素データ
が入力されるまで、現画像ブロックデータ出力ユニット
から１画素分づつ続けて画素データを転送させる第６転
送制御手段と、 １列目の演算器に前記第１フィールド候補ブロックの画
素データが初めて転送されるタイミングに同期して、偶
数列の各演算器に、前記第６転送制御手段により奇数列
の各演算器に最初に入力された画素データとは異なる前
記現画像第１フィールドブロックの１画素分の画素デー
タを入力し、１列目の演算器に前記第２フィールド候補
ブロックの画素データが初めて転送されるタイミングに
同期して、偶数列の各演算器に、前記第６転送制御手段
により奇数列の各演算器に最初に入力された画素データ
とは異なる前記現画像第２フィールドブロックの１画素
分の画素データを入力し、以後、第２転送制御手段およ
び第４転送制御手段による画素データの転送タイミング
に同期して偶数列の各演算器に、前記現画像第１フィー
ルドブロックおよび現画像第２フィールドブロックの全
ての画素データが入力されるまで、現画像ブロックデー
タ出力ユニットから１画素分づつ続けて画素データを転
送させる第７転送制御手段と、 前記各演算器に、第６転送制御手段および第７転送制御
手段により入力された現画像第１フィールドブロックの
画素データと第６転送制御手段および第７転送制御手段
による画素データの転送タイミングに同期して入力され
た第１フィールド候補ブロックの画素データとに基づい
て、前記各第１フィールドブロックディストーションを
算出させるとともに、 第６転送制御手段および第７転送制御手段により入力さ
れた現画像第２フィールドブロックの画素データと第６
転送制御手段および第７転送制御手段による画素データ
の転送タイミングに同期して入力された第２フィールド
候補ブロックの画素データとに基づいて、前記各第２フ
ィールドブロックディストーションを算出させるディス
トーション算出制御手段と、を有することを特徴とする
動きベクトル探索装置。 - 【請求項１１】請求項１０記載の動きベクトル探索装置
において、 前記レジスタユニットの各転送レジスタユニット、サイ
ドレジスタユニットおよび入力レジスタユニットが、入
力端子および出力端子を有し、画素データを入力端子を
通して入力して出力端子を通して出力する第１フリップ
フロップと、入力端子および出力端子を有し、第１フリ
ップフロップから画素データを入力端子を通して入力し
て出力端子を通して出力する第２フリップフロップと、
を有することを特徴とする動きベクトル探索装置。 - 【請求項１２】請求項１０記載の動きベクトル探索装置
において、 前記フィールドブロックディストーション算出手段が、
｛（Ｈ−Ｎ＋１）×（Ｌ−Ｍ＋１）｝個の演算器からな
ることを特徴とする動きベクトル探索装置。 - 【請求項１３】請求項１０記載の動きベクトル探索装置
において、 前記サイドレジスタユニットが、各列の１行目の転送レ
ジスタユニットに電気的に接続された第１サイドレジス
タグループと、各列の（Ｈ−Ｎ＋１）行目の転送レジス
タユニットに電気的に接続された第２サイドレジスタグ
ループに分類され、 第１サイドレジスタグループの各サイドレジスタユニッ
トが、画素データを入力して一時的に保持し出力する直
列に互いに電気的に接続された（Ｎ−１）個のレジスタ
からなり、 第２サイドレジスタグループの各サイドレジスタユニッ
トが、画素データを入力して一時的に保持し出力する直
列に互いに電気的に接続された（Ｎ−１）個のレジスタ
からなることを特徴とする動きベクトル探索装置。 - 【請求項１４】請求項１０記載の動きベクトル探索装置
において、 前記各サイドレジスタユニットが、画素データを入力し
て一時的に保持し出力する直列に互いに電気的に接続さ
れた（Ｎ−１）個のレジスタからなることを特徴とする
動きベクトル探索装置。 - 【請求項１５】請求項１０記載の動きベクトル探索装置
において、 前記現画像ブロックデータ出力手段が、現画像第１フィ
ールドブロックおよび現画像第２フィールドブロック内
の各列の画素データをそれぞれ第１行目から第Ｎ行目ま
で昇順に入力する動作を、第１列から第Ｍ列まで昇順に
実行し、 入力した現画像第１フィールドブロックおよび現画像第
２フィールドブロックの各列の画素データをそれぞれ行
の昇順に出力する動作を列の昇順に実行すると同時に、
各列の画素データを行の降順に出力する動作を列の昇順
に実行することを特徴とする動きベクトル探索装置。 - 【請求項１６】請求項１５記載の動きベクトル探索装置
において、 前記現画像ブロックデータ出力手段が、直列に互いに電
気的に接続された（Ｎ＋１）個のレジスタユニットを有
する第１現画像ブロックデータ出力ユニットと、直列に
互いに電気的に接続されたＮ個のレジスタユニットを有
する第２現画像ブロックデータ出力ユニットと、からな
り、 第１現画像ブロックデータ出力ユニットのレジスタユニ
ットのうちの一端のレジスタユニットの出力端子が偶数
列の各演算器に電気的に接続され、第１現画像ブロック
データ出力ユニットの他のレジスタユニットの出力端子
が第２現画像ブロックデータ出力ユニットの各レジスタ
ユニットの入力端子に電気的に接続され、 第２現画像ブロックデータ出力ユニットのレジスタユニ
ットのうちの一端のレジスタユニットの出力端子が奇数
列の各演算器に電気的に接続され、 第１現画像ブロックデータ出力ユニットの出力端子から
現画像第１フィールドブロックおよび現画像第２フィー
ルドブロック内の各列の画素データを行の昇順に出力す
る動作を列の昇順に実行すると同時に、第２現画像ブロ
ックデータ出力ユニットの出力端子から現画像第１フィ
ールドブロックおよび現画像第２フィールドブロック内
の各列の画素データを行の降順に出力する動作を列の昇
順に実行することを特徴とする動きベクトル探索装置。 - 【請求項１７】請求項１６記載の動きベクトル探索装置
において、 前記第１現画像ブロックデータ出力ユニットおよび前記
第２現画像ブロックデータ出力ユニットの各レジスタユ
ニットが、 入力端子および出力端子を有し、画素データを入力端子
を通して入力して出力端子を通して出力する第１フリッ
プフロップと、入力端子および出力端子を有し、第１フ
リップフロップから画素データを入力端子を通して入力
して出力端子を通して出力する第２フリップフロップ
と、を有することを特徴とする動きベクトル探索装置。 - 【請求項１８】請求項１０記載の動きベクトル探索装置
において、 前記フィールドブロックディストーション算出手段の各
演算器と、該演算器と同数のサーチウインドウデータ転
送保持手段の前記各転送レジスタユニットとによって、
それぞれプロセッサエレメントが構成されることを特徴
とする動きベクトル探索装置。 - 【請求項１９】請求項１０記載の動きベクトル探索装置
において、 前記フィールドブロックディストーション算出手段の各
演算器が転送レジスタユニットに接続され、それぞれに
接続されている各転送レジスタユニットとともにマトリ
ックス状に配置されるものとするとき、 それぞれの行の一端に位置する演算器が、前記フレーム
ブロックディストーション算出手段および前記フィール
ドブロック特定手段に第１フィールドブロックディスト
ーションを出力するとともに、第２フィールドブロック
ディストーションを出力し、 各演算器が第１フィールドブロックディストーションお
よび第２フィールドブロックディストーションの算出を
終了した後、フレームブロックディストーション算出手
段およびフィールドブロック特定手段に各ディストーシ
ョンを出力する各演算器からフレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
ディストーションを転送するとともに、フレームブロッ
クディストーション算出手段およびフィールドブロック
特定手段に各ディストーションを出力する各演算器に向
けてその他の各演算器から、それぞれ隣の列の各演算器
に各ディストーションを転送させ、 さらに、全ての演算器で算出されたディストーションが
フレームブロックディストーション算出手段およびフィ
ールドブロック特定手段に転送されるまで、前記ディス
トーションの転送動作を繰り返すことを特徴とする動き
ベクトル探索装置。 - 【請求項２０】請求項１０記載の動きベクトル探索装置
において、 前記フィールドブロックディストーション算出手段の各
演算器が転送レジスタユニットに接続され、それぞれに
接続されている各転送レジスタユニットとともにマトリ
ックス状に配置されるものとするとき、 それぞれの列の一端に位置する演算器が、前記フレーム
ブロックディストーション算出手段および前記フィール
ドブロック特定手段に第１フィールドブロックディスト
ーションを出力するとともに、第２フィールドブロック
ディストーションを出力し、 各演算器が第１フィールドブロックディストーションお
よび第２フィールドブロックディストーションの算出を
終了した後、フレームブロックディストーション算出手
段およびフィールドブロック特定手段に各ディストーシ
ョンを出力する各演算器からフレームブロックディスト
ーション算出手段およびフィールドブロック特定手段に
ディストーションを転送するとともに、フレームブロッ
クディストーション算出手段およびフィールドブロック
特定手段に各ディストーションを出力する各演算器に向
けてその他の各演算器から、それぞれ隣の行の各演算器
に各ディストーションを転送させ、 さらに、全ての演算器で算出されたディストーションが
フレームブロックディストーション算出手段およびフィ
ールドブロック特定手段に転送されるまで、前記ディス
トーションの転送動作を繰り返すことを特徴とする動き
ベクトル探索装置。 - 【請求項２１】請求項１０記載の動きベクトル探索装置
において、 前記現画像フレームブロックを第１現画像フレームブロ
ックと呼ぶとともに、前記サーチウインドウを第１サー
チウインドウと呼び、該第１現画像フレームブロックに
対して列方向に隣接するもう一つの現画像フレームブロ
ックを第２現画像フレームブロックと呼ぶとともに、該
第１サーチウインドウからＭ画素分だけ列方向にずれた
もう一つのサーチウインドウを第２サーチウインドウと
呼ぶとするとき、 前記サーチウインドウデータ出力手段が、第１サーチウ
インドウの範囲を越えて、第２サーチウインドウの範囲
の画素データまで入力レジスタユニットに出力させると
ともに、現画像ブロックデータ出力手段が、第１現画像
フレームブロックの画素データを転送後、第１現画像フ
レームブロックを、第２現画像フレームブロックに置き
換えて、第２現画像フレームブロックの画素データを転
送させる前記第６転送制御手段および第７転送制御手段
を繰り返し動作させ、 前記フィールドブロックディストーション算出手段によ
る前記第２サーチウインドウに対応するディストーショ
ンの算出が終了する前に、前記第１サーチウインドウに
対応するディストーションの転送動作が終了することを
特徴とする動きベクトル探索装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17611695A JP2963369B2 (ja) | 1995-07-12 | 1995-07-12 | 動きベクトル探索装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17611695A JP2963369B2 (ja) | 1995-07-12 | 1995-07-12 | 動きベクトル探索装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927959A true JPH0927959A (ja) | 1997-01-28 |
| JP2963369B2 JP2963369B2 (ja) | 1999-10-18 |
Family
ID=16007966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17611695A Expired - Fee Related JP2963369B2 (ja) | 1995-07-12 | 1995-07-12 | 動きベクトル探索装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963369B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999038331A1 (en) * | 1998-01-27 | 1999-07-29 | Sanyo Electric Co., Ltd. | Device and method for detecting moving vector |
-
1995
- 1995-07-12 JP JP17611695A patent/JP2963369B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999038331A1 (en) * | 1998-01-27 | 1999-07-29 | Sanyo Electric Co., Ltd. | Device and method for detecting moving vector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2963369B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839950B2 (ja) | モーション・ディテクター | |
| JP3009674B2 (ja) | 動き検出器 | |
| JP2834640B2 (ja) | 動き推定装置及びその方法 | |
| Cetin et al. | An adaptive true motion estimation algorithm for frame rate conversion of high definition video and its hardware implementations | |
| JP2866325B2 (ja) | 動きベクトル探索装置 | |
| JP2768646B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2963369B2 (ja) | 動きベクトル探索装置 | |
| JP2866326B2 (ja) | 動きベクトル探索装置 | |
| JP2866324B2 (ja) | 動きベクトル探索装置 | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JP2868440B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2868457B2 (ja) | 動きベクトル探索装置 | |
| JP2768648B2 (ja) | 動きベクトル探索方法および装置 | |
| JP2868444B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2934146B2 (ja) | 動画像圧縮におけるブロック・マッチング方法と装置 | |
| JP2868441B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2872105B2 (ja) | ディストーション算出装置 | |
| JP3115511B2 (ja) | 動きベクトル探索装置 | |
| JP3698501B2 (ja) | 動きベクトル検出装置 | |
| JP2931783B2 (ja) | 動きベクトル探索装置 | |
| JP2983170B2 (ja) | 動きベクトル探索方法および探索装置 | |
| JP2988836B2 (ja) | 動きベクトル探索方法 | |
| JPH09162747A (ja) | 動きベクトル検出装置およびその方法 | |
| JPH0512915B2 (ja) | ||
| JP2934134B2 (ja) | 動画像圧縮におけるブロック・マッチング方法と装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |