JPH07131791A - 動きベクトル検出装置 - Google Patents

Abstract

(57)【要約】 【構成】 参照ブロックの画素値と候補ブロックの画素
値との差分絶対値和を計算する演算ユニット３１１〜３
１４を行列状に配置して相互接続し、参照ブロックの画
素値を遅延させる遅延レジスタ３１６〜３１８を設け、
各演算回路３１１〜３１４に対して当該参照ブロックの
画素値及び候補ブロックの画素値を所定の順序で供給す
ることによって、参照ブロックのブロックサイズをＭ×
Ｎ画素とし、前フレームの候補ブロックの個数を（ｋ・
Ｍ）×（ｌ・Ｎ）個としたときの動きベクトルを検出す
る。 【効果】 ハードウェア量の削減が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル画像処理の
画像圧縮符号化等に用いられ、特に、ブロックマッチン
グ法で全探索を行う動きベクトル検出装置に関するもの
である。

【０００２】

【従来の技術】従来より、ディジタル画像処理の画像圧
縮符号化等に用いられる動きベクトル検出処理において
一般に実用化されている方式としては、いわゆるブロッ
クマッチング法と勾配法がある。

【０００３】以下、ブロックマッチング法について説明
する。当該ブロックマッチング法は、画像圧縮符号化の
動き補償予測に広く用いられている。

【０００４】先ず、画像フレーム（或いはフィールド）
を細いブロックに分割する。この時のブロックサイズと
しては、一般に８×８画素や１６×１６画素のサイズが
用いられる。ここで、動きベクトル検出処理とは、基本
的には、現フレームの対象ブロック（参照ブロックと呼
ぶ）が、前フレームのどの領域から移動してきたかを検
出する処理である。すなわち、具体的に言うと、動きベ
クトル検出処理は、例えば図１２に示すように、現フレ
ームＦｐの参照ブロックＢｐに最も良く似たブロックを
前フレームＦｂの探索範囲Ｅ内の候補ブロックＢｂの集
合より検出し、当該検出された候補ブロックＢｂと参照
ブロックＢｐ間の位置のずれ（移動の方向と大きさ）を
動きベクトルＭＶとして検出する処理である。

【０００５】ここで、上記動きベクトル検出処理におけ
る上記参照ブロックＢｐに最も良く似た候補ブロックＢ
ｂの判定は、以下のように行われる。すなわち、先ず第
１の判定操作として、ある候補ブロックＢｂの各画素値
について、参照ブロックＢｐの対応する画素値との差分
をとり、その差によって示される評価値、例えば絶対値
和或いは自乗和を求める。

【０００６】次に、第２の判定操作として、上記第１の
判定操作を探索範囲Ｅ内の全ての候補ブロックＢｂにつ
いて行い、それぞれ求めた各差分絶対値和（或いは差分
自乗和）のうちから最小のものを求める。この最小の差
分絶対値和（或いは差分自乗和）を与える候補ブロック
Ｂｂを、参照ブロックＢｐに最も良く似たブロックとす
る。

【０００７】具体的に言うと、参照ブロックＢｐのブロ
ックサイズをＭ×Ｎ画素とし、探索範囲Ｅ内の候補ブロ
ックＢｂの数をＫ×Ｌ個とした場合、上記動きベクトル
検出処理は、以下の数式(1) と、次の数式(2) で表せ
る。なお、この数式(1) では、差分自乗和でなく、差分
絶対値和Ｄ(i,j) を求める式を示している。また、数式
(1) の式中のｒは現フレームＦｐの参照ブロックＢｐの
画素値を表し、数式(1)の式中のｃは前フレームＦｂの
画素値を表している。さらに、数式(2) の式中（ｘ，
ｙ）は、最小となる差分絶対値和（ｍｉｎＤ(i,j) ）を
与えるときの（ｉ，ｊ）を意味する。この数式(2) にお
ける（ｘ，ｙ）が動きベクトルＭＶ(x,y) となる。

【０００８】

【数１】

【０００９】 ＭＶ(x,y) ＝ｍｉｎＤ(i,j) ・・・・(2)

【００１０】このようなことから、参照ブロックＢｐの
ブロックサイズが例えば４×４画素で探索範囲Ｅ内の候
補ブロックＢｂの数が例えば７×７個の例を示す図１２
において、場合に差分絶対値和Ｄ(5,3) が最小になって
いるとすると、（５，３）が動きベクトルＭＶとなる。

【００１１】ところで、例えばいわゆるＭＰＥＧ１、Ｍ
ＰＥＧ２等の画像圧縮符号化における動きベクトル検出
処理は、画像の速い動きに対処するために、広い探索範
囲に対応する必要がある。そこで、従来は、狭い探索範
囲の動きベクトル検出回路を複数個使用して、広い探索
範囲の動きベクトル検出を実現するアプローチが採られ
ている。

【００１２】例えば、１画面単位の画像信号を所定の画
素数で構成されたブロックに分割し、現画像の参照ブロ
ックのブロックサイズをＭ×Ｎ画素とし、候補ブロック
の個数を（ｋ・Ｍ）×（ｌ・Ｎ）個とする動きベクトル
検出は、参照ブロックのブロックサイズをＭ×Ｎ画素と
し、候補ブロックの個数をＭ×Ｎ個とする動きベクトル
検出回路をｋ×ｌ個使用して実現する。

【００１３】なお、動きベクトル検出の詳細および参照
ブロックのブロックサイズをＭ×Ｎ画素とし、候補ブロ
ックの個数をＭ×Ｎ個とする動きベクトル検出の手段に
ついては、本件出願人は特願平４−３１１１６３号の明
細書および図面に示す演算回路において既に提案してい
る。

【００１４】以下、広い探索範囲の動きベクトル検出処
理における従来の回路構成について説明する。先ず、従
来の回路構成を説明するために、広い探索範囲における
動きベクトル検出処理の例を挙げ、その例について説明
する。さらに、その例に沿って、従来の回路構成および
制御方式を説明する。

【００１５】説明を簡略化するため、例えば図１３に示
すように、参照ブロックＢｐのブロックサイズが２×２
画素で、探索範囲Ｅ内の候補ブロックＢｂの数が４×４
個の場合の動きベクトル検出処理について考える。な
お、この図１３の例では、現フレームＦｐの参照ブロッ
クＢｐの画素値ｒに英小文字の番号ａ，ｂ，ｃ，・・・
（ｒ_a ，ｒ_b ，ｒ_c ，・・・）を付け、前フレームＦｂ
の画素値ｃに数字の番号１，２，３，・・・（ｃ₁ ，ｃ
₂ ，ｃ₃ ，・・・）を付ける。以下、動きベクトル検出
の処理手順を、図１３を用いて説明する。

【００１６】先ず、第１の処理工程として、参照ブロッ
クＢｐ０の画素値ｒ（ｒ_a 〜ｒ_d ）と、参照ブロックＢ
ｐ０に対する探索範囲Ｅ０内の全ての候補ブロックＢｂ
０（１６個存在する）の画素値ｃ（ｃ₀ 〜ｃ₂₄）につい
て、以下のような数式(3) 〜数式(18)のような計算を行
い、差分絶対値和Ｄ(i,j) （０≦ｉ＜３，０≦ｊ＜３）
を求める。

【００１７】 Ｄ(0,0) ＝｜ｒ_a −ｃ₀ ｜＋｜ｒ_b −ｃ₁ ｜＋｜ｒ_c −ｃ₅ ｜＋｜ｒ_d −ｃ₆ ｜ ・・・・(3) Ｄ(0,1) ＝｜ｒ_a −ｃ₁ ｜＋｜ｒ_b −ｃ₂ ｜＋｜ｒ_c −ｃ₆ ｜＋｜ｒ_d −ｃ₇ ｜ ・・・・(4) Ｄ(0,2) ＝｜ｒ_a −ｃ₂ ｜＋｜ｒ_b −ｃ₃ ｜＋｜ｒ_c −ｃ₇ ｜＋｜ｒ_d −ｃ₈ ｜ ・・・・(5) Ｄ(0,3) ＝｜ｒ_a −ｃ₃ ｜＋｜ｒ_b −ｃ₄ ｜＋｜ｒ_c −ｃ₈ ｜＋｜ｒ_d −ｃ₉ ｜ ・・・・(6) Ｄ(1,0) ＝｜ｒ_a −ｃ₅ ｜＋｜ｒ_b −ｃ₆ ｜＋｜ｒ_c −ｃ₁₀｜＋｜ｒ_d −ｃ₁₁｜ ・・・・(7) Ｄ(1,1) ＝｜ｒ_a −ｃ₆ ｜＋｜ｒ_b −ｃ₇ ｜＋｜ｒ_c −ｃ₁₁｜＋｜ｒ_d −ｃ₁₂｜ ・・・・(8) Ｄ(1,2) ＝｜ｒ_a −ｃ₇ ｜＋｜ｒ_b −ｃ₈ ｜＋｜ｒ_c −ｃ₁₂｜＋｜ｒ_d −ｃ₁₃｜ ・・・・(9) Ｄ(1,3) ＝｜ｒ_a −ｃ₈ ｜＋｜ｒ_b −ｃ₉ ｜＋｜ｒ_c −ｃ₁₃｜＋｜ｒ_d −ｃ₁₄｜ ・・・・(10) Ｄ(2,0) ＝｜ｒ_a −ｃ₁₀｜＋｜ｒ_b −ｃ₁₁｜＋｜ｒ_c −ｃ₁₅｜＋｜ｒ_d −ｃ₁₆｜ ・・・・(11) Ｄ(2,1) ＝｜ｒ_a −ｃ₁₁｜＋｜ｒ_b −ｃ₁₂｜＋｜ｒ_c −ｃ₁₆｜＋｜ｒ_d −ｃ₁₇｜ ・・・・(12) Ｄ(2,2) ＝｜ｒ_a −ｃ₁₂｜＋｜ｒ_b −ｃ₁₃｜＋｜ｒ_c −ｃ₁₇｜＋｜ｒ_d −ｃ₁₈｜ ・・・・(13) Ｄ(2,3) ＝｜ｒ_a −ｃ₁₃｜＋｜ｒ_b −ｃ₁₄｜＋｜ｒ_c −ｃ₁₈｜＋｜ｒ_d −ｃ₁₉｜ ・・・・(14) Ｄ(3,0) ＝｜ｒ_a −ｃ₁₅｜＋｜ｒ_b −ｃ₁₆｜＋｜ｒ_c −ｃ₂₀｜＋｜ｒ_d −ｃ₂₁｜ ・・・・(15) Ｄ(3,1) ＝｜ｒ_a −ｃ₁₆｜＋｜ｒ_b −ｃ₁₇｜＋｜ｒ_c −ｃ₂₁｜＋｜ｒ_d −ｃ₂₂｜ ・・・・(16) Ｄ(3,2) ＝｜ｒ_a −ｃ₁₇｜＋｜ｒ_b −ｃ₁₈｜＋｜ｒ_c −ｃ₂₂｜＋｜ｒ_d −ｃ₂₃｜ ・・・・(17) Ｄ(3,3) ＝｜ｒ_a −ｃ₁₈｜＋｜ｒ_b −ｃ₁₉｜＋｜ｒ_c −ｃ₂₃｜＋｜ｒ_d −ｃ₂₄｜ ・・・・(18)

【００１８】なお、差分自乗和については上記の差分絶
対値の各項を（ｒ−ｃ）² のようにすれば良いことは容
易に理解できるので詳述は避ける。

【００１９】次に、第２の処理工程として、上記第１の
処理工程で求めた全ての差分絶対値和Ｄ(i,j) （０≦ｉ
＜３，０≦ｊ＜３）について、最小となる差分絶対値和
ｍｉｎＤ(i,j) を求め、動きベクトルＭＶ(i,j) を得
る。

【００２０】第３の処理工程として、参照ブロックＢｐ
０に隣接する参照ブロックＢｐ１の画素値ｒ_a'〜ｒ
_d'と、参照ブロックＢｐ１の探索範囲Ｅ１内のすべての
候補ブロックＢｂ１（１６個存在する）の画素値ｃ₁₀〜
ｃ₃₄について、上記第１の処理工程と同様に計算を行
い、差分絶対値和Ｄ’(i,j) （０≦ｉ＜３，０≦ｊ＜
３）を求める。

【００２１】その後、第４の処理工程として、上記第３
の処理工程で求めた全ての差分絶対値和Ｄ’(i,j) （０
≦ｉ＜３，０≦ｊ＜３）について、最小となる差分絶対
値和ｍｉｎＤ’(i,j) を求め、動きベクトルＭＶ(i,j)
を得る。

【００２２】以下同様に、第５の処理工程として、現フ
レームＦｐの全ての参照ブロックＢｐについて、上記の
操作を繰り返し、動きベクトルＭＶ(i,j) を求める。

【００２３】従来は、上述したような動きベクトル検出
処理を図１４に示す回路構成で実現している。なお、図
１４には従来の動きベクトル検出装置の全体構成を示し
ている。

【００２４】この図１４に示す従来の動きベクトル検出
装置は、例えば探索範囲２×２の動きベクトル検出回路
４個（演算回路（ＭＥ）２１１，２１２，２１３，２１
４）と、候補ブロックの画素値データを所定のフォーマ
ットに変換するフォーマッタ２１５と、候補ブロックの
画素値データを遅延する４個の遅延レジスタ（ＤＲ）２
１６と、最小値判定回路２１７とを相互に接続した構成
となっている。

【００２５】すなわちこの図１４において、端子２０１
には参照ブロックＢｐの画素値ｒが供給され、各演算回
路２１１〜２１４に送られる。また、候補ブロックＢｂ
の画素値ｃは、探索範囲の上半分と下半分に分けられ、
当該候補ブロックＢｂの上半分の画素値が端子２０２
に、下半分の画素値が端子２０３に供給される。これら
上半分と下半分の画素値は、フォーマッタ２１５に順次
入力される。当該フォーマッタ２１５からは、探索範囲
の上半分と下半分の各々がさらに２つの領域に分けられ
て出力され、演算回路２１３及び演算回路２１４に送ら
れる。

【００２６】また、上記フォーマッタ２１５からの出力
は、それぞれ遅延レジスタ２１６を介することで４クロ
ックサイクル遅らされて演算回路２１１及び演算回路２
１２に送られる。

【００２７】これら各演算回路２１１〜２１４は、それ
ぞれ、上記端子２０１からの参照ブロックＢｐの画素値
ｒと、上記フォーマッタ２１５若しくは遅延レジスタ２
１６からの上記候補ブロックの画素値ｃとの差分絶対値
演算を行う演算ユニットＰＥを４個有してなるものであ
る。なお、演算ユニットＰＥは差分自乗値演算を行うも
のとすることもできる。

【００２８】上記各演算回路２１１〜２１４からの各出
力は、最小値判定回路２１７に送られ、当該最小値判定
回路２１７で判定した最小値を動きベクトルとして端子
２００から取り出す。

【００２９】次に、図１４に示した回路構成を用いて動
きベクトル検出処理を実現するための制御方式について
説明する。図１５〜図１８には、図１４に示した回路構
成を用いた動きベクトル検出制御のタイムチャートを示
す。なお、図１５〜図１８では図の作成の都合上別々に
作成しているが、各演算回路２１１〜２１４はそれぞれ
同期して動作するものである。また、図１５には演算回
路２１１、図１６には演算回路２１２、図１７には演算
回路２１３、図１８には演算回路２１４でのタイムチャ
ートを示している。

【００３０】この図１５〜図１８からわかるように、参
照ブロックＢｐの画素値ｒは、全ての演算回路２１１〜
２１４に１クロックサイクル毎に与えられる。すなわ
ち、参照ブロックＢｐの画素値ｒについては、あるクロ
ックサイクルにおいて、各演算回路が同一の画素値に対
して演算を行っている。

【００３１】また、候補ブロックＢｂの画素値ｃは、上
述したように探索範囲の上半分と下半分の２つの領域に
分けられて、図１４に示した２つの端子２０２，２０３
からフォーマッタ２１５に順次入力され、当該フォーマ
ッタ２１５からは、探索範囲の上半分と下半分の各々が
さらに２つの領域に分けられて出力され、演算回路２１
３及び２１４に入力される。同時にフォーマッタ２１５
の出力は、遅延レジスタ２１６を介して、４クロックサ
イクル遅れて演算回路２１１及び２１２に入力される。

【００３２】上記図１５〜図１８に示すような制御を行
うことにより、４クロックサイクル毎に演算回路内部の
各演算ユニットＰＥから一斉に差分絶対値和が出力され
る。これらの差分絶対値和は、一旦演算回路内部の差分
絶対値和格納用レジスタに格納された後、順次最小値判
定回路２１７に出力される。最小値判定回路２１７で
は、上述したようにこれらの差分絶対値和を大小比較す
ることにより、動きベクトルを求める。

【００３３】

【発明が解決しようとする課題】ところで、上述した従
来の動きベクトル検出処理の回路構成では、候補ブロッ
クの画素値を遅延させるための遅延レジスタが必要とな
る。上述の例では、４クロックサイクル遅延させる遅延
レジスタが４個ある（すなわち４個の遅延レジスタ２１
６のそれぞれが４クロックサイクル遅延させる遅延レジ
スタを有する）ため、遅延レジスタのレジスタ総数は１
６個となる。

【００３４】一般に、参照ブロックのブロックサイズを
Ｍ×Ｎ画素とし、候補ブロックの個数を（ｋ・Ｍ）×
（ｌ・Ｎ）個とした場合、遅延レジスタのレジスタ総数
は、２×（ｋ−１）×ｌ×Ｍ×Ｎ個となる。したがっ
て、例えば、参照ブロックのサイズが例えば１６×１６
画素で、候補ブロックの個数が例えば３２×３２の場
合、遅延レジスタのレジスタ総数は１０２４個となり、
構成が大型化してしまう。

【００３５】そこで、本発明は、少ないハードウェア量
で広い探索範囲の動きベクトル検出が可能な動きベクト
ル検出装置を提供することを目的とするものである。

【００３６】

【課題を解決するための手段】本発明は上述した目的を
達成するために提案されたものであり、１画面単位の画
像信号を所定の画素数で構成されたブロックに分割し、
現画像の参照ブロックのブロックサイズをＭ×Ｎ画素と
し、候補ブロックの個数を（ｋ・Ｍ）×（ｌ・Ｎ）個と
して、ブロックマッチング法により全画面に対して探索
処理を行って動きベクトル検出を行う動きベクトル検出
装置であって、上記参照ブロックの画素値と候補ブロッ
クの画素値との差分絶対値を少なくとも計算する演算ユ
ニットをＭ×Ｎ個有し、当該演算ユニットをＭ×Ｎの行
列状に配置して相互接続し、参照ブロック及び候補ブロ
ックの画素値を所定の順序で供給して上記差分絶対値を
求めると共にこの差分絶対値を累積した差分絶対値和を
求めることにより、候補ブロックの個数をＭ×Ｎ個とす
る動きベクトル検出処理を行う演算回路をｋ×ｌ個具備
し、上記ｋ×ｌ個の演算回路をｋ×ｌの行列状に配置し
て相互接続して参照ブロック及び候補ブロックの画素値
を所定の順序で供給することにより、候補ブロックの個
数を（ｋ・Ｍ）×（ｌ・Ｎ）個とする動きベクトル検出
処理を行うことを特徴とするものである。

【００３７】ここで、本発明の動きベクトル検出装置で
は、上記演算ユニットにおいて上記差分絶対値の計算と
共に当該差分絶対値を累積して差分絶対値和をも求める
ものとすることができる。すなわち、このときの本発明
の動きベクトル検出装置は、上記参照ブロックの画素値
と候補ブロックの画素値との差分絶対値を計算し、この
差分絶対値を累積して差分絶対値和を求める演算ユニッ
トをＭ×Ｎ個有し、当該演算ユニットをＭ×Ｎの行列状
に配置して相互接続し、参照ブロック及び候補ブロック
の画素値を所定の順序で供給することにより、候補ブロ
ックの個数をＭ×Ｎ個とする動きベクトル検出処理を行
う演算回路をｋ×ｌ個具備し、さらに上記ｋ×ｌ個の演
算回路をｋ×ｌの行列状に配置して相互接続して参照ブ
ロック及び候補ブロックの画素値を所定の順序で供給す
ることにより、候補ブロックの個数を（ｋ・Ｍ）×（ｌ
・Ｎ）個とする動きベクトル検出処理を行うようにす
る。

【００３８】或いは、上記各演算回路としては、上記演
算ユニットにおいて上記差分絶対値の計算のみを行うも
のとし、各演算ユニットの出力を加算器を介してパイプ
ライン接続する構成とすることもできる。すなわちこの
ときの本発明の動きベクトル検出装置は、上記参照ブロ
ックの画素値と候補ブロックの画素値との差分絶対値を
計算する演算ユニットをＭ×Ｎ個有し、当該演算ユニッ
トをＭ×Ｎの行列状に配置して相互接続し、さらに各演
算ユニットの出力を加算器を介してパイプライン接続
し、参照ブロック及び候補ブロックの画素値を所定の順
序で供給することにより、候補ブロックの個数をＭ×Ｎ
個とする動きベクトル検出処理を行う演算回路をｋ×ｌ
個具備し、さらに上記ｋ×ｌ個の演算回路をｋ×ｌの行
列状に配置して相互接続して参照ブロック及び候補ブロ
ックの画素値を所定の順序で供給することにより、候補
ブロックの個数を（ｋ・Ｍ）×（ｌ・Ｎ）個とする動き
ベクトル検出処理を行うようにする。

【００３９】また、本発明の動きベクトル検出装置は、
上記参照ブロックの画素値と候補ブロックの画素値との
差分自乗値を少なくとも計算する演算ユニットをＭ×Ｎ
個有し、当該演算ユニットをＭ×Ｎの行列状に配置して
相互接続し、参照ブロック及び候補ブロックの画素値を
所定の順序で供給して上記差分自乗値を求めると共にこ
の差分自乗値を累積した差分自乗和を求めることによ
り、候補ブロックの個数をＭ×Ｎ個とする動きベクトル
検出処理を行う演算回路をｋ×ｌ個具備し、上記ｋ×ｌ
個の演算回路をｋ×ｌの行列状に配置して相互接続して
参照ブロック及び候補ブロックの画素値を所定の順序で
供給することにより、候補ブロックの個数を（ｋ・Ｍ）
×（ｌ・Ｎ）個とする動きベクトル検出処理を行うもの
とすることもできる。

【００４０】このときの本発明の動きベクトル検出装置
においても、上記演算ユニットにおいて上記差分自乗値
の計算と共に当該差分自乗値を累積して差分自乗和を求
めるものとすることができる。すなわち、このときの本
発明の動きベクトル検出装置は、上記参照ブロックの画
素値と候補ブロックの画素値との差分自乗値を計算し、
この差分自乗値を累積して差分自乗和を求める演算ユニ
ットをＭ×Ｎ個有し、当該演算ユニットをＭ×Ｎの行列
状に配置して相互接続し、参照ブロック及び候補ブロッ
クの画素値を所定の順序で供給することにより、候補ブ
ロックの個数をＭ×Ｎ個とする動きベクトル検出処理を
行う演算回路をｋ×ｌ個具備し、さらに上記ｋ×ｌ個の
演算回路をｋ×ｌの行列状に配置して相互接続して参照
ブロック及び候補ブロックの画素値を所定の順序で供給
することにより、候補ブロックの個数を（ｋ・Ｍ）×
（ｌ・Ｎ）個とする動きベクトル検出処理を行う。

【００４１】また、上記各演算回路としては、上記演算
ユニットにおいて上記差分自乗値の計算のみを行うもの
とし、各演算ユニットの出力を加算器を介してパイプラ
イン接続する構成とすることもできる。すなわちこのと
きの本発明の動きベクトル検出装置は、上記参照ブロッ
クの画素値と候補ブロックの画素値との差分自乗値を計
算する演算ユニットをＭ×Ｎ個有し、当該演算ユニット
をＭ×Ｎの行列状に配置して相互接続し、さらに各演算
ユニットの出力を加算器を介してパイプライン接続し、
参照ブロック及び候補ブロックの画素値を所定の順序で
供給することにより、候補ブロックの個数をＭ×Ｎ個と
する動きベクトル検出処理を行う演算回路をｋ×ｌ個具
備し、さらに上記ｋ×ｌ個の演算回路をｋ×ｌの行列状
に配置して相互接続して参照ブロック及び候補ブロック
の画素値を所定の順序で供給することにより、候補ブロ
ックの個数を（ｋ・Ｍ）×（ｌ・Ｎ）個とする動きベク
トル検出処理を行う。

【００４２】さらに、本発明の動きベクトル検出装置に
おいては、上記参照ブロック及び候補ブロックの画素値
を所定の順序で供給するための手段としては、候補ブロ
ックの画素値を遅延させる遅延レジスタではなく、参照
ブロックの画素値を遅延させる遅延レジスタを用いるこ
とができる。すなわち、参照ブロックの画素値を遅延さ
せる遅延レジスタを設けることで、参照ブロックのブロ
ックサイズをＭ×Ｎ画素とし、候補ブロックの個数を
（ｋ・Ｍ）×（ｌ・Ｎ）個とした場合、当該参照ブロッ
クの画素値を遅延させる遅延レジスタのレジスタ総数は
ｋ×ｌ×Ｍ個でよいことになる。

【００４３】

【作用】本発明によれば、参照ブロックのブロックサイ
ズをＭ×Ｎ画素とし、候補ブロックの個数をＭ×Ｎとす
る動きベクトル検出を行う演算回路をｋ×ｌ個具備し、
この演算回路をｋ×ｌの行列状に配置して相互接続し、
参照ブロック及び候補ブロックの画素値を所定の順序で
供給するようにしているため、構成を小型化することが
でき、かつ、参照ブロックのブロックサイズをＭ×Ｎ画
素とし、候補ブロックの個数を（ｋ・Ｍ）×（ｌ・Ｎ）
個とする動きベクトル検出処理を行うことが可能とな
る。

【００４４】

【実施例】以下、本発明の演算回路の一実施例について
図面を参照しながら説明する。

【００４５】本発明実施例の動きベクトル検出装置は、
図１に示すように、１画面単位の画像信号を所定の画素
数で構成されたブロックに分割し、現画像（現フレーム
Ｆｐ）の参照ブロックＢｐのブロックサイズをＭ×Ｎ画
素とし（本実施例では説明を簡略化するため例えば２×
２画素とする）、候補ブロックＢｂの数を（ｋ・Ｍ）×
（ｌ・Ｎ）個（本実施例では４×４個）として、ブロッ
クマッチング法により全画面に対して探索処理を行い、
動きベクトル検出を行う装置であって、上記参照ブロッ
クＢｐの画素値ｒと候補ブロックＢｂの画素値ｃとの差
分絶対値を計算し、この差分絶対値を累積して差分絶対
値和Ｄ(i,j) を求める演算ユニットＰＥをＭ×Ｎ個有す
ると共に、当該演算ユニットＰＥをＭ×Ｎの行列状に配
置して相互接続し、参照ブロックＢｐの画素値ｒ及び候
補ブロックＢｂの画素値ｃを所定の順序で供給すること
により、候補ブロックＢｐの個数をＭ×Ｎ個とする動き
ベクトル検出処理を行う演算回路（ＭＥ回路）をｋ×ｌ
個（図１の例では４個すなわち演算回路３１１〜３１４
の４個）具備し、上記ｋ×ｌ個の演算回路（演算回路３
１１〜３１４）をｋ×ｌの行列状（図１では２×２の行
列状）に配置して相互接続し、参照ブロックＢｐの画素
値ｒ及び候補ブロックＢｂの画素値ｒを所定の順序で供
給することにより、候補ブロックの数を（ｋ・Ｍ）×
（ｌ・Ｎ）個とする動きベクトル検出処理を行うように
したものである。

【００４６】すなわち、図１に示す本発明実施例の動き
ベクトル検出装置は、例えば探索範囲内の候補ブロック
のサイズを２×２画素とした場合の動きベクトルを検出
する４個の演算回路（ＭＥ）３１１，３１２，３１３，
３１４と、候補ブロックの画素データを所定のフォーマ
ットに変換するフォーマッタ３１５と、３個の遅延レジ
スタ（ＤＲ）３１６〜３１８と、最小値判定回路３１９
とを相互に接続した構成となっている。

【００４７】ここで、本実施例装置では、上記参照ブロ
ック及び候補ブロックの画素値を所定の順序で供給する
ための手段として、前述した従来例のような候補ブロッ
クの画素値を遅延させる遅延レジスタではなく、参照ブ
ロックの画素値を遅延させる（２クロックサイクル遅延
させる）遅延レジスタ３１６〜３１８を設けるようにし
ている。

【００４８】すなわちこの図１において、端子３０１に
は参照ブロックＢｐの画素値ｒが供給され、演算回路３
１１にはそのまま送られ、演算回路３１２には遅延レジ
スタ３１６を介して、演算回路３１３には遅延レジスタ
３１６及び３１７を介して、演算回路３１４には遅延レ
ジスタ３１６，３１７，３１８を介して送られる。

【００４９】また、候補ブロックＢｂの画素値ｃは、奇
数カラムと偶数カラムとで分けられ、当該候補ブロック
Ｂｂの奇数カラムの画素値が端子３０２に、偶数カラム
の画素値が端子３０３に供給される。これら奇数カラム
と偶数カラムの画素値は、フォーマッタ３１５に順次入
力される。当該フォーマッタ３１５からは、探索範囲の
偶数カラムと奇数カラムの各々がさらに２つの領域に分
けられて出力され、上記演算回路３１１〜３１４に送ら
れる。

【００５０】上記各演算回路３１１〜３１４からの各出
力は、最小値判定回路３１９に送られ、当該最小値判定
回路３１９で判定した最小値を動きベクトルとして端子
３００から取り出す。

【００５１】ここで、上記各演算回路３１１〜３１４
は、例えばそれぞれが図２に示すように構成されてなる
ものである。

【００５２】すなわち、各演算回路３１１〜３１４は、
上記図１の端子３０１を介して供給された上記現フレー
ムＦｐの参照ブロックＢｐの画素値ｒと、図１のフォー
マッタ３１５から供給された前フレームＦｂの候補ブロ
ックＢｂの奇数カラムに対応する画素値ｃと前フレーム
Ｆｂの候補ブロックＢｂの偶数カラムに対応する画素値
ｃを多重化した値（適宜切り替えた値）との差分によっ
て示される評価値として差分絶対値（或いは後述する差
分自乗値）を計算し、この差分絶対値（或いは差分自乗
値）を累積して差分絶対値和Ｄ(i,j) （或いは差分自乗
和）すなわち評価値和を求める演算ユニット（ＰＥ）を
Ｍ×Ｎ個（本実施例では２×２＝４個の演算ユニット９
０〜９３）有すると共に、当該演算ユニット９０〜９３
をＭ×Ｎ（すなわち２×２）の行列状に配置して相互接
続し、参照ブロックＢｐ及び候補ブロックＢｂの画素値
ｒ及びｃを所定の順序で供給するようにしたものであ
る。

【００５３】この図２において、端子８０には上記フォ
ーマッタ３１５からの前フレームＦｂの候補ブロックＢ
ｂの奇数カラムに対応する画素値ｃが供給され、当該画
素値ｃが各演算ユニット９０〜９３の一方の入力端子に
送られる。また、端子８２には上記フォーマッタ３１５
からの前フレームＦｂの候補ブロックＢｂの偶数カラム
に対応する画素値ｃが供給され、当該画素値ｃが各演算
ユニット９０〜９３の他方の入力端子に送られる。端子
８１には上記図１の端子３０１を介した参照ブロックＢ
ｐの画素値ｒが供給され、縦続接続された各演算ユニッ
ト９０〜９３の初段のユニット９０に送られ、順次次段
のユニットに送られる。これら各演算ユニット９０〜９
３に対応する各端子８３からは差分絶対値和Ｄ(i,j)
（或いは後述する差分自乗和）が出力される。

【００５４】ここで、上記各演算ユニット９０〜９３
は、例えば、図３に示すように構成されるものである。
なお、この図３の構成は、上記差分絶対値和Ｄ(i,j) を
求めるための構成である。

【００５５】この図３において、各演算ユニット９０〜
９３は、上記現フレームＦｐの参照ブロックＢｐの画素
値ｒを順次格納するレジスタ１０２と、前フレームＦｂ
の候補ブロックＢｂの奇数カラムに対応する画素値ｃと
前フレームＦｂの候補ブロックＢｂ偶数カラムに対応す
る画素値ｃを多重化する（適宜切り替える）マルチプレ
クサ１０４と、上記レジスタ１０２とマルチプレクサ１
０４の出力の差分絶対値演算を行う差分絶対値演算器１
０５と、上記差分絶対値演算器１０５の出力を累積して
差分絶対値和Ｄ(i,j) を求める累算器１０６とからなる
ものである。

【００５６】次に、上述した図１〜図３に示した回路構
成において動きベクトル検出を実現するための制御方式
について、図４〜図７に示す動きベクトル検出制御のタ
イムチャートを用いて説明する。なお、図４〜図７では
図の作成の都合上別々に作成しているが、各演算回路３
１１〜３１４はそれぞれ同期して動作するものである。
また、図４には演算回路３１１、図５には演算回路３１
２、図６には演算回路３１３、図７には演算回路３１４
でのタイムチャートを示している。

【００５７】すなわち、この図４〜図７からわかるよう
に、参照ブロックＢｐの画素値ｒは、１クロックサイク
ル毎に各演算回路３１１〜３１４内の上記演算ユニット
９０〜９３に順次入力される。このとき、演算回路３１
１に入力された参照ブロックＢｐの画素値ｒは、上記遅
延レジスタ３１６を介することで２クロックサイクル遅
れて演算回路３１２に入力される。また、演算回路３１
２に入力された参照ブロックＢｐの画素値ｒは、遅延レ
ジスタ３１７を介することでさらに２クロックサイクル
遅れて演算回路３１３に入力される。同様に、演算回路
３１３に入力された参照ブロックＢｐの画素値ｒは、遅
延レジスタ３１８を介することでさらに２クロックサイ
クル遅れて演算回路３１４に入力される。

【００５８】各演算回路３１１〜３１４の内部の各演算
ユニット９０〜９３は、上述のような所定の順序で入力
された参照ブロックＢｐの画素値ｒを４クロックサイク
ル間保持する。したがって、各演算ユニット９０〜９３
は、４クロックサイクルの間、同一の参照ブロックＢｐ
の画素値ｒについて演算を行う。言い換えれば、参照ブ
ロックＢｐの画素値ｒについては、あるクロックサイク
ルにおいて、各演算ユニットがそれぞれ異なる画素値に
対して演算を行っていることになる。

【００５９】また、候補ブロックＢｂの画素値ｃは、上
述したように探索範囲の偶数カラムと奇数カラムの２つ
の領域に分けられて、前記図１の２つの端子３０２，３
０３からフォーマッタ３１５に順次入力される。当該フ
ォーマッタ３１５からは、探索範囲の偶数カラムと奇数
カラムの各々がさらに２つの領域に分けられて出力さ
れ、演算回路３１１〜３１４に入力されるようになって
いる。なお、本実施例装置のフォーマッタ３１５は、前
述した従来例で述べた図１４のフォーマッタ２１５と構
成は異なるが、ハードウェア量は同等である。

【００６０】上記のように制御を行うことにより、１ク
ロックサイクル毎に各演算回路３１１〜３１４の出力か
ら差分絶対値和Ｄ(i,j) が出力される。これらの差分絶
対値和Ｄ(i,j) を上記最小値判定回路３１９で大小比較
することにより、動きベクトルＭＶ(i,j) を求め、この
動きベクトルＭＶ(i,j) が出力端子３００から取り出さ
れる。

【００６１】また、本発明の動きベクトル検出装置は、
上記参照ブロックＢｐの画素値ｒと候補ブロックＢｂの
画素値ｃとの差分自乗値を計算し、この差分自乗値を累
積して差分自乗和を求める演算ユニットＰＥをＭ×Ｎ個
有し、当該演算ユニットＰＥをＭ×Ｎの行列状に配置し
て相互接続し、参照ブロックＢｐの画素値ｒ及び候補ブ
ロックＢｂの画素値ｃを所定の順序で供給することによ
り、候補ブロックＢｐの個数をＭ×Ｎ個とする動きベク
トル検出処理を行う演算回路（ＭＥ回路）をｋ×ｌ個
（図１の例のような演算回路３１１〜３１４の４個）具
備し、上記ｋ×ｌ個の演算回路（演算回路３１１〜３１
４）をｋ×ｌの行列状（図１では２×２の行列状）に配
置して相互接続し、前述同様の遅延レジスタ３１６〜３
１８によって参照ブロックＢｐの画素値ｒ及び候補ブロ
ックＢｂの画素値ｒを所定の順序で供給することによ
り、動きベクトル検出処理を行うものとすることもでき
る。

【００６２】すなわち、この差分自乗和を求める本発明
実施例の動きベクトル検出装置では、上記各演算回路３
１１〜３１４内の上記演算ユニット９０〜９３が、例え
ば図８に示すように構成される。

【００６３】この図８において、各演算ユニット９０〜
９３は、上記現フレームＦｐの参照ブロックＢｐの画素
値ｒを順次格納するレジスタ１０２と、前フレームＦｂ
の候補ブロックＢｂの奇数カラムに対応する画素値ｃと
前フレームＦｂの候補ブロックＢｂ偶数カラムに対応す
る画素値ｃを多重化する（適宜切り替える）マルチプレ
クサ１０４と、上記レジスタ１０２とマルチプレクサ１
０４の出力の差分自乗値演算を行う差分自乗値演算器１
１５と、上記差分自乗値演算器１１５の出力を累積して
差分自乗和を求める累算器１０６とからなるものであ
る。

【００６４】前記図２の各演算ユニット９０〜９３が上
記図８の構成をとることで、上記差分自乗和を用いた動
きベクトルの検出が可能となる。

【００６５】また、本発明の動きベクトル検出装置の各
演算回路３１１〜３１４は、図９に示すような構成とす
ることもできる。すなわち図９に示すように、各演算回
路３１１〜３１４は、上記図１の端子３０１を介して供
給された上記現フレームＦｐの参照ブロックＢｐの画素
値ｒと、図１のフォーマッタ３１５から供給された前フ
レームＦｂの候補ブロックＢｂの奇数カラムに対応する
画素値ｃと前フレームＦｂの候補ブロックＢｂの偶数カ
ラムに対応する画素値ｃを多重化した値（適宜切り替え
た値）との差分によって示される評価値として差分絶対
値（或いは差分自乗値）を計算する演算ユニットをＭ×
Ｎ個（本実施例では２×２の演算ユニット１４０〜１４
３）有し、当該演算ユニット１４０〜１４３をＭ×Ｎ
（すなわち２×２）の行列状に配置して相互接続し、さ
らに各演算ユニット１４０〜１４３の出力を加算器１２
１〜１２３を介してパイプライン接続し、参照ブロック
Ｂｐ及び候補ブロックＢｂの画素値ｒ及びｃを所定の順
序で供給するようにしたものとすることもできる。

【００６６】この図９において、端子８０には上記フォ
ーマッタ３１５からの前フレームＦｂの候補ブロックＢ
ｂの奇数カラムに対応する画素値ｃが供給され、当該画
素値ｃが各演算ユニット１４０〜１４３の一方の入力端
子に送られる。また、端子８２には上記フォーマッタ３
１５からの前フレームＦｂの候補ブロックＢｂの偶数カ
ラムに対応する画素値ｃが供給され、当該画素値ｃが各
演算ユニット１４０〜１４３の他方の入力端子に送られ
る。端子８１には上記図１の端子３０１を介した参照ブ
ロックＢｐの画素値ｒが供給され、各演算ユニット１４
０〜１４３に送られる。これら各演算ユニット１４０〜
１４３のうちの演算ユニット１４０から出力される差分
絶対値（或いは差分自乗値）は、加算器１２１によって
演算ユニット１４１からの差分絶対値（或いは差分自乗
値）と加算される。この加算器１２１の出力は、さらに
加算器１２２によって演算ユニット１４３から出力され
る差分絶対値（或いは差分自乗値）と加算され、当該加
算器１２２の出力はさらに加算器１２３によって演算ユ
ニット１４３からの差分絶対値（或いは差分自乗値）と
加算される。これにより、端子１３２からは、差分絶対
値和Ｄ(i,j) （或いは差分自乗和）が得られることにな
る。

【００６７】また、この図９の各演算ユニット１４０〜
１４３は、具体的には図１０に示すようにな構成となさ
れる。なお、この図１０の構成は、上記差分絶対値を求
めるための構成である。

【００６８】この図１０において、各演算ユニット１４
０〜１４３は、上記現フレームＦｐの参照ブロックＢｐ
の画素値ｒを順次格納するレジスタ１６１と、前フレー
ムＦｂの候補ブロックＢｂの奇数カラムに対応する画素
値ｃと前フレームＦｂの候補ブロックＢｂ偶数カラムに
対応する画素値ｃを多重化する（適宜切り替える）マル
チプレクサ１０４と、上記レジスタ１６１とマルチプレ
クサ１０４の出力の差分絶対値演算を行う差分絶対値演
算器１０５とからなる。

【００６９】さらに、上記図９の各演算ユニット１４０
〜１４３は、差分自乗値演算を行う構成とすることもで
き、この場合の各演算ユニット１４０〜１４３は図１１
に示す構成で実現できる。

【００７０】この図１１において、各演算ユニット１４
０〜１４３は、上記現フレームＦｐの参照ブロックＢｐ
の画素値ｒを順次格納するレジスタ１６１と、前フレー
ムＦｂの候補ブロックＢｂの奇数カラムに対応する画素
値ｃと前フレームＦｂの候補ブロックＢｂ偶数カラムに
対応する画素値ｃを多重化する（適宜切り替える）マル
チプレクサ１０４と、上記レジスタ１６１とマルチプレ
クサ１０４の出力の差分自乗値演算を行う差分自乗値演
算器１１５とからなる。

【００７１】上述のように、本発明実施例の動きベクト
ル検出装置によれば、従来の動きベクトル検出処理の回
路構成で必要となっていた候補ブロックの画素値を遅延
させるための遅延レジスタの代わりに、参照ブロックの
画素値を遅延させるための遅延レジスタ３１６〜３１８
を設けるようにしている。上述の実施例では、２クロッ
クサイクル遅延させる遅延レジスタが３個あるため、遅
延レジスタのレジスタ総数は６個となる。なお、上述し
た実施例では演算回路３１１への参照ブロックの画素値
については遅延しないようにしているが、当該演算回路
３１１の前段でかつ遅延レジスタ３１６の前段にも遅延
レジスタを配置することもできる。この場合、遅延レジ
スタは４個になり、したがって、遅延レジスタのレジス
タ総数は８個になる。これを一般化して説明すると、参
照ブロックのブロックサイズをＭ×Ｎ画素とし、候補ブ
ロックの個数を（ｋ・Ｍ）×（ｌ・Ｎ）個とした場合、
遅延レジスタのレジスタ総数は、ｋ×ｌ×Ｍ個でよいこ
とになる。例えば、参照ブロックのサイズ１６×１６画
素で、候補ブロックの数が３２×３２個の場合、遅延レ
ジスタのレジスタ総数は６４個でよいことになる。この
ように、本発明実施例装置においては、前述した実施例
のように遅延レジスタ３１６の前段に遅延レジスタを設
けない場合のみならず、遅延レジスタを設けた場合であ
っても、遅延レジスタのレジスタ総数が、従来の回路構
成による遅延レジスタのレジスタ総数より少なくてよ
い。すなわち、本発明実施例装置においては、従来の回
路構成と比較してハードウェア量を大幅に削減できる。

【００７２】

【発明の効果】上述のように、本発明の動きベクトル検
出装置によれば、参照ブロック及び候補ブロックの画素
値を所定の順序で供給するようにしており、この手段と
して従来の動きベクトル検出処理の回路構成で必要とな
っていた候補ブロックの画素値を遅延させるための遅延
レジスタの代わりに、参照ブロックの画素値を遅延させ
るための遅延レジスタを設けるようにしている。より一
般すると、参照ブロックのブロックサイズをＭ×Ｎ画素
とし、候補ブロックの個数を（ｋ・Ｍ）×（ｌ・Ｎ）個
とした場合、遅延レジスタのレジスタ総数は、多くても
ｋ×ｌ×Ｍ個でよいことになる。したがって、例えば、
参照ブロックのサイズ１６×１６で、候補ブロック数３
２×３２の場合、遅延レジスタのレジスタ総数は６４個
でよい。このように、本発明の動きベクトル検出装置に
おいては、遅延レジスタのレジスタ総数が従来の回路構
成による遅延レジスタのレジスタ総数より少なくてよ
い。すなわち、本発明の動きベクトル検出装置において
は、従来の回路構成と比較してハードウェア量を大幅に
削減できる。

【図面の簡単な説明】

【図１】本発明実施例の広探索範囲に対応する動きベク
トル検出装置の概略構成を示すブロック回路図である。

【図２】本発明実施例装置の演算回路の具体的構成を示
すブロック回路図である。

【図３】実施例装置の演算回路の差分絶対値和を求める
演算ユニットの具体的構成を示すブロック回路図であ
る。

【図４】図３の差分絶対値和を求める演算回路（３１
１）での動作のタイミングチャートを示す図である。

【図５】図３の差分絶対値和を求める演算回路（３１
２）での動作のタイミングチャートを示す図である。

【図６】図３の差分絶対値和を求める演算回路（３１
３）での動作のタイミングチャートを示す図である。

【図７】図３の差分絶対値和を求める演算回路（３１
４）での動作のタイミングチャートを示す図である。

【図８】実施例装置の演算回路の差分自乗和を求める演
算ユニットの具体的構成を示すブロック回路図である。

【図９】パイプライン接続構成の演算回路の具体的構成
を示すブロック回路図である。

【図１０】パイプライン接続構成の演算回路の差分絶対
値を求める演算ユニットの具体的構成を示すブロック回
路図である。

【図１１】パイプライン接続構成の演算回路の差分自乗
値を求める演算ユニットの具体的構成を示すブロック回
路図である。

【図１２】ブロックマッチングによる動きベクトル検出
処理の原理を示す図である。

【図１３】参照ブロックのサイズが２×２画素で、探索
範囲の候補ブロックの数が４×４個の場合の動きベクト
ル検出の原理を示す図である。

【図１４】従来の動きベクトル検出装置の概略構成を示
すブロック回路図である。

【図１５】図１４の差分絶対値和を求める演算回路（２
１１）での動作のタイミングチャートを示す図である。

【図１６】図１４の差分絶対値和を求める演算回路（２
１２）での動作のタイミングチャートを示す図である。

【図１７】図１４の差分絶対値和を求める演算回路（２
１３）での動作のタイミングチャートを示す図である。

【図１８】図１４の差分絶対値和を求める演算回路（２
１４）での動作のタイミングチャートを示す図である。

【符号の説明】

３１１〜３１４・・・・演算回路 ３１５・・・・・・・・フォーマッタ ３１６〜３１８・・・・遅延レジスタ ３１９・・・・・・・・最小値判定回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １画面単位の画像信号を所定の画素数で
   構成されたブロックに分割し、現画像の参照ブロックの
   ブロックサイズをＭ×Ｎ画素とし、候補ブロックの個数
   を（ｋ・Ｍ）×（ｌ・Ｎ）個として、ブロックマッチン
   グ法により全画面に対して探索処理を行って動きベクト
   ル検出を行う動きベクトル検出装置であって、 上記参照ブロックの画素値と候補ブロックの画素値との
   差分絶対値を少なくとも計算する演算ユニットをＭ×Ｎ
   個有し、当該演算ユニットをＭ×Ｎの行列状に配置して
   相互接続し、参照ブロック及び候補ブロックの画素値を
   所定の順序で供給して上記差分絶対値を求めると共にこ
   の差分絶対値を累積した差分絶対値和を求めることによ
   り、候補ブロックの個数をＭ×Ｎ個とする動きベクトル
   検出処理を行う演算回路をｋ×ｌ個具備し、 上記ｋ×ｌ個の演算回路をｋ×ｌの行列状に配置して相
   互接続し、参照ブロック及び候補ブロックの画素値を所
   定の順序で供給することにより、候補ブロックの個数を
   （ｋ・Ｍ）×（ｌ・Ｎ）個とする動きベクトル検出処理
   を行うことを特徴とする動きベクトル検出装置。
2. 【請求項２】 １画面単位の画像信号を所定の画素数で
   構成されたブロックに分割し、現画像の参照ブロックの
   ブロックサイズをＭ×Ｎ画素とし、候補ブロックの個数
   を（ｋ・Ｍ）×（ｌ・Ｎ）個として、ブロックマッチン
   グ法により全画面に対して探索処理を行って動きベクト
   ル検出を行う動きベクトル検出装置であって、 上記参照ブロックの画素値と候補ブロックの画素値との
   差分自乗値を少なくとも計算する演算ユニットをＭ×Ｎ
   個有し、当該演算ユニットをＭ×Ｎの行列状に配置して
   相互接続し、参照ブロック及び候補ブロックの画素値を
   所定の順序で供給して上記差分自乗値を求めると共にこ
   の差分自乗値を累積した差分自乗和を求めることによ
   り、候補ブロックの個数をＭ×Ｎ個とする動きベクトル
   検出処理を行う演算回路をｋ×ｌ個具備し、 上記ｋ×ｌ個の演算回路をｋ×ｌの行列状に配置して相
   互接続し、参照ブロック及び候補ブロックの画素値を所
   定の順序で供給することにより、候補ブロックの個数を
   （ｋ・Ｍ）×（ｌ・Ｎ）個とする動きベクトル検出処理
   を行うことを特徴とする動きベクトル検出装置。
3. 【請求項３】 上記演算回路は、各演算ユニットの出力
   を加算器を介してパイプライン接続することを特徴とす
   る請求項１又は２記載の動きベクトル検出装置。