JPH03101714A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH03101714A JPH03101714A JP1161650A JP16165089A JPH03101714A JP H03101714 A JPH03101714 A JP H03101714A JP 1161650 A JP1161650 A JP 1161650A JP 16165089 A JP16165089 A JP 16165089A JP H03101714 A JPH03101714 A JP H03101714A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- display device
- polysilicon
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 25
- 239000004973 liquid crystal related substance Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 113
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 64
- 229920005591 polysilicon Polymers 0.000 abstract description 64
- 238000000034 method Methods 0.000 abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010453 quartz Substances 0.000 abstract description 6
- 229910004205 SiNX Inorganic materials 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
- C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
- C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
- C08F220/52—Amides or imides
- C08F220/54—Amides, e.g. N,N-dimethylacrylamide or N-isopropylacrylamide
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像表示装置、特に液晶を用いた画像表示装置
に関するものである。
に関するものである。
従来の技術
液晶を用いた画像表示装置は、基板上に複数個のスイッ
チング素子が行列状に配列され、それぞれのスイッチン
グ素子に接続された透明画素電極と、前記透明画素電極
に対向して設けられた透明共通電極との間に液晶が接続
され、前記スイッチング素子によって、前記相対する透
明電極間に電圧を印加することにより、前記各画素の液
晶の偏光特性を制御し、各画素毎に液晶の透過光量を調
整することにより画像を表示している。
チング素子が行列状に配列され、それぞれのスイッチン
グ素子に接続された透明画素電極と、前記透明画素電極
に対向して設けられた透明共通電極との間に液晶が接続
され、前記スイッチング素子によって、前記相対する透
明電極間に電圧を印加することにより、前記各画素の液
晶の偏光特性を制御し、各画素毎に液晶の透過光量を調
整することにより画像を表示している。
第１５図に、従来のスイッチング作用を有する画素部の
構造を示す。１０１は石英基板、１０２はスイッヂング
用のＴＰＴ （ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔ
ｏｒ）を形成するためのポリシリコン膜である。１０３
はゲート酸化膜、１０４はゲート電極用のポリシリコン
膜、１０５はＴＰＴのソースおよびドレインを形成する
ｎ型領域、１０ＧはＮＳＧ （ＮｏｎｄｏｐｅｄＳｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）膜、１０７は配線用のＡｅ
膜、１０７゛は■ＴＯコンタクト用Ａｅ電極、１０８は
シリコン窒化膜、１０９はｒＴＯコンタクト用Ｃｒ膜、
１１０は透明画素電極用のＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）膜、１１１はパッシベーション用ＮＳ
Ｇ膜である。
構造を示す。１０１は石英基板、１０２はスイッヂング
用のＴＰＴ （ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔ
ｏｒ）を形成するためのポリシリコン膜である。１０３
はゲート酸化膜、１０４はゲート電極用のポリシリコン
膜、１０５はＴＰＴのソースおよびドレインを形成する
ｎ型領域、１０ＧはＮＳＧ （ＮｏｎｄｏｐｅｄＳｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）膜、１０７は配線用のＡｅ
膜、１０７゛は■ＴＯコンタクト用Ａｅ電極、１０８は
シリコン窒化膜、１０９はｒＴＯコンタクト用Ｃｒ膜、
１１０は透明画素電極用のＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）膜、１１１はパッシベーション用ＮＳ
Ｇ膜である。
発明が解決しようとする課題
このような従来の画素部の構造では、ＩＴＯ膜１１０を
パターニングして透明画素電極を形成するのに用いるエ
ッチング液がＡｅ膜を腐食するのを防ぐための、ＡｅＰ
ｌｉ保護用のＣｒ膜１０９を形成するためプロセスが複
雑になる。しかちＣｒ膜およびＩＴＯ膜の形成過程でシ
リコン窒化膜１０８およびＮＳＧ膜１０６に割れが生じ
、Ａｅ配線膜１０７の断線が生じて、製造の歩留りが悪
くなる。
パターニングして透明画素電極を形成するのに用いるエ
ッチング液がＡｅ膜を腐食するのを防ぐための、ＡｅＰ
ｌｉ保護用のＣｒ膜１０９を形成するためプロセスが複
雑になる。しかちＣｒ膜およびＩＴＯ膜の形成過程でシ
リコン窒化膜１０８およびＮＳＧ膜１０６に割れが生じ
、Ａｅ配線膜１０７の断線が生じて、製造の歩留りが悪
くなる。
本発明はかかる点に鑑みてなされたもので、簡易な構造
で、しかも従来のＭＯＳプロセスを用いて製造できる画
像表示装置を提出するものである。
で、しかも従来のＭＯＳプロセスを用いて製造できる画
像表示装置を提出するものである。
課題を解決するための手段
上記課題を解決するために、本発明の画像表示装置は、
スイッチング用のトランジスタ作製に用いている半導体
層で画素電極を形成している。
スイッチング用のトランジスタ作製に用いている半導体
層で画素電極を形成している。
作用
この構成によって、Ｃｒ層およびＩＴＯ膜の形成プロセ
スがなくなり、従来に比べてプロセスを非常に簡単化で
き、さらに、シリコン窒化膜、Ｎ Ｓ Ｃ 唄の割れに
よるＡｅ配線の断線を防ぐことができろ。その結果とし
て、装置の製造歩留りを上げることが可能である。
スがなくなり、従来に比べてプロセスを非常に簡単化で
き、さらに、シリコン窒化膜、Ｎ Ｓ Ｃ 唄の割れに
よるＡｅ配線の断線を防ぐことができろ。その結果とし
て、装置の製造歩留りを上げることが可能である。
実施例
以下、本発明の第ｌの実施例について、図面を参照にし
ながら説明する。
ながら説明する。
第１図は本発明の実施例における画像表示装置の画素部
の平面図、第２図は第１図のＶＶ゛線での断面図である
。第２図において、１は石英基板、２はポリシリコン膜
である。ポリシリコン膜２は画素電桶およびスイッチン
グ用のＴＰＴの形成領域になるという２つの役目をして
いる。３はＳｉ０２層、４はゲート酸化膜、５はゲート
電極用のポリシリコン膜、６はＴＰＴのソースおよびド
レインを形成するｎ型領域、７はＮＳＧ膜、８は配線用
のＡｅ膜、９はプラズマＣＶＤ法で形成されたＳｉＮｘ
膜である。特に、画素電極のポリシリコン膜の膜厚は、
白黒画像の時にはＴＰＴと同じ膜厚（１５００〜２００
０Ａ）でよいが、カラー画像では、特に青色透過率を高
くし青感度特性をよくするために、画素電極ポリシリコ
ン膜の厚さを５００Ａ程度にする必要がある。しかしな
がら、ＴＰＴではポリシリコン膜厚を１ ５００Ａ以下
にまで薄くすると、ソースコンタクト部でＡｅｒｙＸ８
とオーミックコンタクトを形成する時、Ａ２にＳｉが固
容してしまい、コンタクト不良となる。そこで、ＴＰＴ
ソース部は１ ５００Ａ以上にする必潰がある。上記条
件を満足するためには、Ｔ Ｆ Ｔ Ｒ域と画素電極領
域でポリシリコン膜２の膜厚は差をつける必要がある。
の平面図、第２図は第１図のＶＶ゛線での断面図である
。第２図において、１は石英基板、２はポリシリコン膜
である。ポリシリコン膜２は画素電桶およびスイッチン
グ用のＴＰＴの形成領域になるという２つの役目をして
いる。３はＳｉ０２層、４はゲート酸化膜、５はゲート
電極用のポリシリコン膜、６はＴＰＴのソースおよびド
レインを形成するｎ型領域、７はＮＳＧ膜、８は配線用
のＡｅ膜、９はプラズマＣＶＤ法で形成されたＳｉＮｘ
膜である。特に、画素電極のポリシリコン膜の膜厚は、
白黒画像の時にはＴＰＴと同じ膜厚（１５００〜２００
０Ａ）でよいが、カラー画像では、特に青色透過率を高
くし青感度特性をよくするために、画素電極ポリシリコ
ン膜の厚さを５００Ａ程度にする必要がある。しかしな
がら、ＴＰＴではポリシリコン膜厚を１ ５００Ａ以下
にまで薄くすると、ソースコンタクト部でＡｅｒｙＸ８
とオーミックコンタクトを形成する時、Ａ２にＳｉが固
容してしまい、コンタクト不良となる。そこで、ＴＰＴ
ソース部は１ ５００Ａ以上にする必潰がある。上記条
件を満足するためには、Ｔ Ｆ Ｔ Ｒ域と画素電極領
域でポリシリコン膜２の膜厚は差をつける必要がある。
前記ゲート電極５には、このゲート電極５に連統してＩ
｝３成されるゲート電極１１０から走査パルスが印相さ
れる。信号！＋９１８はこのゲート電極線１０に直交し
て配置されており、信号線であるＡｅ膜８には、表示す
べき映像に対応して画素電極であるｎ型領域６に印加す
べき電圧が、前記走査パルスが印加される期間に導出さ
れる。
｝３成されるゲート電極１１０から走査パルスが印相さ
れる。信号！＋９１８はこのゲート電極線１０に直交し
て配置されており、信号線であるＡｅ膜８には、表示す
べき映像に対応して画素電極であるｎ型領域６に印加す
べき電圧が、前記走査パルスが印加される期間に導出さ
れる。
以上のように構成された画像表示装置の画素部について
、以下にその構造方法を第３図に従って説明する。まず
、第３図（ａ）に示すように石英基板１上にＬＰ （Ｌ
ｏｗ Ｐｒｅｓｓｕｒｅ） ＣＶＤ法により２０００人
の厚さにポリシリコン膜２を形成し、ＴＰＴ領域および
画素電極領域をドライエッチングにより島状に分離する
。次にポリシリコンＩ］Ｉ２表面に５００Ａの熱酸化膜
１１を形成し、その上に１２００Ａの窒化膜１２を堆積
し、画素電極領域のみ窒化膜１２、酸化膜１１を取り除
き、第３図（Ｉ１）に示すように画素電極部に導電性を
もたせるために、Ｐ＋イオンを注入する。次に段階とし
て、第３図（Ｃ）に示すように、ＬＯＧＯＳの手法によ
り、画素電極の領域のみ熱酸化膜３を形成し、ポリシリ
コン膜几（２を５００Ａ程度にする。最後に、窒化膜１
２、酸化＋１Ｑ １ １を取り除き第３図（ｄ）に示す
ような構造とする。その後は、従来から用いられている
ＭＯＳプロセスに従って ＴＰＴ領域を形成していく。
、以下にその構造方法を第３図に従って説明する。まず
、第３図（ａ）に示すように石英基板１上にＬＰ （Ｌ
ｏｗ Ｐｒｅｓｓｕｒｅ） ＣＶＤ法により２０００人
の厚さにポリシリコン膜２を形成し、ＴＰＴ領域および
画素電極領域をドライエッチングにより島状に分離する
。次にポリシリコンＩ］Ｉ２表面に５００Ａの熱酸化膜
１１を形成し、その上に１２００Ａの窒化膜１２を堆積
し、画素電極領域のみ窒化膜１２、酸化膜１１を取り除
き、第３図（Ｉ１）に示すように画素電極部に導電性を
もたせるために、Ｐ＋イオンを注入する。次に段階とし
て、第３図（Ｃ）に示すように、ＬＯＧＯＳの手法によ
り、画素電極の領域のみ熱酸化膜３を形成し、ポリシリ
コン膜几（２を５００Ａ程度にする。最後に、窒化膜１
２、酸化＋１Ｑ １ １を取り除き第３図（ｄ）に示す
ような構造とする。その後は、従来から用いられている
ＭＯＳプロセスに従って ＴＰＴ領域を形成していく。
以上のように、本実施例によれば、画素電極にポリシリ
コン膜を用いることにより、従来のよう＋．＝ｓｉＮＸ
膜およびＮＳＧＩｌｕＪ：１ｍ割れはなくＡｅ配線の断
線を大幅に減少することができ、さらにプロセスが簡単
化される。
コン膜を用いることにより、従来のよう＋．＝ｓｉＮＸ
膜およびＮＳＧＩｌｕＪ：１ｍ割れはなくＡｅ配線の断
線を大幅に減少することができ、さらにプロセスが簡単
化される。
なお、本実施例ではＴＰＴおよび画素電極の作製をポリ
シリコン膜を用いて行なったが、ＴＰＴおよび画素電極
の作製が可能な他の半導体材料でもよい。
シリコン膜を用いて行なったが、ＴＰＴおよび画素電極
の作製が可能な他の半導体材料でもよい。
第４図は本発明の第２の実施例における画像表示装置の
画素部の構成を示すものである。第４図において、１は
石英基板、２はポリシリコン膜である。４はゲー１・酸
化膜、５はゲート電極用のポリシリコン膜、６はソース
，ドレインおよび画素電極を形成するｎ型領域、７はＮ
ＳＧ膜、８は配線用のＡｅＷＪ、９はプラズマＣＶＤ法
で形威されたＳｉＮｘ膜である。特に、画素電極のポリ
シリコン膜ＩＩは、カラー画像において、特に青感度特
性をよくするために、光が透過する程度に薄く（５００
Ａ程度）する必要がある。またＴＰＴのトランジスタ特
性としては、ＴＰＴのチャンネル領域の厚さを薄くする
ほどｇｍ（相互コンダクタンス）は高くなり、リーク電
流が減少する。
画素部の構成を示すものである。第４図において、１は
石英基板、２はポリシリコン膜である。４はゲー１・酸
化膜、５はゲート電極用のポリシリコン膜、６はソース
，ドレインおよび画素電極を形成するｎ型領域、７はＮ
ＳＧ膜、８は配線用のＡｅＷＪ、９はプラズマＣＶＤ法
で形威されたＳｉＮｘ膜である。特に、画素電極のポリ
シリコン膜ＩＩは、カラー画像において、特に青感度特
性をよくするために、光が透過する程度に薄く（５００
Ａ程度）する必要がある。またＴＰＴのトランジスタ特
性としては、ＴＰＴのチャンネル領域の厚さを薄くする
ほどｇｍ（相互コンダクタンス）は高くなり、リーク電
流が減少する。
Ｔ” Ｆ ＴのＡＱコンタクト形戒領域のポリシリコン
膜厚（；ｔ １ ５ ０ ０ Ａ以上にする。
膜厚（；ｔ １ ５ ０ ０ Ａ以上にする。
以上のように構成された画像表示装置の画素部について
、以下にその製造方法を第５図に従って説明する。まず
、第５図（ａ）に示すように、石英基板Ｉ上にＬ Ｐ
（Ｌｏｗ Ｐｒｅｓｓｕｒｅ） Ｃ Ｖ Ｄ法により厚
さ２００ＯＡの第ｌ層ポリシリコンｌ］ｆｆ２ａを形成
した後、コンタクト形成領域のみ島状にポリシリコン薄
膜が残るようにパターニングする。次に、第５図（ｂ）
に示すように厚さ１． １ ０ ０ Ａの第２層ポリシ
リコン膜２ｂを形成する。次に、第５図（ｃ）に示すよ
うに厚さ１３００Ａのゲート酸化膜４をポリシリコン膜
２ｂの熱酸化により作製する。この時、熱酸化により画
素電極領域のポリシリコン膜厚は５００Ａ程度になって
いる。ゲート酸化膜４の上にポリシリコン膜５を堆積し
、ゲート電極を形戒する。最終的に、第５図（ｄ）に示
すようにセルファラインメント法でＰ＋をイオン注入し
、ｎ型須域を形威し、画素電極領域にも導伝性をもたせ
る。このイオン注入により、第１１ｆ４のポリシリコン
膜２ａと第２層のポリシリコン膜２ｂとの界面自然酸化
膜は十分破壊されるため、良好なコンタクトを形成する
ことが可能である。以上のように、ポリシリコン画素部
を形成した後は、従来から用いられているプロセスに従
って、第４図に示した構造を形成していく。
、以下にその製造方法を第５図に従って説明する。まず
、第５図（ａ）に示すように、石英基板Ｉ上にＬ Ｐ
（Ｌｏｗ Ｐｒｅｓｓｕｒｅ） Ｃ Ｖ Ｄ法により厚
さ２００ＯＡの第ｌ層ポリシリコンｌ］ｆｆ２ａを形成
した後、コンタクト形成領域のみ島状にポリシリコン薄
膜が残るようにパターニングする。次に、第５図（ｂ）
に示すように厚さ１． １ ０ ０ Ａの第２層ポリシ
リコン膜２ｂを形成する。次に、第５図（ｃ）に示すよ
うに厚さ１３００Ａのゲート酸化膜４をポリシリコン膜
２ｂの熱酸化により作製する。この時、熱酸化により画
素電極領域のポリシリコン膜厚は５００Ａ程度になって
いる。ゲート酸化膜４の上にポリシリコン膜５を堆積し
、ゲート電極を形戒する。最終的に、第５図（ｄ）に示
すようにセルファラインメント法でＰ＋をイオン注入し
、ｎ型須域を形威し、画素電極領域にも導伝性をもたせ
る。このイオン注入により、第１１ｆ４のポリシリコン
膜２ａと第２層のポリシリコン膜２ｂとの界面自然酸化
膜は十分破壊されるため、良好なコンタクトを形成する
ことが可能である。以上のように、ポリシリコン画素部
を形成した後は、従来から用いられているプロセスに従
って、第４図に示した構造を形成していく。
以上のように本実施例によれば、ＴＰＴのチャンネル領
域のポリシリコン膜厚を薄くしたことにより、青色の透
過率も十分で、ｑｍを従来より大きくすることができ、
リーク電流も減少する一方、Ａｅ配線とのコンタクト領
域だけを厚さ１５００Ａ以上にすることにより良好なオ
ーミックコンタクトも可能となる。
域のポリシリコン膜厚を薄くしたことにより、青色の透
過率も十分で、ｑｍを従来より大きくすることができ、
リーク電流も減少する一方、Ａｅ配線とのコンタクト領
域だけを厚さ１５００Ａ以上にすることにより良好なオ
ーミックコンタクトも可能となる。
第６図はこの発明の第３の実施例の液晶表示装置の画素
電極近傍の構成を示す平面図であり、第７図は第６図の
切断面線■−■から見た断面図である。
電極近傍の構成を示す平面図であり、第７図は第６図の
切断面線■−■から見た断面図である。
この実施例の液晶表示装置では、ポリシリコン膜で形成
した画素電極６に、多数の微細な透孔１３を画素電極６
の全域にわたって分布させて形成するようにしている。
した画素電極６に、多数の微細な透孔１３を画素電極６
の全域にわたって分布させて形成するようにしている。
この透孔１３はたとえば、その形状が一辺が２μｍ程度
の略正方形とされ、画素電極６の各辺に沿って３μｍの
ピッチで形成されている。したがって隣接する透孔ｌ３
間のポリシリコン膜の幅は１μｍ程度と小さくなってい
るが、ｎ型に改質した画素電極６の部分のポリシリコン
膜はその比抵抗が充分に小さく、前述のような透孔１３
を形成してもそのシート抵抗は充分に低い。
の略正方形とされ、画素電極６の各辺に沿って３μｍの
ピッチで形成されている。したがって隣接する透孔ｌ３
間のポリシリコン膜の幅は１μｍ程度と小さくなってい
るが、ｎ型に改質した画素電極６の部分のポリシリコン
膜はその比抵抗が充分に小さく、前述のような透孔１３
を形成してもそのシート抵抗は充分に低い。
前記透孔の大きさは、液晶層（図示せず）の層厚（４〜
６μｍ）に比較して充分に小さく選ばれており、これに
よって前記透孔１３を多数形成した画素電極６を用いて
も、液晶に均一に電圧を印加することができる。
６μｍ）に比較して充分に小さく選ばれており、これに
よって前記透孔１３を多数形成した画素電極６を用いて
も、液晶に均一に電圧を印加することができる。
第８図はこの実施例の液晶表示装置の製造方法を説明す
るための断面図である。先ず第８図（ａ）に示すように
石英基板１表面に減圧Ｃ Ｖ Ｄ （Ｃｈｅｍｉｃａｌ
Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法により１
５００Ａのポリシリコン膜２を形成する。次にこのポリ
シリコン膜２に画素電極を形成するためのパターニング
を施す。このとき透孔１３を同時に形成する。この状態
は第８図（ｂ）に示されている。前記透孔１３は、その
一辺の長さｄｉがたとえば２μｍ、ビッチＰｌがたとえ
ば３μｍとされる。
るための断面図である。先ず第８図（ａ）に示すように
石英基板１表面に減圧Ｃ Ｖ Ｄ （Ｃｈｅｍｉｃａｌ
Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法により１
５００Ａのポリシリコン膜２を形成する。次にこのポリ
シリコン膜２に画素電極を形成するためのパターニング
を施す。このとき透孔１３を同時に形成する。この状態
は第８図（ｂ）に示されている。前記透孔１３は、その
一辺の長さｄｉがたとえば２μｍ、ビッチＰｌがたとえ
ば３μｍとされる。
次に第８図（Ｃ）に示すように、熱酸化により１ ３０
ＯＡのｒＩＭＨのゲート酸化膜４を作製する、このとき
このゲート酸化ｌｌＩ４ｆｉ′下のポリシリコン膜２の
膜厚は、前記熱酸化により、８００Ａ程度になっている
。ゲート酸化膜４上には、ポリシリコン膜を材料とした
ゲート電極５が堆積される。
ＯＡのｒＩＭＨのゲート酸化膜４を作製する、このとき
このゲート酸化ｌｌＩ４ｆｉ′下のポリシリコン膜２の
膜厚は、前記熱酸化により、８００Ａ程度になっている
。ゲート酸化膜４上には、ポリシリコン膜を材料とした
ゲート電極５が堆積される。
この状態から第８図（ｄ）に示すように、Ｐ＋またはＡ
ｓ” を注入する。これによってポリシリコン膜２のゲ
ート酸化膜４直下の部位゛を除く残余の部分がｎ型に改
質され、これによってソース領域，ドレイン領域および
画素電極６が形成される。
ｓ” を注入する。これによってポリシリコン膜２のゲ
ート酸化膜４直下の部位゛を除く残余の部分がｎ型に改
質され、これによってソース領域，ドレイン領域および
画素電極６が形成される。
この後、従来から用いられているプロセスに従って、Ｎ
Ｓ（１１７．信号線８，およびプラズマＳｉＮｘ膜９を
順次形成して第６図および第７図に示す状態となる。さ
らに対向基板（図示せず）の固着、および液晶の封入な
どの工程を経て液晶表示装置が作製される。
Ｓ（１１７．信号線８，およびプラズマＳｉＮｘ膜９を
順次形成して第６図および第７図に示す状態となる。さ
らに対向基板（図示せず）の固着、および液晶の封入な
どの工程を経て液晶表示装置が作製される。
このようにして作製されたこの実施例の液晶表示装置で
は、ポリシリコン膜を材料として形成した画素電極６に
透孔１３を形成しているので、この透孔１３の部分では
ポリシリコン膜による先の吸収を防ぐことができ、ポリ
シリコン膜の低い光透過率にもかかわらず、透過光の光
量を増大させて、表示画面を明るくすることができる。
は、ポリシリコン膜を材料として形成した画素電極６に
透孔１３を形成しているので、この透孔１３の部分では
ポリシリコン膜による先の吸収を防ぐことができ、ポリ
シリコン膜の低い光透過率にもかかわらず、透過光の光
量を増大させて、表示画面を明るくすることができる。
これによって、良好な表示状態をｉ与ることができるよ
うになる。本件発明者の測定では、この実施例の液晶表
示装置におけろ光透過率は、透孔１３を形成しないもの
に比較して、１５倍以上も向上することが確かめられて
いる。
うになる。本件発明者の測定では、この実施例の液晶表
示装置におけろ光透過率は、透孔１３を形成しないもの
に比較して、１５倍以上も向上することが確かめられて
いる。
前述の実施例では、透孔ｌ３の形状を略正方形としたが
、この形状は任意であり、たとえばスリット状などでも
よい。また前述の実施例中の説明で示した透孔１３の大
きさは一例であって、これに限られるものではない。
、この形状は任意であり、たとえばスリット状などでも
よい。また前述の実施例中の説明で示した透孔１３の大
きさは一例であって、これに限られるものではない。
また前述の実施例ではソース領域，ドレイン領域および
画素頭域６を、イオン注入によってｎ型に改質するよう
にしたが、たとえばＢ＋の注入によってｐ型に改質する
ようにしてもよい。
画素頭域６を、イオン注入によってｎ型に改質するよう
にしたが、たとえばＢ＋の注入によってｐ型に改質する
ようにしてもよい。
さらにまた前述の実施例では、読出ゲートとしてシング
ルゲートを例にとって説明したが、デュアルゲートのも
のに対してもこの発明は好適に実施することかできる。
ルゲートを例にとって説明したが、デュアルゲートのも
のに対してもこの発明は好適に実施することかできる。
以下、本発明の第４の実施例について図面を参魚しなが
ら説明する。
ら説明する。
第９図は本発明の第４の実施例における画像表示装置の
両崇部の平面図である。第１０図は第９図のＡＡ’線で
の断面図を示す。１は石英基ｔ反、２はポリシリコン層
である。このポリシリコン層は画素電極およびスイッチ
ング用のデュアルゲート，；ク膜トランジスタ｛こなる
という２つの役目を果たしている。６はソース，ドレイ
ンおよび画素竜極を形成するｎ型領域、４はゲート酸化
膜、５はゲート電極用のポリシリコン層、７はＮＳＧ膜
、８はＡＱ配線、９はプラズマＣＶＤ法で形成されたＳ
ｉＮｘｖ４、９は配向膜、１０は液晶である。ここで画
ｉＴＬ極として用いるポリシリコン層のｎ型領域６の比
抵抗は十分に低いため、電極としての抵抗は問題ない。
両崇部の平面図である。第１０図は第９図のＡＡ’線で
の断面図を示す。１は石英基ｔ反、２はポリシリコン層
である。このポリシリコン層は画素電極およびスイッチ
ング用のデュアルゲート，；ク膜トランジスタ｛こなる
という２つの役目を果たしている。６はソース，ドレイ
ンおよび画素竜極を形成するｎ型領域、４はゲート酸化
膜、５はゲート電極用のポリシリコン層、７はＮＳＧ膜
、８はＡＱ配線、９はプラズマＣＶＤ法で形成されたＳ
ｉＮｘｖ４、９は配向膜、１０は液晶である。ここで画
ｉＴＬ極として用いるポリシリコン層のｎ型領域６の比
抵抗は十分に低いため、電極としての抵抗は問題ない。
また、第９図に示すようにポリシリコン画素電極には、
配向膜のラビング方向に長くのびた２μｍ幅の複数個の
透孔１３が平行に配列されている。この場合、ストライ
プ状になったポリシリコン層の幅は２μｍ程度になって
いるが、ポリシリコン屑のシート抵抗は十分に低くなっ
ており、液晶に均一に電圧を印加することが十分可能で
ある。
配向膜のラビング方向に長くのびた２μｍ幅の複数個の
透孔１３が平行に配列されている。この場合、ストライ
プ状になったポリシリコン層の幅は２μｍ程度になって
いるが、ポリシリコン屑のシート抵抗は十分に低くなっ
ており、液晶に均一に電圧を印加することが十分可能で
ある。
次に本発明の具体的な作製方法について説明する。まず
第１１図（ａ）に示すように石英基板１上に減圧ＣＶＤ
法によりｌ ５ ０ ０ Ａのポリシリコン層２を形成
する。次に第１上図（ｂ）に示すように薄膜トランジス
タ及びポリシリコン画素電極が残るようにバターニング
する。この時、画ｉｑ ｆ極には第９図のように一方向
に並んだストライプ状の透孔１３が多数あいている。
第１１図（ａ）に示すように石英基板１上に減圧ＣＶＤ
法によりｌ ５ ０ ０ Ａのポリシリコン層２を形成
する。次に第１上図（ｂ）に示すように薄膜トランジス
タ及びポリシリコン画素電極が残るようにバターニング
する。この時、画ｉｑ ｆ極には第９図のように一方向
に並んだストライプ状の透孔１３が多数あいている。
次に１３００八のゲート酸化膜４を熱酸化により作製す
る。この時、ゲート酸化により画素電極のポリシリコン
層厚は８００Ａ程度になっていろ。この上にポリシリコ
ン層５をＪｌ１ 積し、第１■図（Ｃ）に示すようにゲ
ート電極を形成する。最終的に第１１図（ｄ）に示すよ
うにセルファラインでＰ＋又はＡｓ＋を注入し、ｎ型領
域６を形成し、画素電極領域にも導電性を持たせろ。次
に従来から用いられているプロセスに従ってＮＳＧ膜９
、Ａｅ配線８、プラズマＳｉＮｘｌｌ５＊９を順次形威
する。
る。この時、ゲート酸化により画素電極のポリシリコン
層厚は８００Ａ程度になっていろ。この上にポリシリコ
ン層５をＪｌ１ 積し、第１■図（Ｃ）に示すようにゲ
ート電極を形成する。最終的に第１１図（ｄ）に示すよ
うにセルファラインでＰ＋又はＡｓ＋を注入し、ｎ型領
域６を形成し、画素電極領域にも導電性を持たせろ。次
に従来から用いられているプロセスに従ってＮＳＧ膜９
、Ａｅ配線８、プラズマＳｉＮｘｌｌ５＊９を順次形威
する。
さらに配向膜ｌ４を形成し、ラビングを行う。
この時ラビングはポリシリコン画素電極にあけたストラ
イブ状の透孔１３の長手方向と回し方向に行う。最後に
液晶１５を注入する。
イブ状の透孔１３の長手方向と回し方向に行う。最後に
液晶１５を注入する。
以上のようにして形成した画像表示装置は、画素電極と
してＩＴＯ電極に比べると光の透過率が悪いポリシリコ
ン層を用いているが、ポリシリコン画素爪極に穴にあけ
ることにより画素全体として光の実効的な透過率を著し
く向上させることができる。本実施例により作製した画
像表示装置は光の透過率が２倍以上に向上した。
してＩＴＯ電極に比べると光の透過率が悪いポリシリコ
ン層を用いているが、ポリシリコン画素爪極に穴にあけ
ることにより画素全体として光の実効的な透過率を著し
く向上させることができる。本実施例により作製した画
像表示装置は光の透過率が２倍以上に向上した。
また、ポリシリコン層にあけた穴が配向膜のラビングの
方向に沿ってストライブ状に形威されていることから、
ラビング方向には穴による配向咬の段差部の数が格段に
少なくなり、従って段差部分で配向膜分子が均一に並ば
ないという配向不良を桶力避けることができる。
方向に沿ってストライブ状に形威されていることから、
ラビング方向には穴による配向咬の段差部の数が格段に
少なくなり、従って段差部分で配向膜分子が均一に並ば
ないという配向不良を桶力避けることができる。
なお、本実施例ではＴＰＴをシングルゲート構造として
も問題はない。さらに本実ｊｋ （ＰＩではボリシリ二
１ン画素電極内にあけたＡｅ配線８の方向としたが、ラ
ビングの方向と一致していればＡｅ配線Ｓと垂直な方向
でも斜め方向でちよい。
も問題はない。さらに本実ｊｋ （ＰＩではボリシリ二
１ン画素電極内にあけたＡｅ配線８の方向としたが、ラ
ビングの方向と一致していればＡｅ配線Ｓと垂直な方向
でも斜め方向でちよい。
本発明の第５の実施例を第１２図，第１３図および第１
４図により説明する。
４図により説明する。
第１２図および第１３図は、本実施例による画像表示装
置のｉｉ！ｉｉ素λＩＳを示す乎而図，Ｙ３よびそのＡ
Ａ゜で切断した要部断面図である。
置のｉｉ！ｉｉ素λＩＳを示す乎而図，Ｙ３よびそのＡ
Ａ゜で切断した要部断面図である。
第１２図に示す本実施例の特徴は、第１２図に示したド
レイン領域に連なる鉤形状のＷＪ素電極部６の上面のＮ
ＳＧ膜７を除去して直接窒化膜９を形威した点である。
レイン領域に連なる鉤形状のＷＪ素電極部６の上面のＮ
ＳＧ膜７を除去して直接窒化膜９を形威した点である。
第１２図に戻って、／，？一ト電極線１０はＸ方向に、
その上面にＮ Ｓ Ｇ ＩＢ３ ７を介して形成された
アルミニウム配線８はＹ方向に、格子状に形成され、Ｘ
Ｙの交差点に各画素が形成されている。また、アルミニ
ウム配線８は、Ｎ Ｓ Ｇ Ｉ］１ ７に設けられた連
結孔てソース領域に連結されている。また、ＮＳＣ膜７
は、ポリシリコン膜６の画素電極領域の輪郭に沿ってそ
の内側ｌ６が除去されている。
その上面にＮ Ｓ Ｇ ＩＢ３ ７を介して形成された
アルミニウム配線８はＹ方向に、格子状に形成され、Ｘ
Ｙの交差点に各画素が形成されている。また、アルミニ
ウム配線８は、Ｎ Ｓ Ｇ Ｉ］１ ７に設けられた連
結孔てソース領域に連結されている。また、ＮＳＣ膜７
は、ポリシリコン膜６の画素電極領域の輪郭に沿ってそ
の内側ｌ６が除去されている。
このように構成された画像表示装置の製造方法について
、第１４図（ａ）ないし（ｅ）により説明する。
、第１４図（ａ）ないし（ｅ）により説明する。
まず、石英基板１上に減圧化学的気相成長法により、膜
Ｊ’ｌが１ ５００Ａのポリシリコン膜２を形成し、Ｔ
ＰＴおよび画素電極となるｌ４領域が残るようにパダー
ニングする［第１４図（ａ）１。次に、吸厚が１３００
人のゲート用の酸化膜４を熱酸化により形成する。この
時、酸化によって上記のポリシリコン膜２の１１５！厚
は８００Ａ程度に減少する。続いて、ゲート電極５とな
るポリシリコン層を堆積した後、ゲート電極５以外の酸
化膜を除去した状態で、セルファラインで燐イオンまた
はヒ素イオンを注入し、破線で示したｎ形領域６を形成
し、画素領域にも導電性を持たせる［第１４図（ｂ）］
。さらに、層間絶縁のため、膜厚が８００ＯＡのＮＳＣ
膜７を形成し、アルミニウム配線８との連結孔をあけた
後にソース電極用のアルミニウム配線８を形戒する［第
１４図（Ｃ）］。続いて、ウ工ットエッチングにより画
素電極上部のＮＳＧ膜７を除去し［第ｌ４図（ｄ）］．
最後に、電極保護用の窒化膜７をプラズマ化学的気相成
長法により厚さ３０００Ａで面に形成する［第１４図（
ｅ） ］と、第１３図に示した構造となる。
Ｊ’ｌが１ ５００Ａのポリシリコン膜２を形成し、Ｔ
ＰＴおよび画素電極となるｌ４領域が残るようにパダー
ニングする［第１４図（ａ）１。次に、吸厚が１３００
人のゲート用の酸化膜４を熱酸化により形成する。この
時、酸化によって上記のポリシリコン膜２の１１５！厚
は８００Ａ程度に減少する。続いて、ゲート電極５とな
るポリシリコン層を堆積した後、ゲート電極５以外の酸
化膜を除去した状態で、セルファラインで燐イオンまた
はヒ素イオンを注入し、破線で示したｎ形領域６を形成
し、画素領域にも導電性を持たせる［第１４図（ｂ）］
。さらに、層間絶縁のため、膜厚が８００ＯＡのＮＳＣ
膜７を形成し、アルミニウム配線８との連結孔をあけた
後にソース電極用のアルミニウム配線８を形戒する［第
１４図（Ｃ）］。続いて、ウ工ットエッチングにより画
素電極上部のＮＳＧ膜７を除去し［第ｌ４図（ｄ）］．
最後に、電極保護用の窒化膜７をプラズマ化学的気相成
長法により厚さ３０００Ａで面に形成する［第１４図（
ｅ） ］と、第１３図に示した構造となる。
以上のようにして形威された画像表示装置は、画素電極
上に窒化膜９のみが存在し、ＮＳＧ膜７が存在しないの
で、液晶に有効に電圧を印加することが可能となる。し
たがって低電圧で駆動できる画像表示装置が得られる。
上に窒化膜９のみが存在し、ＮＳＧ膜７が存在しないの
で、液晶に有効に電圧を印加することが可能となる。し
たがって低電圧で駆動できる画像表示装置が得られる。
発明の効果
以上のように、本発明は、画素電極にポリシリコン層を
用いることにより、従来に比べてプロセスが［隼になり
Ａｅ配純の断線による不良を大幅に軽減することができ
、製造の歩留りが高くなり、そのため装置のコスト低減
化も可能となり、その実用的効果は大なるものがある。
用いることにより、従来に比べてプロセスが［隼になり
Ａｅ配純の断線による不良を大幅に軽減することができ
、製造の歩留りが高くなり、そのため装置のコスト低減
化も可能となり、その実用的効果は大なるものがある。
第１図は本発明の第１の実施例における画像表示装置の
画素部の平面図、第２図は第１図のＶＶ線での断面図、
第３図は本発明の第１の実施例に４５ける画素部の製造
工程図、第４図は本発明の第２の実施例における画像表
示装置の画素部の構戊図、第５図は本発明の第２の実施
例における画素部の製込方法を示す工程図、第６図はこ
の発明の第３の実施例の液晶表示装置の画素電極近傍の
構成を示す平面図、第７図は第６図の切断面線Ｈ〜■か
ら見た断面図、第８図は前記液晶表示装置の製造方法を
説明するための断面図、第９図は本発明の第４の実施例
における画像表示装置の画素部の平面図、第１０図は第
９図のＡ−Ａ ’線における断面図、第１１図は画素部
の製造工程の図、第１２図は本発明の第５の実施例にお
ける画像表示装置の画素部を示す平面図、第１３図はそ
のＡ−Ａ ’要部断面図、第１４図（ａ）ないし（ｅ）
は本発明の各製造工程を示す画素部の要部断面図、第１
５図は従来の画像表示装置の画素部の構成図である。 ５・・・・・・ポリシリコン膜、６・・・・・・ｎ型領
域、８・・・・・・ｌ膜、１０・・・・・・ゲート電極
線。
画素部の平面図、第２図は第１図のＶＶ線での断面図、
第３図は本発明の第１の実施例に４５ける画素部の製造
工程図、第４図は本発明の第２の実施例における画像表
示装置の画素部の構戊図、第５図は本発明の第２の実施
例における画素部の製込方法を示す工程図、第６図はこ
の発明の第３の実施例の液晶表示装置の画素電極近傍の
構成を示す平面図、第７図は第６図の切断面線Ｈ〜■か
ら見た断面図、第８図は前記液晶表示装置の製造方法を
説明するための断面図、第９図は本発明の第４の実施例
における画像表示装置の画素部の平面図、第１０図は第
９図のＡ−Ａ ’線における断面図、第１１図は画素部
の製造工程の図、第１２図は本発明の第５の実施例にお
ける画像表示装置の画素部を示す平面図、第１３図はそ
のＡ−Ａ ’要部断面図、第１４図（ａ）ないし（ｅ）
は本発明の各製造工程を示す画素部の要部断面図、第１
５図は従来の画像表示装置の画素部の構成図である。 ５・・・・・・ポリシリコン膜、６・・・・・・ｎ型領
域、８・・・・・・ｌ膜、１０・・・・・・ゲート電極
線。
Claims (6)
- （１）基板上に複数個のスイッチングトランジスタと、
前記スイッチングトランジスタにそれぞれ対応した画素
電極とが形成され、前記画素電極が、前記スイッチング
トランジスタの活性層と前記画素電極とが共通の半導体
層で形成されていることを特徴とする画像表示装置。 - （２）画素電極に透孔が形成されていることを特徴とす
る請求項１記載の画像表示装置。 - （３）画素電極の厚さが光が透過するに十分薄いことを
特徴とする請求項１又は請求項２記載の画像表示装置。 - （４）画素電極の上方に所定の方向にラビングされた配
向膜および液晶層をそなえ、透孔が前記ラビングの方向
に延びた形状を有することを特徴とする請求項２記載の
画像表示装置。 - （５）活性層の厚さが光が透過するに十分薄いことを特
徴とする請求項１〜請求項４のいずれかに記載の画像表
示装置。 - （６）スイッチングトランジスタの電極に接続された配
線間に層間絶縁膜が形成され、前記層間絶縁膜は少くと
も画素電極の一部の上で欠如されていることを特徴とす
る請求項１〜請求項５のいずれかに記載の画像表示装置
。
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15717688 | 1988-06-24 | ||
| JP15717488 | 1988-06-24 | ||
| JP27991888 | 1988-11-04 | ||
| JP6803289 | 1989-03-20 | ||
| JP63-157174 | 1989-06-05 | ||
| JP63-157176 | 1989-06-05 | ||
| JP14253489 | 1989-06-05 | ||
| JP63-279918 | 1989-06-05 | ||
| JP1-142534 | 1989-06-05 | ||
| JP1-68032 | 1989-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101714A true JPH03101714A (ja) | 1991-04-26 |
| JP2651016B2 JP2651016B2 (ja) | 1997-09-10 |
Family
ID=27524077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16165089A Expired - Fee Related JP2651016B2 (ja) | 1988-06-24 | 1989-06-23 | 画像表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5245452A (ja) |
| EP (1) | EP0348209B1 (ja) |
| JP (1) | JP2651016B2 (ja) |
| CA (1) | CA1308471C (ja) |
| DE (1) | DE68917654T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999005565A1 (fr) * | 1997-07-23 | 1999-02-04 | Seiko Epson Corporation | Affichage a cristaux liquides, procede de fabrication d'un tel affichage, et materiel electronique |
| JP2003519917A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 半導体トランジスタ |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| US6593978B2 (en) * | 1990-12-31 | 2003-07-15 | Kopin Corporation | Method for manufacturing active matrix liquid crystal displays |
| US6627953B1 (en) | 1990-12-31 | 2003-09-30 | Kopin Corporation | High density electronic circuit modules |
| US6143582A (en) | 1990-12-31 | 2000-11-07 | Kopin Corporation | High density electronic circuit modules |
| US5499124A (en) | 1990-12-31 | 1996-03-12 | Vu; Duy-Phach | Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP3556679B2 (ja) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| FR2674661B1 (fr) * | 1991-03-26 | 1993-05-14 | Thomson Csf | Structure de commande matricielle pour ecran de visualisation. |
| JP2845303B2 (ja) * | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| KR970000359B1 (ko) * | 1991-09-26 | 1997-01-08 | 가부시기가이샤 도오시바 | 액정표시장치 |
| FR2687824A1 (fr) * | 1992-02-21 | 1993-08-27 | Thomson Lcd | Afficheur matriciel a materiau electro-optique. |
| JP2543286B2 (ja) * | 1992-04-22 | 1996-10-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JP3486426B2 (ja) * | 1993-01-18 | 2004-01-13 | キヤノン株式会社 | 半導体装置及び液晶表示装置 |
| US5471330A (en) * | 1993-07-29 | 1995-11-28 | Honeywell Inc. | Polysilicon pixel electrode |
| JPH0772510A (ja) * | 1993-09-07 | 1995-03-17 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| US5546204A (en) * | 1994-05-26 | 1996-08-13 | Honeywell Inc. | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon |
| JPH07325323A (ja) * | 1994-06-02 | 1995-12-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US5483366A (en) * | 1994-07-20 | 1996-01-09 | David Sarnoff Research Center Inc | LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges |
| JPH08190106A (ja) * | 1995-01-10 | 1996-07-23 | Victor Co Of Japan Ltd | アクティブマトリクス装置及びその駆動方法 |
| US5990994A (en) * | 1997-10-30 | 1999-11-23 | Eastman Kodak Company | First and second light sensitive conductive layers for use in image displays |
| GB2358083B (en) | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Thin-film transistor and its manufacturing method |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3736513B2 (ja) * | 2001-10-04 | 2006-01-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| DE60332017D1 (de) | 2002-06-11 | 2010-05-20 | Sony Corp | Halbleiterbauelement, flüssigkristallanzeigebauelement des reflexionstyps und flüssigkristallprojektor des reflexionstyps |
| KR100930916B1 (ko) * | 2003-03-20 | 2009-12-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
| US20060103299A1 (en) * | 2004-11-15 | 2006-05-18 | The Hong Kong University Of Science And Technology | Polycrystalline silicon as an electrode for a light emitting diode & method of making the same |
| WO2006126968A1 (en) * | 2005-05-21 | 2006-11-30 | The Hong Kong University Of Science And Technology | A transflective liquid crystal device and method of manufacturing the same |
| CN1964063B (zh) * | 2005-11-10 | 2013-05-29 | 香港科技大学 | 适用于有机发光二极管显示器的多晶硅薄膜象素电极 |
| CN101145564B (zh) | 2005-11-25 | 2012-08-29 | 香港科技大学 | 有源矩阵显示基板制备方法 |
| US8477121B2 (en) * | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| US9297998B2 (en) * | 2014-03-28 | 2016-03-29 | Amazon Technologies, Inc. | Electrode of an electrowetting device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62116230U (ja) * | 1986-01-13 | 1987-07-23 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0002107A3 (en) * | 1977-11-17 | 1979-09-05 | Rca Corporation | Method of making a planar semiconductor device |
| US4471371A (en) * | 1981-01-06 | 1984-09-11 | Fuji Xerox Co., Ltd. | Thin film image pickup element |
| JPS57126131A (en) * | 1981-01-28 | 1982-08-05 | Toshiba Corp | Manufacture of semiconductor device |
| JPS58197775A (ja) * | 1982-05-13 | 1983-11-17 | Canon Inc | 薄膜トランジスタ |
| US4876582A (en) * | 1983-05-02 | 1989-10-24 | Ncr Corporation | Crystallized silicon-on-insulator nonvolatile memory device |
| JPH0693509B2 (ja) * | 1983-08-26 | 1994-11-16 | シャープ株式会社 | 薄膜トランジスタ |
| JPS60254886A (ja) * | 1984-05-31 | 1985-12-16 | Olympus Optical Co Ltd | 固体撮像装置 |
| US4598305A (en) * | 1984-06-18 | 1986-07-01 | Xerox Corporation | Depletion mode thin film semiconductor photodetectors |
| US4732830A (en) * | 1984-11-13 | 1988-03-22 | Copytele, Inc. | Electrophoretic display panels and associated methods |
| JPS61138285A (ja) * | 1984-12-10 | 1986-06-25 | ホシデン株式会社 | 液晶表示素子 |
| DE3524086A1 (de) * | 1985-07-05 | 1987-01-08 | Vdo Schindling | Fluessigkristallzelle |
| JPS6227716A (ja) * | 1985-07-29 | 1987-02-05 | Fuji Photo Film Co Ltd | 網点形成用ライトバルブ |
| JPS62108227A (ja) * | 1985-10-31 | 1987-05-19 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デイスプレイ装置 |
| US4849797A (en) * | 1987-01-23 | 1989-07-18 | Hosiden Electronics Co., Ltd. | Thin film transistor |
| US4859623A (en) * | 1988-02-04 | 1989-08-22 | Amoco Corporation | Method of forming vertical gate thin film transistors in liquid crystal array |
| US4908518A (en) * | 1989-02-10 | 1990-03-13 | Eastman Kodak Company | Interline transfer CCD image sensing device with electrode structure for each pixel |
-
1989
- 1989-06-21 US US07/369,476 patent/US5245452A/en not_active Expired - Lifetime
- 1989-06-22 CA CA000603676A patent/CA1308471C/en not_active Expired - Lifetime
- 1989-06-23 DE DE68917654T patent/DE68917654T2/de not_active Expired - Fee Related
- 1989-06-23 EP EP89306346A patent/EP0348209B1/en not_active Expired - Lifetime
- 1989-06-23 JP JP16165089A patent/JP2651016B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62116230U (ja) * | 1986-01-13 | 1987-07-23 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999005565A1 (fr) * | 1997-07-23 | 1999-02-04 | Seiko Epson Corporation | Affichage a cristaux liquides, procede de fabrication d'un tel affichage, et materiel electronique |
| US6618100B2 (en) | 1997-07-23 | 2003-09-09 | Seiko Epson Corporation | Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus |
| KR100514672B1 (ko) * | 1997-07-23 | 2005-09-13 | 세이코 엡슨 가부시키가이샤 | 액정 장치, 액정 장치의 제조 방법 및 전자 기기 |
| JP2003519917A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 半導体トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5245452A (en) | 1993-09-14 |
| EP0348209A2 (en) | 1989-12-27 |
| DE68917654T2 (de) | 1995-03-02 |
| EP0348209B1 (en) | 1994-08-24 |
| CA1308471C (en) | 1992-10-06 |
| EP0348209A3 (en) | 1990-08-22 |
| DE68917654D1 (de) | 1994-09-29 |
| JP2651016B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03101714A (ja) | 画像表示装置 | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US7403240B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100194679B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100293760B1 (ko) | Ｉｔｏ 막 접촉 구조, ｔｆｔ 기판 및 그 제조방법 | |
| JP3228202B2 (ja) | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US7315076B2 (en) | Display device and manufacturing method of the same | |
| JPH11340462A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1048651A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH1174537A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH09306990A (ja) | 電子回路装置及びその製造方法 | |
| TWI283325B (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| US5668381A (en) | Thin film transistor array panel for a liquid crystal display | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| TW200835994A (en) | Liquid crystal display and manufacturing method for the same | |
| JP3744293B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP2001337348A (ja) | アレイ基板およびその製造方法 | |
| JP3488649B2 (ja) | アクティブマトリクス基板 | |
| JP2000029066A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP2001223366A (ja) | アクティブマトリクス基板及びその製造方法、並びに電気光学装置 | |
| JP3263894B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH075490A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |