FR2687824A1 - Afficheur matriciel a materiau electro-optique. - Google Patents
Afficheur matriciel a materiau electro-optique. Download PDFInfo
- Publication number
- FR2687824A1 FR2687824A1 FR9201999A FR9201999A FR2687824A1 FR 2687824 A1 FR2687824 A1 FR 2687824A1 FR 9201999 A FR9201999 A FR 9201999A FR 9201999 A FR9201999 A FR 9201999A FR 2687824 A1 FR2687824 A1 FR 2687824A1
- Authority
- FR
- France
- Prior art keywords
- electrodes
- layer
- amorphous
- substrate
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
La présente invention concerne un afficheur matriciel à matériau électro-optique constitué par une matrice de points-image formés d'un matériau électro-optique placé entre deux électrodes, l'image affichée au niveau d'un point-image étant fonction du champ électrique appliqué entre les deux électrodes situées au niveau dudit point, l'afficheur comportant aussi des moyens d'adressage des électrodes pour appliquer sélectivement en chaque point-image le champ électrique désiré. Selon l'invention, l'une (15) des deux électrodes est constituée par une zone semiconductrice dopée transparente entourée par une zone amorphe (17) qui comporte au moins une partie semiconductrice (18) peu ou pas dopée constituant le canal d'un transistor de commande dont l'électrode forme la source ou le drain. Application aux afficheurs à cristaux liquides.
Description
AFFICHEUR MATlLtCIEt. A MATERIAU ELECTRO-OPTTQffE
La présente invention concerne un afficheur matriciel à matériau électro-optique ainsi qu'un procédé de fabrication d'un tel afficheur.
La présente invention concerne un afficheur matriciel à matériau électro-optique ainsi qu'un procédé de fabrication d'un tel afficheur.
Dans la demande de brevet français nO 91 03625 déposée au nom de THOMSON CSF, on a proposé une nouvelle structure d'afficheur matriciel à matériau électro-optique alliant les avantages du report des colonnes sur la paroi opposée à celles des lignes, de l'emploi de transistors de commande et de leur réalisation en un seul niveau de masquage, alors que les procédés connus de réalisation des transistors de commande utilisés jusqu'à maintenant ont au moins deux niveaux de masquage.
L'afficheur revendiqué dans la demande de brevet français nO 91 03625 comporte essentiellement un réseau matriciel de zones élémentaires d'image ou points-image, chaque zone étant constituée par un matériau électro-optique placé entre deux électrodes. L'une de ces électrodes est constituée par une zone semiconductrice dopée transparente entourée complètement par une zone semiconductrice peu ou pas dopée constituant le canal dtun transistor de commande dont l'électrode forme la source ou le drain. Cet afficheur comporte de plus des moyens d'adressage des électrodes qui permettent d'appliquer sélectivement, en chaque zone, un champ électrique adapté à l'image désirée.
Comme représenté sur les figures 1, 2 et 3, qui concernent un mode de réalisation d'un afficheur selon la demande de brevet français nO 91 03625, cet afficheur comporte des colonnes d'électrodes 2 en matériau semiconducteur transparent réalisées sur un premier substrat 1. Le premier substrat est le plus souvent constitué par une dalle de verre.
L'afficheur comporte aussi un second substrat 3, de préférence en verre, qui comporte des lignes d'électrodes 4 et des transistors de commande qui seront décrits de manière plus détaillée ci-après.
Le matériau électro-optique est inséré entre les deux substrats 1 et 3 positionnés comme représentés sur la figure 3.
Dans ce cas, les électrodes de lignes 4 réalisées sur le substrat 3 en correspondance avec les électrodes de colonnes 2 réalisées sur le substrat 1 forment des points-image ou pixels 5 commandés par des transistors de commande.
Un mode de réalisation de la grille et de l'électrode de source ou de drain d'un transistor de commande est représenté, par exemple, sur la figure 2. Dans cette figure, la grille est représentée par une échelle métallique, les espaces internes définis par les montants et les barreaux matérialisant les électrodes de lignes 4. Dans ce cas, sur le substrat en verre 3, on a déposé de manière connue un matériau semiconducteur transparent 6. Ce matériau semiconducteur transparent peut être constitué par un silicium amorphe ou un silicium polycristallin. Sur ce matériau semiconducteur, on a déposé une couche d'isolant 7 constituée, par exemple, d'oxyde de silicium ou de nitrure de silicium. Sur cette couche d'isolant 7, qui sert d'isolant de grille pour le transistor, on dépose une couche métallique 8. Cette couche métallique 8 est, de préférence, une couche de métal réfractaire tel que le molybdène ou le tantale. Ensuite, en utilisant une technique connue de photolithogravure, on réalise la structure de grille en échelle telle que représentée sur la figure 2. Puis, en utilisant cette structure de grille comme masque, on réalise le dopage du matériau semiconducteur transparent non recouvert.
De ce fait, les électrodes 4 définies par l'intérieur des barreaux d'échelles ont une conductivité s supérieure à la conductivité sO des zones semiconductrices 9 qui sont en regard de l'échelle isolante De plus, l'espace 6 entre échelles ayant également une conductivité s, on peut porter la couche de matériau semiconducteur à un potentiel déterminé V. Lorsque la grille est mise sous tension, les transistors deviennent passsants et les électrodes 4 sont ainsi portées au potentiel V.
Les informations transmises par les colonnes d'électrodes 2 sont alors affichées sur les pixels 5 de la ligne adressée.
Cette structure de grille est intéressante. Toutefois, elle présente certains problèmes notamment lorsque le matériau semiconducteur transparent est constitué par du silicium polycristallin. Dans ce cas, on observe une très forte capacité de canal due à un canal de surface importante. Ceci engendre des courants à l'état bloqué trop élevés pour un bon fonctionnement. D'autre part, avec les règles de dessin utilisées et la largeur du canal, on observe très souvent un bruit fixe sur l'écran.
La presente invention a pour but de proposer une nouvelle structure qui résoud notamment ce type de problème.
Ainsi, la présente invention a pour objet un afficheur matriciel en matériau électro-optique constitué par une matrice de points-image formés d'un matériau électro-optique placé entre deux électrodes, l'image affichée au niveau d'un point-image étant fonction du champ électrique appliqué entre les deux électrodes situées au niveau dudit point. L'afficheur comporte aussi des moyens d'adressage des électrodes pour appliquer sélectivement en chaque point-image le champ électrique désiré.
Cet afficheur est caractérisé en ce que l'une des deux électrodes est constituée par une zone semiconductrice dopée transparente entourée par une zone amorphe qui comporte au moins une partie semiconductrice peu ou pas dopée constituant le canal d'un transistor de commande dont l'électrode forme la source ou le drain.
Selon un mode de réalisation préférentiel, la zone amorphe est réalisée en silicium amorphe non hydrogéné et la partie semiconductrice peu ou pas dopée est obtenue en cristallisant le silicium amorphe, la cristallisation du silicium amorphe étant réalisée, de préférence, à l'aide d'un laser. En utilisant cette technique, il est possible de réaliser des canaux présentant une largeur d'environ 10 microns avec simplement une passe laser. D'autre part, à cause de l'utilisation de la passe laser pour réaliser le canal, il n'est pas nécessaire d'aligner le canal avec la structure de grille.
Pour que l'afficheur puisse fonctionner correctement, il est suffisant de tracer au moins un canal entre les points-image ou pixels.
La présente invention a aussi pour objet un procédé de fabrication d'un afficheur matriciel dans lequel on réalise un premier réseau d'électrodes d'application de champ électrique sur un premier substrat, un deuxième réseau d'électrodes d'application de champ électrique associé à des transistors d'accès individuels pour commander chaque point-image sur un second substrat et la mise en place d'un matériau électro-optique entre les premier et second substrats, caractérisé en ce que le deuxième réseau d'électrodes associé aux transistors d'accès est obtenu en suivant les étapes ci-après
- dépôt sur le second substrat d'une couche d'un matériau amorphe
- dépôt sur la couche de matériau amorphe d'une couche d'un matériau isolant et d'une couche d'un matériau métallique
- réalisation de manière connue des structures de grille;
- dopage des zones non couvertes par les structures de grille
- irradiation de ces zones, de manière à transformer le matériau amorphe en un matériau polycristallin dopé, et
- irradiation à travers le substrat de certaines parties des zones laissées amorphes par la première irradiation de manière à obtenir, par cristallisation, des parties semiconductrices peu ou pas dopées constituant le canal des transistors de commande.
- dépôt sur le second substrat d'une couche d'un matériau amorphe
- dépôt sur la couche de matériau amorphe d'une couche d'un matériau isolant et d'une couche d'un matériau métallique
- réalisation de manière connue des structures de grille;
- dopage des zones non couvertes par les structures de grille
- irradiation de ces zones, de manière à transformer le matériau amorphe en un matériau polycristallin dopé, et
- irradiation à travers le substrat de certaines parties des zones laissées amorphes par la première irradiation de manière à obtenir, par cristallisation, des parties semiconductrices peu ou pas dopées constituant le canal des transistors de commande.
Selon une variante de réalisation, l'irradiation de certaines parties de la couche amorphe de manière à obtenir la cristallisation des parties semiconductrices peu ou pas dopées constituant le canal des transistors de commande peut être réalisée avant d'effectuer le dépôt de la couche de matériau isolant et de la couche de matériau métallique sur la couche de matériau amorphe
Selon une autre caractéristique de la présente invention le procédé comporte de plus une post-hydrogénation des zones cristallisées qui permet d'améliorer les caractéristiques des transistors en donnant aux zones cristallisées, les propriétés d'un semiconducteur à forte mobilité et à faible courant de bloquage.
Selon une autre caractéristique de la présente invention le procédé comporte de plus une post-hydrogénation des zones cristallisées qui permet d'améliorer les caractéristiques des transistors en donnant aux zones cristallisées, les propriétés d'un semiconducteur à forte mobilité et à faible courant de bloquage.
Selon un mode de réalisation préférentiel, le dopage des zones non couvertes par les structures de grille est réalisé à l'aide d'un plasma de phosphine PH3 ou par dépôt d'un composé organique contenant du phosphore > par exemple à l'aide d'un aérosol. D'autre part, l'irradiation des zones dopées est réalisée par un laser excimère et le canal des transistors est réalisé à l'aide d'un laser Argon par focalisation sur la couche amorphe.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description d'un mode de réalisation préférentiel. Cette description est faite avec référence aux dessins ci-annexés dans lesquels
- la figure 1, déjà décrite, représente le substrat supportant les colonnes d'électrodes d'un afficheur selon l'art antérieur
- la figure 2 déjà décrite, représente le second substrat ainsi que les électrodes semiconductrices associées à des transistors pour un afficheur selon l'art antérieur,
- la figure 3, déjà décrite, illustre un exemple d'afficheur selon l'art antérieur obtenu à l'aide des premier et second substrats représentés aux figures 1 et 2
- les figures 4A, 4B et 4C représentent schématiquement trois étapes du procédé de fabrication des électrodes semiconductrices associées à des transistors selon un mode de réalisation de la présente invention
- la figure 5 représente une vue en perspective schématique du substrat recevant les électrodes semiconductrices associées à des transistors selon un mode de réalisation d'un afficheur conforme à la présente invention, et
- la figure 6 illustre schématiquement un autre mode de réalisation du canal des transistors dans un afficheur conforme à la présente invention.
- la figure 1, déjà décrite, représente le substrat supportant les colonnes d'électrodes d'un afficheur selon l'art antérieur
- la figure 2 déjà décrite, représente le second substrat ainsi que les électrodes semiconductrices associées à des transistors pour un afficheur selon l'art antérieur,
- la figure 3, déjà décrite, illustre un exemple d'afficheur selon l'art antérieur obtenu à l'aide des premier et second substrats représentés aux figures 1 et 2
- les figures 4A, 4B et 4C représentent schématiquement trois étapes du procédé de fabrication des électrodes semiconductrices associées à des transistors selon un mode de réalisation de la présente invention
- la figure 5 représente une vue en perspective schématique du substrat recevant les électrodes semiconductrices associées à des transistors selon un mode de réalisation d'un afficheur conforme à la présente invention, et
- la figure 6 illustre schématiquement un autre mode de réalisation du canal des transistors dans un afficheur conforme à la présente invention.
On décrira tout d'abord, avec référence aux figures 4A à 4C, un procédé de réalisation d'un afficheur conforme à la présente invention, plus particulièrement la réalisation des électrodes semiconductrices et des transistors de commande associés. Le procédé décrit utilise comme masque les grilles des transistors pour définir les électrodes semiconductrices permettant un autoalignement de la source et du drain d'un transistor. Plus précisément, les grilles de commande servent de masque pour doper les parties de couches semiconductrices qui ne sont pas en regard des grilles.
Comme représenté sur la figure 4A, on dépose tout d'abord sur un substrat 10 constitué par une plaque de verre, une première couche il de protection ou couche d'adaptation constituée, par exemple, par une couche mince d'oxyde de silicium. Sur cette couche il, on dépose successivement une couche d'un matériau amorphe tel que du silicium amorphe non hydrogéné, puis une couche d'isolant 13 et ensuite une couche de métal 14. De manière plus précise, sur la couche il on dépose, en utilisant un dépôt LPCVD (pour Low Pressure
Chemical Vapor Deposition en langue anglaise), une couche semiconductrice constituée par du silicium obtenu par cracking de silane à basse pression en absence d'hydrogène. Cette couche est déposée sur une épaisseur comprise entre 5 et 50 nanomètres. Sur cette couche on dépose en utilisant la même enceinte, une couche d'isolant 13 telle que du nitrure de silicium ou de l'oxyde de silicium, par exemple, à partir du matériau connu sous la dénomination "Tomcat" (Si4C404H6). Puis sur cette couche d'isolant, on dépose une couche de métal 14 constituée, de préférence, par une couche de métal réfractaire tel que le molybdène ou le tantale.
Chemical Vapor Deposition en langue anglaise), une couche semiconductrice constituée par du silicium obtenu par cracking de silane à basse pression en absence d'hydrogène. Cette couche est déposée sur une épaisseur comprise entre 5 et 50 nanomètres. Sur cette couche on dépose en utilisant la même enceinte, une couche d'isolant 13 telle que du nitrure de silicium ou de l'oxyde de silicium, par exemple, à partir du matériau connu sous la dénomination "Tomcat" (Si4C404H6). Puis sur cette couche d'isolant, on dépose une couche de métal 14 constituée, de préférence, par une couche de métal réfractaire tel que le molybdène ou le tantale.
Ensuite, de manière connue, on dépose sur l'ensemble une résine, puis en utilisant une technique de photolithographie ou une technique d'impression, on grave la résine de manière à réaliser les structures de grille en échelle. Ensuite, le métal et l'isolant sont attaqués sélectivement, par exemple dans un plasma de SiF4/SiH4 ou en phase aqueuse dans une solution d'acide fluorhydrique de manière à obtenir la structure représentée sur la figure 4B. Ensuite, en utilisant les structures de grille comme masque, on effectue le dopage des zones 15 et 16 mises à nu. Ce dopage est réalisé en mettant la structure dans un plasma de phosphine PH3. Ceci permet de déposer, sous une accélération de quelques centaines à quelques milliers de volts, le dopant sur les zones 15, 16. Il est aussi possible de réaliser le dopage en déposant par aérosol un composé organique contenant du phosphore.
Ensuite, une insolation à l'aide d'un laser excimère permet d'échauffer les zones 15 et 16 de la couche en silicium amporphe a-Si.
On réalise une insolation de l'ordre de 100 mJ/cm2 de manière à effectuer la cristallisation de la couche en silicium amorphe. Comme le métal est plus réflecteur, les zones 17 en silicium amorphe qui se trouvent en regard des structures de grille, ne sont pas ou peu cristallisées. D'autre part, un laser
Argon focalisé au travers du substrat 10 en verre permet de réaliser une cristallisation locale de la couche semiconductrice amorphe dans les zones 17. Ceci donne naissance à au moins une zone 18 formant le canal du transistor. A titre d'exemple, une puissance de 80 W permet de cristalliser de manière explosive la couche de silicium amorphe à une vitesse de 13 m/s sous une largeur de 30pin. Ces différentes opérations sont représentées à la figure 4C. Enfin, une post-hydrogènation peut être opérée sous atmosphère d'hydrogène à 250-4000C de manière à améliorer les caractéristiques du transistor.
Argon focalisé au travers du substrat 10 en verre permet de réaliser une cristallisation locale de la couche semiconductrice amorphe dans les zones 17. Ceci donne naissance à au moins une zone 18 formant le canal du transistor. A titre d'exemple, une puissance de 80 W permet de cristalliser de manière explosive la couche de silicium amorphe à une vitesse de 13 m/s sous une largeur de 30pin. Ces différentes opérations sont représentées à la figure 4C. Enfin, une post-hydrogènation peut être opérée sous atmosphère d'hydrogène à 250-4000C de manière à améliorer les caractéristiques du transistor.
Selon une variante du procédé, il est possible de réaliser des zones 18 en silicium polycristallin dans la couche de silicium amorphe à l'aide d'un laser Argon, avant de réaliser les structures de grille, c 'est-à-dire avant de déposer la couche d'isolant 13 et la couche de métal 14.
L'utilisation des procédés décrits ci-dessus permet d'obtenir un second substrat 10 dans lequel ont été réalisées des électrodes de ligne 15 et des structures de grille G, comme représenté sur la figure 5. Sur cette figure 5, on remarque qu'en dessous de la structure de grille constituée par la couche 13 d'isolant de grille et la couche métallique 1B, l'on a une couche en silicium amorphe 17, et que dans cette couche en silicium amorphe, l'on a réalisé des zones 18 en silicium polycristallin par une passe de laser Argon. De plus en utilisant la structure de grille G comme masque, on réalise le dopage et la cristallisation des zones 15 et 16 non recouvertes par les structures de grille G, de manière à obtenir dans ces parties du silicium polycristallin semiconducteur dopé N par exemple. En utilisant cette technique, il est possible de réaliser un canal de transistor présentant une largeur contrôlée et qui n'est pas constitué entièrement par les structures de grille.
Sur la figure 6, on a représenté un autre mode de réalisation du canal des transistors. Dans ce cas, on remarque que les passes laser ne sont pas alignées avec les montants des grilles comme sur la figure 5. En fait, l'alignement entre photogravure et passe laser n'est pas nécessaire. 1l faut seulement réaliser les passes laser de telle sorte qutil existe au moins un canal entre les pixels. Les canaux liant ligne et interligne permettent de ramener le potentiel pixel moyen à zéro. De plus, les passes laser peuvent avoir toutes directions par rapport au motif de grille. Elles peuvent même être perpendiculaires. Dans ce dernier cas, la circulation du courant se fait par l'interligne 16 de semiconducteur dopé.
Claims (13)
1. Afficheur matriciel à matériau électro-optique constitué par une matrice de points-image formés d'un matériau électro-optique placé entre deux électrodes, l'image affichée au niveau d'un point-image étant fonction du champ électrique appliqué entre les deux électrodes situées au niveau dudit point, l'afficheur comportant aussi des moyens d'adressage des électrodes pour appliquer sélectivement en chaque point-image le champ électrique désiré, caractérisé en ce que l'une (15) des deux électrodes est constituée par une zone semiconductrice dopée transparente entourée par une zone amorphe (17) qui comporte au moins une partie semiconductrice (18) peu ou pas dopée constituant le canal d'un transistor de commande dont l'électrode forme la source ou le drain.
2. Afficheur selon la revendication 1, caractérisé en ce que la zone amorphe est réalisée en silicium amorphe non hydrogéné
3. Afficheur selon la revendication 2, caractérisé en ce que la partie semiconductrice peu ou pas dopée est obtenue en cristallisant le silicium amorphe.
4. Afficheur selon la revendication 3, caractérisé en ce que la cristallisation du silicium amorphe est réalisée à l'aide d'un laser.
5. Afficheur selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le matériau électro-optique est inséré entre un substrat comportant des électrodes-colonnes transparentes et un substrat comportant des électrodes-lignes semiconductrices et transparentes avec des transistors dont les grilles sont en regard des zones amorphes comportant des parties semiconductrices peu ou pas dopées constituant le canal des transistors.
6. Afficheur selon la revendication 5, caractérisé en ce que l'ensemble des grilles d'une ligne est défini par une structure en échelle dont les barreaux séparent deux électrodes de ligne, les montants définissant une ligne d'adressage.
7. Procédé de fabrication d'un afficheur matriciel selon l'une quelconque des revendications 1 à 6, dans lequel on réalise un premier réseau d'électrodes d'application de champ électrique sur un premier substrat, un deuxième réseau d'électrodes d'application de champ électrique associé à des transistors d'accès individuel pour commander chaque point-image sur un second substrat et la mise en place d'un matériau électro-optique entre les premier et second substrats, caractérisé en ce que le deuxième réseau d'électrodes associé aux transistors d'accès est obtenu en suivant les étapes ci-après
- dépôt sur le second substrat d'une couche d'un matériau amorphe
- dépôt sur la couche de matériau amorphe, d'une couche d'un matériau isolant et d'une couche d'un matériau métallique
- réalisation de manière connue des structures de grilles
- dopage des zones non couvertes par les structures de grilles
- irradiation de ces zones de manière à transformer le matériau amorphe en un matériau polycristallin dopé
- irradiation à travers le substrat de certaines parties des zones laissées amorphes par la première irradiation de manière à obtenir par cristallisation des parties semiconductrices peu ou pas dopées constituant le canal des transistors de commande.
8. Procédé de fabrication d'un afficheur matriciel selon l'une quelconque des revendications 1 à 6, dans lequel on réalise un premier réseau d'électrodes d'application de champ électrique sur un premier substrat, un deuxième réseau d'électrodes d'application de champ électrique associé à des transistors d'accès individuel pour commander chaque point-image sur un second substrat et la mise en place d'un matériau électro-optique entre les premier et second substrats, caractérisé en ce que le deuxième réseau d'électrodes associé aux transistors de commande est obtenu en suivant les étapes ci-après
- dépôt sur le second substrat d'une couche d'un matériau amorphe
- irradiation de certaines parties de la couche amorphe de manière à obtenir par cristallisation des parties semiconductrices peu ou pas dopées constituant le canal des transistors de commande
- dépôt sur la couche de matériau amorphe d'une couche d'un matériau isolant et d'une couche d'un matériau métallique;
- réalisation de maniere connue des structures de grilles
- dopage des zones non couvertes par les structures de grilles ; et
- irradiation de ces zones de manière à transformer le matériau amorphe en un matériau polycristallin dopé.
9. Procédé selon l'une quelconque des revendications 7 et 8, caractérisé en ce qu'il comporte de plus une post-hydrogénation des zones cristallisées.
10. Procédé selon l'une quelconque des revendications 7 à 9, caractérisé en ce que le dopage des zones non couvertes par les structures de grille est réalisé à l'aide d'un plasma de phosphine PH3.
11. Procédé selon l'une quelconque des revendications 7 à 9, caractérisé en ce que le dopage des zones non couvertes par les structrues de grille est réalisé par dépôt d'un composé organique contenant du phosphore.
12. Procédé selon l'une quelconque des revendications 7 à 11, caractérisé en ce que l'irradiation des zones dopées est réalisée à l'aide d'un laser excimère.
13. Procédé selon l'une quelconque des revendications 7 à 12, caractérisé en ce que le canal des transistors est réalisé à l'aide d'un laser Argon.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9201999A FR2687824A1 (fr) | 1992-02-21 | 1992-02-21 | Afficheur matriciel a materiau electro-optique. |
| PCT/FR1993/000168 WO1993017364A1 (fr) | 1992-02-21 | 1993-02-19 | Afficheur matriciel a materiau electro-optique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9201999A FR2687824A1 (fr) | 1992-02-21 | 1992-02-21 | Afficheur matriciel a materiau electro-optique. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2687824A1 true FR2687824A1 (fr) | 1993-08-27 |
Family
ID=9426881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9201999A Pending FR2687824A1 (fr) | 1992-02-21 | 1992-02-21 | Afficheur matriciel a materiau electro-optique. |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2687824A1 (fr) |
| WO (1) | WO1993017364A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4537471A (en) * | 1983-12-23 | 1985-08-27 | Hughes Aircraft Company | Liquid crystal pixel driver circuit and matrix display |
| JPH01241862A (ja) * | 1988-03-24 | 1989-09-26 | Sony Corp | 表示装置の製造方法 |
| EP0348209A2 (fr) * | 1988-06-24 | 1989-12-27 | Matsushita Electronics Corporation | Dispositif d'affichage |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2674661B1 (fr) * | 1991-03-26 | 1993-05-14 | Thomson Csf | Structure de commande matricielle pour ecran de visualisation. |
-
1992
- 1992-02-21 FR FR9201999A patent/FR2687824A1/fr active Pending
-
1993
- 1993-02-19 WO PCT/FR1993/000168 patent/WO1993017364A1/fr active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4537471A (en) * | 1983-12-23 | 1985-08-27 | Hughes Aircraft Company | Liquid crystal pixel driver circuit and matrix display |
| JPH01241862A (ja) * | 1988-03-24 | 1989-09-26 | Sony Corp | 表示装置の製造方法 |
| EP0348209A2 (fr) * | 1988-06-24 | 1989-12-27 | Matsushita Electronics Corporation | Dispositif d'affichage |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 13, no. 578 (E-864)20 Décembre 1989 & JP-A-01 241 862 ( SONY ) 26 Septembre 1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993017364A1 (fr) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101263726B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| CA1269162A (fr) | Procede de fabrication d'un ecran d'affichage a matrice active a resistance de grille | |
| FR2698210A1 (fr) | Procédé de fabrication de transistors à film mince. | |
| WO1984001239A1 (fr) | Procede de fabrication d'un ecran d'affichage a base de transistors en couches minces et de condensateurs | |
| EP0166647B1 (fr) | Procédé de fabrication d'au moins un transistor à effet de champ en couche mince, et transistor obtenu par ce procédé | |
| FR2890236A1 (fr) | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin | |
| EP0506528B1 (fr) | Structure de commande matricielle pour écran de visualisation | |
| FR2693034A1 (fr) | Transistor à couche mince et son procédé de fabrication. | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| FR2687824A1 (fr) | Afficheur matriciel a materiau electro-optique. | |
| EP0368733B1 (fr) | Procédé de fabrication d'un écran d'affichage à matrice de transistors pourvus d'un masque optique | |
| EP0253727B1 (fr) | Ecran d'affichage à matrice active utilisant du carbure de silicium amorphe hydrogéné et procédé de fabrication de cet écran | |
| KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| EP0842538B1 (fr) | Procede de fabrication d'une matrice active pour ecran plat | |
| JPH11204802A (ja) | 薄膜トランジスタの製造方法 | |
| FR2732781A1 (fr) | Procede de fabrication de matrice active tft pour ecran de systeme de projection | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| WO2000038229A1 (fr) | Procede de realisation de transistors cmos et dispositifs associes | |
| JP4357634B2 (ja) | 共用基板上への複数素子構造製造方法 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| FR2718885A1 (fr) | Procédé de fabrication d'un TFT étagé inverse. | |
| FR2532116A1 (fr) | Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor | |
| JPH0556027B2 (fr) | ||
| JP3207813B2 (ja) | 薄膜トランジスタの作製方法 |