JPH0295029A - エラー訂正方法 - Google Patents
エラー訂正方法Info
- Publication number
- JPH0295029A JPH0295029A JP1211542A JP21154289A JPH0295029A JP H0295029 A JPH0295029 A JP H0295029A JP 1211542 A JP1211542 A JP 1211542A JP 21154289 A JP21154289 A JP 21154289A JP H0295029 A JPH0295029 A JP H0295029A
- Authority
- JP
- Japan
- Prior art keywords
- error
- errors
- parity
- bytes
- syndrome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 47
- 238000012937 correction Methods 0.000 claims abstract description 44
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000001143 conditioned effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100243951 Caenorhabditis elegans pie-1 gene Proteins 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、レコード間ギャップを有するカウント・キー
・データ（ＣＫＤ）或は固定ブロック（ＦＢ）形式の磁
気記憶媒体から読み出されたデータ内の複数バイト・エ
ラーを訂正するための方法及びシステムに係り、更に詳
しくは、２レベルのエラー訂正コード（ＥＣＣ）シンド
ローム通常のエラーの訂正が可能であり、大きな信号変
動による連続エラーの時折の長いバーストをも訂正可能
な方法及びシステムに関する。
・データ（ＣＫＤ）或は固定ブロック（ＦＢ）形式の磁
気記憶媒体から読み出されたデータ内の複数バイト・エ
ラーを訂正するための方法及びシステムに係り、更に詳
しくは、２レベルのエラー訂正コード（ＥＣＣ）シンド
ローム通常のエラーの訂正が可能であり、大きな信号変
動による連続エラーの時折の長いバーストをも訂正可能
な方法及びシステムに関する。
Ｂ、従来の技術
ポインタ、チェック・バイト、単数又は複数のパリティ
・チエツクを用いて磁気媒体から読み出されたデータ中
の通常のエラーを訂正することば知られている。このよ
うなエラー訂正コード（ＥＣＣ）によるエラー検出及び
訂正の操作は書込み操作及び読み出し操作の両方におい
て実行される。
・チエツクを用いて磁気媒体から読み出されたデータ中
の通常のエラーを訂正することば知られている。このよ
うなエラー訂正コード（ＥＣＣ）によるエラー検出及び
訂正の操作は書込み操作及び読み出し操作の両方におい
て実行される。
エラー訂正を実行するための方法は、エラーがどこに存
在するか、ハードウェア内で利用し得る訂正能力、シス
テムのエラー回復手順等によって変わる。
在するか、ハードウェア内で利用し得る訂正能力、シス
テムのエラー回復手順等によって変わる。
１８Ｍ３３８０モデルＪ及びＫのディスク・ファイルは
２レベルＥＣＣを用いてエラー訂正し、ディスクから読
み出された各サブブロック中の２つの連続バイト（１６
ビツト）を含む単一バースト・エラーを訂正する事がで
き、ブロック中の１つのサブブロック内の４つの連続す
るバイト（３２ビット）を含むエラーを訂正する事がで
きる。
２レベルＥＣＣを用いてエラー訂正し、ディスクから読
み出された各サブブロック中の２つの連続バイト（１６
ビツト）を含む単一バースト・エラーを訂正する事がで
き、ブロック中の１つのサブブロック内の４つの連続す
るバイト（３２ビット）を含むエラーを訂正する事がで
きる。
しかしながら、変動期間によりエラー・バーストが１６
バイト以上になる事もある。これは最早「通常の」エラ
ー・バーストとは言えず、これまでは非常に大がかりな
構造なしでは２レベルＥＣＣの訂正能力を越えていた。
バイト以上になる事もある。これは最早「通常の」エラ
ー・バーストとは言えず、これまでは非常に大がかりな
構造なしでは２レベルＥＣＣの訂正能力を越えていた。
Ｉ ＢＭ３８５０大容量記憶装置は磁気テープから読み
出されたデータ中のロング・バースト・エラーを訂正す
る事ができるが、用いられている方法及び装置は２レベ
ルＥＣＣを用いてディスク・ファイル中の通常のエラー
及びロング・バースト・エラーの両方を訂正する事ので
きるものではない。
出されたデータ中のロング・バースト・エラーを訂正す
る事ができるが、用いられている方法及び装置は２レベ
ルＥＣＣを用いてディスク・ファイル中の通常のエラー
及びロング・バースト・エラーの両方を訂正する事ので
きるものではない。
Ｃ０発明が解決しようとする課題
通常のエラー及び、磁気ディスクのような磁気媒体から
のデータ読み出し中の大きな信号の変動による１６ビツ
ト以上のロング・バースト・エラーの両方を訂正する事
ができる方法及びシステムを提供することである。
のデータ読み出し中の大きな信号の変動による１６ビツ
ト以上のロング・バースト・エラーの両方を訂正する事
ができる方法及びシステムを提供することである。
９１課題を解決するための手段
前記課題を達成するため、本発明によれば、２レベルＥ
ＣＣによりカバーされる通常のエラーだけでなく、可変
長或は固定長のブロック中のサブブロック形式内にデー
タが記録されている磁気ディスク媒体中の連続Ｎバイト
までのロングバーストのエラーをも訂正する事ができる
。これらのブロックはデータ・バイト及びチェック・バ
イトから成り、読み出し期間中ＥＣＣシンドロームを発
生するためのＥＣＣを含んでいる。各ビットの最後には
一連のＮ連続パリテイ・チェック・バイトが書き込まれ
ている。そして、読み出し期間中、ＥＣＣシンドローム
の発生後、読み出したデータ・バイト及びチェック・バ
イトから計算したパリテイ・チェック・バイトを書き込
まれているパリテイ・チェック・バイトと比較すること
によりパリテイ・シンドロームを発生する。ロング・バ
ースト・エラーに応答して、そのエラーによって影響さ
れ得たであろうところのブロック内のＮ連続バイトの最
初にポインタが発生される。ポインタにより識別される
Ｎバイトに依存しないこれらのＥＣＣシンドロームが、
訂正可能な全てのエラーを訂正するために用いられる。
ＣＣによりカバーされる通常のエラーだけでなく、可変
長或は固定長のブロック中のサブブロック形式内にデー
タが記録されている磁気ディスク媒体中の連続Ｎバイト
までのロングバーストのエラーをも訂正する事ができる
。これらのブロックはデータ・バイト及びチェック・バ
イトから成り、読み出し期間中ＥＣＣシンドロームを発
生するためのＥＣＣを含んでいる。各ビットの最後には
一連のＮ連続パリテイ・チェック・バイトが書き込まれ
ている。そして、読み出し期間中、ＥＣＣシンドローム
の発生後、読み出したデータ・バイト及びチェック・バ
イトから計算したパリテイ・チェック・バイトを書き込
まれているパリテイ・チェック・バイトと比較すること
によりパリテイ・シンドロームを発生する。ロング・バ
ースト・エラーに応答して、そのエラーによって影響さ
れ得たであろうところのブロック内のＮ連続バイトの最
初にポインタが発生される。ポインタにより識別される
Ｎバイトに依存しないこれらのＥＣＣシンドロームが、
訂正可能な全てのエラーを訂正するために用いられる。
これに続いて、パリテイ・シンドロームが、こうして訂
正されたエラーに従って調整される。調整されたパリテ
イ・シンドロームは次に、ポインタにより指示されるＮ
バイト中の訂正可能なエラーを訂正するために用いられ
る。全ての未使用ＥＣＣシンドロームが、調整されたパ
リテイ・シンドロームによってこうして訂正されたエラ
ーにしたがって調整され、その後に、訂正されたＥＣＣ
シンドロームは残っている全ての訂正可能なエラーを訂
正するために用いられる。
正されたエラーに従って調整される。調整されたパリテ
イ・シンドロームは次に、ポインタにより指示されるＮ
バイト中の訂正可能なエラーを訂正するために用いられ
る。全ての未使用ＥＣＣシンドロームが、調整されたパ
リテイ・シンドロームによってこうして訂正されたエラ
ーにしたがって調整され、その後に、訂正されたＥＣＣ
シンドロームは残っている全ての訂正可能なエラーを訂
正するために用いられる。
Ｅ、実施例
米国特許第４５２５８３８号、４７０３４８５号、及び
４７０６２５０号には、（１，＞１．とじて）１データ
・ブロックの各サブブロックの中のも１個のエラーまで
訂正でき、前記ブロック中のｔ２個のエラーまで訂正で
きるような２レベルの複数バイトエラー訂正システムが
示されている。
４７０６２５０号には、（１，＞１．とじて）１データ
・ブロックの各サブブロックの中のも１個のエラーまで
訂正でき、前記ブロック中のｔ２個のエラーまで訂正で
きるような２レベルの複数バイトエラー訂正システムが
示されている。
第１図には米国特許第４７０６２５０号に記載されてい
るような２レベルのＥＣＣシステムが示され、図中、デ
ータは可変（或は固定）長のブロック中に記録され、各
ブロックは最後のものを除いて好ましくは同じ長さの複
数のサブブロックから構成されている。ブロック中の最
後のサブブロックの最後にはデータ保全性チエツクのた
めの４つのＣＲＣバイトＣが存在し、その後には第２レ
ベルのエラー訂正のための２つのブロック・チェック・
バイトが続いている。
るような２レベルのＥＣＣシステムが示され、図中、デ
ータは可変（或は固定）長のブロック中に記録され、各
ブロックは最後のものを除いて好ましくは同じ長さの複
数のサブブロックから構成されている。ブロック中の最
後のサブブロックの最後にはデータ保全性チエツクのた
めの４つのＣＲＣバイトＣが存在し、その後には第２レ
ベルのエラー訂正のための２つのブロック・チェック・
バイトが続いている。
本発明によれば、Ｎ個の連続するパリテイ・チェック・
バイトＰが、ブロックとそのブロックの後続のブロック
との間のギャップ、即ちブロック間ギャップ中の各ブロ
ックの最後に書き込まれている。パリティ・バイＩ”
Ｐ ｏは、エリアの最後のバイト即ち最後のブロック・
チェック・バイトＢ１の直後に続いている。第２図に示
されるように、これらのパリテイ・チェック・バイトＰ
は、データバイトのＮ個の連続する配列されたグループ
、チェック・バイト及びＣＲＣバイトを横切ってインタ
ーリーブされたパリティ・チエツクを構成する。即ち、
各配列されたグループ内の全てのバイトはＮバイト離れ
ており、ブロック内の全てのバイトは、パリティ・バイ
トが付加されるカウント・キー・データ（ＣＫＤ）エリ
ア内の変位を決定する際に勘定に入れられる。数Ｎは、
連続エラーの予期される最長のバーストに等しくなるよ
うに予め選択され、単一のロング・バースト・エラーが
Ｎ個のパリテイ・グループのどの１つの中の１バイトを
越えて影響することがないようにしている。パリティ・
チエツクの常法のように、全てのバイトは排他的ＯＲ（
ＸＯＲ’ ｄ）で結ばれる。
バイトＰが、ブロックとそのブロックの後続のブロック
との間のギャップ、即ちブロック間ギャップ中の各ブロ
ックの最後に書き込まれている。パリティ・バイＩ”
Ｐ ｏは、エリアの最後のバイト即ち最後のブロック・
チェック・バイトＢ１の直後に続いている。第２図に示
されるように、これらのパリテイ・チェック・バイトＰ
は、データバイトのＮ個の連続する配列されたグループ
、チェック・バイト及びＣＲＣバイトを横切ってインタ
ーリーブされたパリティ・チエツクを構成する。即ち、
各配列されたグループ内の全てのバイトはＮバイト離れ
ており、ブロック内の全てのバイトは、パリティ・バイ
トが付加されるカウント・キー・データ（ＣＫＤ）エリ
ア内の変位を決定する際に勘定に入れられる。数Ｎは、
連続エラーの予期される最長のバーストに等しくなるよ
うに予め選択され、単一のロング・バースト・エラーが
Ｎ個のパリテイ・グループのどの１つの中の１バイトを
越えて影響することがないようにしている。パリティ・
チエツクの常法のように、全てのバイトは排他的ＯＲ（
ＸＯＲ’ ｄ）で結ばれる。
また、本明細書においては、「バイト」とう用語は単数
又は複数のビットを意味するものとする。
又は複数のビットを意味するものとする。
ポインタは、連続するＮバイトまでのエラー・バースト
に応答して発生され、そのロング・バーストにより影響
されたであろうところのブロック内のＮ個の連続するバ
イトの最初を表示する。例えば、もしロング・バースト
・エラーが１０バイ１−時間よりも早くなく開始したこ
とが検出されたとすると、最も早い適切なバイト表示は
、そのエラーが検出されたときに読み出されているバイ
トよりも１０バイトだけ前である。
に応答して発生され、そのロング・バーストにより影響
されたであろうところのブロック内のＮ個の連続するバ
イトの最初を表示する。例えば、もしロング・バースト
・エラーが１０バイ１−時間よりも早くなく開始したこ
とが検出されたとすると、最も早い適切なバイト表示は
、そのエラーが検出されたときに読み出されているバイ
トよりも１０バイトだけ前である。
第２図においては図示を容易にするため、Ｎは１６であ
り、パリテイ・バイトＰ。乃至ＰＩ５はブロックの最後
のバイト（ブロック・チェック・バイトＢ、）の直後に
続いて順番に書き込まれている。こうして、Ｐ、を含む
パリテイ・グループは、サブブロックＸのバイトＤｚ、
Ｄ＋ｓ、Ｓｏ及びサブブロックｘ＋１のバイトＤＩＯｓ
Ｄ２６をＸＯＲした結果であり、Ｐｌ＋を含むパリテ
イ・グループは、サブブロックＸのパイＬＤ、３、Ｄ２
９及びザブブロックＸ十１のバイトＤｓ 、Ｄｚ＋及び
ハイ１〜Ｃ１をＸＯＲした結果である。
り、パリテイ・バイトＰ。乃至ＰＩ５はブロックの最後
のバイト（ブロック・チェック・バイトＢ、）の直後に
続いて順番に書き込まれている。こうして、Ｐ、を含む
パリテイ・グループは、サブブロックＸのバイトＤｚ、
Ｄ＋ｓ、Ｓｏ及びサブブロックｘ＋１のバイトＤＩＯｓ
Ｄ２６をＸＯＲした結果であり、Ｐｌ＋を含むパリテ
イ・グループは、サブブロックＸのパイＬＤ、３、Ｄ２
９及びザブブロックＸ十１のバイトＤｓ 、Ｄｚ＋及び
ハイ１〜Ｃ１をＸＯＲした結果である。
第３図には排他的ＯＲゲート（ＸＯＲ）２１、パリティ
・シフト・レジスタ２１、及び１バイト幅のマルチプレ
クサ２２．２３が示されている。
・シフト・レジスタ２１、及び１バイト幅のマルチプレ
クサ２２．２３が示されている。
レジスタ２１はＮ（例えば、既述のように１６であると
する。）段の長さを有している。
する。）段の長さを有している。
最初にシフト・レジスタ２１は通常の方法でゼロにリセ
ットされているとする。磁気媒体上に書込みを行うため
、マルチプレクサ２２及び２３が条件付けられて、書込
みデータ線ＷがＸ０Ｒ２０に接続され、（図示しない）
直接アクセス記憶装置の選択されたトラック上に書込み
を行うためにデータ・イン線ＤＩ及びマルチプレクサ２
３を介して各ブロックの全てのバイト・ブロックＢＬが
出力線へとゲートされる。こうしてデータ・インは第１
図に示されるようなり１までの適当なチェック・バイト
が後に続くとごろの全てのデータバイトを含んでいる。
ットされているとする。磁気媒体上に書込みを行うため
、マルチプレクサ２２及び２３が条件付けられて、書込
みデータ線ＷがＸ０Ｒ２０に接続され、（図示しない）
直接アクセス記憶装置の選択されたトラック上に書込み
を行うためにデータ・イン線ＤＩ及びマルチプレクサ２
３を介して各ブロックの全てのバイト・ブロックＢＬが
出力線へとゲートされる。こうしてデータ・インは第１
図に示されるようなり１までの適当なチェック・バイト
が後に続くとごろの全てのデータバイトを含んでいる。
データ・インの最後において、マルチプレクサ２２及び
２３は、線φがＸＲ０２０に接続されてパリティ・シフ
ト・レジスタ２１からのＮパリテイ・バイトＰ。からｐ
ｕｓが線ＳＲを介して出力線にゲートされるように、条
件付けられる。
２３は、線φがＸＲ０２０に接続されてパリティ・シフ
ト・レジスタ２１からのＮパリテイ・バイトＰ。からｐ
ｕｓが線ＳＲを介して出力線にゲートされるように、条
件付けられる。
磁気媒体からデータを読み出してパリテイ・バイト・シ
ンドロームを計算するために、マルチプレクサ２２及び
２３が条件付けられて、読み出しデータ線Ｒがデータ・
イン線ＤＩに接続され、データ・イン線ＤＩを介して各
ブロックの全てのバイト・ブロックＢＬが出力線へとゲ
ートされる。
ンドロームを計算するために、マルチプレクサ２２及び
２３が条件付けられて、読み出しデータ線Ｒがデータ・
イン線ＤＩに接続され、データ・イン線ＤＩを介して各
ブロックの全てのバイト・ブロックＢＬが出力線へとゲ
ートされる。
その後、マルチプレクサ２２及び２３は、線ＲからのＮ
パリテイ・バイトＰ。からＰＩＳをＸ０Ｒ２０の出力に
ゲートされ、Ｘ０Ｒ２０の出力が線Ｘを介して出力線に
ゲートされるように、条件付けられる。
パリテイ・バイトＰ。からＰＩＳをＸ０Ｒ２０の出力に
ゲートされ、Ｘ０Ｒ２０の出力が線Ｘを介して出力線に
ゲートされるように、条件付けられる。
こうした結果の出力は１６パリテイ・バイト・シンドロ
ームが付加されたブロックのＢＬバイトである。
ームが付加されたブロックのＢＬバイトである。
読み出し期間中に、エラーが検出されたが、ロング・バ
ースト・エラーではなかったとする。このような場合、
エラー訂正及び検査は、サブブロック・チエツク、ブロ
ック・チエツク、及びＣＲＣシンドロームを用いる前述
の従来方法では影響を受けていた。サブブロック・レベ
ルにおいて、１．までのエラーが訂正可能であり、ｔ、
＋ｃのエラーが検出可能である。その後、ブロックのど
のサブブロック内でもｔ２までのエラーが訂正可能であ
る。
ースト・エラーではなかったとする。このような場合、
エラー訂正及び検査は、サブブロック・チエツク、ブロ
ック・チエツク、及びＣＲＣシンドロームを用いる前述
の従来方法では影響を受けていた。サブブロック・レベ
ルにおいて、１．までのエラーが訂正可能であり、ｔ、
＋ｃのエラーが検出可能である。その後、ブロックのど
のサブブロック内でもｔ２までのエラーが訂正可能であ
る。
もし訂正し得るよりも多数のエラーがあるならば、訂正
は放棄され、そのエラーは訂正不可能として扱われる。
は放棄され、そのエラーは訂正不可能として扱われる。
そのような構造及び操作モードは本発明においては存在
しない。
しない。
ロング・バースト・エラーが存在しないならば、パリテ
ィ・バイトが読み出される必要はない。従って、通常状
態の下では、ロング・バースト・エラーがないので、パ
リテイ・バイトの読み出しをすることなく次のブロック
の処理のための′＄備を開始することができる。通常こ
の処理は読み出しヘッドがブロック間ギャップを通過す
るときに行なわれ、前記ブロック間ギャップはこの目的
のために未記録のまま残されている領域である。本発明
によれば、パリティ・バイトはこのブロック間ギャップ
内に記録されロング・バースト・エラーの回復が必要な
時にだけ読み出される。こうして、ロング・パース１〜
・エラーに対する保護が、チェック・バイト及びブロッ
ク間ギャップのために必要な媒体の長さを増加させるこ
となく、得られる。
ィ・バイトが読み出される必要はない。従って、通常状
態の下では、ロング・バースト・エラーがないので、パ
リテイ・バイトの読み出しをすることなく次のブロック
の処理のための′＄備を開始することができる。通常こ
の処理は読み出しヘッドがブロック間ギャップを通過す
るときに行なわれ、前記ブロック間ギャップはこの目的
のために未記録のまま残されている領域である。本発明
によれば、パリティ・バイトはこのブロック間ギャップ
内に記録されロング・バースト・エラーの回復が必要な
時にだけ読み出される。こうして、ロング・パース１〜
・エラーに対する保護が、チェック・バイト及びブロッ
ク間ギャップのために必要な媒体の長さを増加させるこ
となく、得られる。
次に、読み出し期間中に、エラーが検出され、ポインタ
がロング・バースト・エラーを表示したとする。ロング
・バースト・エラーが存在しないものとしてサブブロッ
ク・チエツク、ブロック・チエツク、及びＣＲＣシンド
ロームが計算される。
がロング・バースト・エラーを表示したとする。ロング
・バースト・エラーが存在しないものとしてサブブロッ
ク・チエツク、ブロック・チエツク、及びＣＲＣシンド
ロームが計算される。
また、パリテイ・バイトが読み出されパリティ・バイト
・シンドロームが前述のようにして計算される。
・シンドロームが前述のようにして計算される。
本発明によれば、エラーが開始したであろう最も早いバ
イト（従ってエラーにより影響されたであろう最も早い
バイト）が変位Ｚに存在したとすると（第４Ａ図参照）
、以下のステップが実行される。
イト（従ってエラーにより影響されたであろう最も早い
バイト）が変位Ｚに存在したとすると（第４Ａ図参照）
、以下のステップが実行される。
ステップ１：必要により、第１レベルの訂正が、ロング
・バースト・エラーにより影響されなかったであろう全
てのサブブロック、即ち、ＺからＺ十Ｎの範囲の変位内
にデータやチェック・バイトがないようなサブブロック
に適用される。この訂正は前述の従来技術に述べられて
いるようにして行なわれる。
・バースト・エラーにより影響されなかったであろう全
てのサブブロック、即ち、ＺからＺ十Ｎの範囲の変位内
にデータやチェック・バイトがないようなサブブロック
に適用される。この訂正は前述の従来技術に述べられて
いるようにして行なわれる。
ステップ２：ＣＲＣ及びブロック・チエツク・シンドロ
ームは誤ったデータから計算されるので、こうして作ら
れた各第１レベル訂正について調整される必要がある。
ームは誤ったデータから計算されるので、こうして作ら
れた各第１レベル訂正について調整される必要がある。
この調整は前述の従来技術に述べられている。パリテイ
・バイト・シンドロームもまた誤ったデータから計算さ
れるので、それらもこうして作られた各第１レベル訂正
について調整される必要がある。この調整は、訂正した
バイトが帰属するパリテイ・グループについてのパリテ
イ・バイト・シンドローム中に訂正された各バイトにつ
いてのエラー・パターンをＸＯＲすることにより行なわ
れる。
・バイト・シンドロームもまた誤ったデータから計算さ
れるので、それらもこうして作られた各第１レベル訂正
について調整される必要がある。この調整は、訂正した
バイトが帰属するパリテイ・グループについてのパリテ
イ・バイト・シンドローム中に訂正された各バイトにつ
いてのエラー・パターンをＸＯＲすることにより行なわ
れる。
ステップ３：次に、ロング・バースト・エラーが以下の
ようにして訂正される。
ようにして訂正される。
パリテイ・バイト・シンドロームがデータ・バイト、及
び変位Ｚのバイトの後続のＮバイトをカバーするチェッ
ク・バイトの上にオーバーレーされる。この変位の範囲
はパリテイ・オーバーレー範囲ＯＲ（第４Ａ図）といい
、Ｎバイト長である。
び変位Ｚのバイトの後続のＮバイトをカバーするチェッ
ク・バイトの上にオーバーレーされる。この変位の範囲
はパリテイ・オーバーレー範囲ＯＲ（第４Ａ図）といい
、Ｎバイト長である。
この範囲の各バイトは、対応するオーバーレーされたパ
リテイ・バイト・シンドロームをＸＯＲすることにより
訂正される。適当なサブブロック・チェック・バイト、
ブロック・チェック・バイト、及びＣＲＣシンドローム
が、第１レベルのエラー訂正の結果による変化について
それらが調整されたのと同様の方法により、それらの変
化について調整される。
リテイ・バイト・シンドロームをＸＯＲすることにより
訂正される。適当なサブブロック・チェック・バイト、
ブロック・チェック・バイト、及びＣＲＣシンドローム
が、第１レベルのエラー訂正の結果による変化について
それらが調整されたのと同様の方法により、それらの変
化について調整される。
ステップ４：次に、ロング・バーストに影響されたサブ
ブロックが２つのレベルのＥＣＣアルゴリズムを通じて
処理される。パリテイ・オーバーレー範囲の外のこれら
のサブブロック内のどのような通常のエラーもパリテイ
・バイト・シンドロームに貢献してきた。パリテイ・バ
イト・シンドロームがステップ３でオーバーレーされた
とき、パリティ・ハイｉ・・シンドローム内のこれ等の
エラーは、通常エラーのイメージのように、パリテイ・
オーバーレー範囲ＯＲ内にエラーを作った。
ブロックが２つのレベルのＥＣＣアルゴリズムを通じて
処理される。パリテイ・オーバーレー範囲の外のこれら
のサブブロック内のどのような通常のエラーもパリテイ
・バイト・シンドロームに貢献してきた。パリテイ・バ
イト・シンドロームがステップ３でオーバーレーされた
とき、パリティ・ハイｉ・・シンドローム内のこれ等の
エラーは、通常エラーのイメージのように、パリテイ・
オーバーレー範囲ＯＲ内にエラーを作った。
第４Ａから４Ｄ図には、イメージされたエラーが訂正可
能であるような種々のエラー状態が示されている。
能であるような種々のエラー状態が示されている。
第４Ａ図は影響されたザブブロック内の通常のエラー〇
を示し、通常のエラー〇は対応するパリテイ・グループ
内のパリテイ・エラーになり、オーバーレー範囲ＯＲ内
のロング・バースト・エリア内のイメージ・エラーｅ′
になる。このエラー対、通常エラー〇及びそのイメージ
・エラーｅ′は、２レベルＥＣＣ内の第２レベル・デコ
ードにより訂正可能である。
を示し、通常のエラー〇は対応するパリテイ・グループ
内のパリテイ・エラーになり、オーバーレー範囲ＯＲ内
のロング・バースト・エリア内のイメージ・エラーｅ′
になる。このエラー対、通常エラー〇及びそのイメージ
・エラーｅ′は、２レベルＥＣＣ内の第２レベル・デコ
ードにより訂正可能である。
第４Ｂ図は通常エラー〇及びそのイメージ・エラーｅ′
が隣接するサブブロック内に現れる場合が示されている
。この場合、前記エラ一対は前記隣接する２つのサブブ
ロックを処理する第１１べルにより訂正される。
が隣接するサブブロック内に現れる場合が示されている
。この場合、前記エラ一対は前記隣接する２つのサブブ
ロックを処理する第１１べルにより訂正される。
第４Ｃ図はパリティ・パイ１〜内の通常エラー〇及びｅ
２が同じサブブロック内のイメージ・エラーｅ１１及び
ｅ′２として現れる場合が示されている。これらのエラ
ーは第２レベルの訂正を通じて影響されたサブブロック
をデコードすることにより訂正される。
２が同じサブブロック内のイメージ・エラーｅ１１及び
ｅ′２として現れる場合が示されている。これらのエラ
ーは第２レベルの訂正を通じて影響されたサブブロック
をデコードすることにより訂正される。
第４Ｄ図はパリティ・パイ１〜内の通常エラー〇、及び
ｅ、が隣接するサブブロック内のイメージ・エラーｅ′
、及びｅ′２として現れる場合が示されている。これら
のエラーは第１レベルの訂正を通じて影響されたサブブ
ロックをデコードすることにより訂正される。
ｅ、が隣接するサブブロック内のイメージ・エラーｅ′
、及びｅ′２として現れる場合が示されている。これら
のエラーは第１レベルの訂正を通じて影響されたサブブ
ロックをデコードすることにより訂正される。
操作において、前述のような第１レベルの訂正は、夫々
が訂正されるか或は第１レベルでは訂正不可能だと分か
るまで、ロング・バーストに影響されたサブブロックに
相互に適用される。もしこの処理の後に１つのサブブロ
ックが訂正されないで残るならば、ブロック・チエツク
・へ゛イ１〜が用いられ第２レベル訂正が前述の従来技
術に述べられているように運用される。
が訂正されるか或は第１レベルでは訂正不可能だと分か
るまで、ロング・バーストに影響されたサブブロックに
相互に適用される。もしこの処理の後に１つのサブブロ
ックが訂正されないで残るならば、ブロック・チエツク
・へ゛イ１〜が用いられ第２レベル訂正が前述の従来技
術に述べられているように運用される。
ステップ５：全ての訂正が適用された後、前述の従来技
術に述べられているように調整されたＣＲＣシンドロー
ムの状態から訂正が検査される。
術に述べられているように調整されたＣＲＣシンドロー
ムの状態から訂正が検査される。
本発明のアルゴリズムのエラー訂正能力は概ね以下のよ
うに要約できる。
うに要約できる。
ａ、ロング・バースト・エラー訂正が要求されないとき
、２レベル・コードの訂正能力が影響されない。
、２レベル・コードの訂正能力が影響されない。
ｂ、ロング・バースト・エラー訂正が要求されるとき、
以下の条件の全てが満足されればエラーは訂正され得る
。
以下の条件の全てが満足されればエラーは訂正され得る
。
［ｉｌ そのロング・バーストがパリテイ・バイト・オ
ーバーレー範囲よりも長くないこと。
ーバーレー範囲よりも長くないこと。
［ｉｉｌ各サブすロック内の通常のエラーが２レベルＥ
ＣＣの第１レベル能力内であること。
ＣＣの第１レベル能力内であること。
［１ｉｉｌ ロング・バースト・エラーが１より多いサ
ブブロックに影響するとき、これらのロング・バースト
に影響されたサブブロックの内の唯１つだけが通常のエ
ラーを有すること。
ブブロックに影響するとき、これらのロング・バースト
に影響されたサブブロックの内の唯１つだけが通常のエ
ラーを有すること。
［ｉν］パリテイ・バイトが通常のエラーにより影響さ
れるとき、ロング・バーストに影響されたサブブロック
が通常のエラーを有さないこと。
れるとき、ロング・バーストに影響されたサブブロック
が通常のエラーを有さないこと。
Ｆ１発明の効果
上述のように本発明によれば、Ｎが、訂正能力を損なわ
ずに１つのサブブロックの長さを超過してもよいという
効果がある。
ずに１つのサブブロックの長さを超過してもよいという
効果がある。
また、前述の従来技術に開示されているような２レベル
ＥＣＣ構造は（２ウエイではなく）Ｎウェイのコード語
のインターリーブができるように再構成されるが、この
ような手法を用いると、ロング・バースト・エラー内の
エラー内のＮ連続バイトまでの訂正を行うことを可能に
するだめのコストは非常に高価になる。しかしながら、
Ｎパリテイ・バイトを付加する本発明によれば、エラ内
のＮ連続バイトまでが、より安価且つ迅速に訂正され得
る。また、複雑さとコストの大きな増加を招くことなく
Ｎの値を大きくできる。
ＥＣＣ構造は（２ウエイではなく）Ｎウェイのコード語
のインターリーブができるように再構成されるが、この
ような手法を用いると、ロング・バースト・エラー内の
エラー内のＮ連続バイトまでの訂正を行うことを可能に
するだめのコストは非常に高価になる。しかしながら、
Ｎパリテイ・バイトを付加する本発明によれば、エラ内
のＮ連続バイトまでが、より安価且つ迅速に訂正され得
る。また、複雑さとコストの大きな増加を招くことなく
Ｎの値を大きくできる。
第１図は本発明に係るエラー訂正方法が適用される２レ
ベルＥＣＣのフォーマットを示すブロック図、 第２図はＮ（ここでは１６とする。）パリテイ・グルー
プを形成するように整列されたＮインターリーブされた
データ・バイトを示すブロック図、第３図は本発明に係
るエラー訂正方法を実施するためのパリテイ・バイト及
びパリテイ・バイト・シンドロームを発生するためのロ
ジックを示すブロック図、 第４Ａ、４Ｂ、４Ｃ１及び４Ｄ図は夫々、イメージ・エ
ラーが訂正可能であるような種々のエラー条件を示すブ
ロックの図である。
ベルＥＣＣのフォーマットを示すブロック図、 第２図はＮ（ここでは１６とする。）パリテイ・グルー
プを形成するように整列されたＮインターリーブされた
データ・バイトを示すブロック図、第３図は本発明に係
るエラー訂正方法を実施するためのパリテイ・バイト及
びパリテイ・バイト・シンドロームを発生するためのロ
ジックを示すブロック図、 第４Ａ、４Ｂ、４Ｃ１及び４Ｄ図は夫々、イメージ・エ
ラーが訂正可能であるような種々のエラー条件を示すブ
ロックの図である。
Claims (6)
- （１）データ・バイトのサブブロック及び対応するチェ
ック・バイトから成るとともに読み出し中にＥＣＣシン
ドロームが発生されるためのエラー訂正コード（ＥＣＣ
）を含む可変長ブロック内にデータが記録されている磁
気媒体中の複数バイトのエラーを訂正するための方法で
あつて、 各ブロックの最後に連続するＮパリテイ・チェック・バ
イトを書き込むステップと、 読み出し中のＥＣＣシンドロームの発生の後に、読み出
し時のデータ・バイト及びチェック・パートから計算れ
るパリテイ・チェック・バイトと書き込み時のパリテイ
・チェック・バイトとを比較することによりパリテイ・
シンドロームを発生するステップと、 ロング・バースト・エラー状態に応答して、エラー・バ
ーストにより影響されたであろうところのブロック内の
Ｎ連続バイトの最初にポインタを発生するステップと、 前記ポインタにより指示されたＮバイトにより影響され
ないＥＣＣシンドロームを用い、これらの指示されたバ
イトにより影響されない全てのサブブロック内の訂正可
能なエラーを訂正するステップと、 こうして訂正されたエラーに従つて前記パリテイ・シン
ドロームを調整するステップと、調整されたパリテイ・
シンドロームを用い、ポインタにより指示されたＮバイ
ト内のエラーを訂正するステップと、 調整されたパリテイ・シンドロームにより訂正されたエ
ラーに従って未使用のＥＣＣシンドロームを調整するス
テップと、 調整されたＥＣＣシンドロームを用い、残っている全て
の訂正可能なエラーを訂正するステップと、 を有するエラー訂正方法。 - （２）データ・バイトのサブブロック及び対応するチェ
ック・バイトから成るとともに読み出し中にＥＣＣシン
ドロームが発生されるためのエラー訂正コード（ＥＣＣ
）を含む可変長ブロック内にデータが記録されている磁
気媒体中の複数バイトのエラーを訂正し、エラー訂正の
第１レベルの操作期間中に各サブブロック内の予め選択
された数までのエラーを訂正し、エラー訂正の第２レベ
ルの操作期間中に各ブロック内の更なる数のエラーを訂
正するための方法であつて、 各ブロックの最後に連続するＮパリテイ・チェック・バ
イトを書き込んでインターリーブされたデータ・バイト
及びチェック・バイトからＮパリテイ・グループを作る
ステップと、 読み出し中のＥＣＣシンドロームの発生の後に、読み出
し時のデータ・バイト及びチェック・バイトから計算さ
れるパリテイ・チェック・バイトと書き込み時のパリテ
イ・チェック・バイトとを比較することによりパリテイ
・シンドロームを発生するステップと、 ロング・バースト・エラー条件に応答して、エラー・バ
ーストにより影響されたであろうところのブロック内の
Ｎ連続バイトの最初にポインタを発生するステップと、 前記ポインタにより指示されたＮバイトに影響されない
ＥＣＣシンドロームを用い、第１レベルの訂正期間中に
訂正可能な全てのエラーを訂正するステップと、 こうして訂正されたエラーに従って前記パリテイ・シン
ドロームを調整するステップと、調整されたパリテイ・
シンドロームを用い、ポインタにより指示されたＮバイ
ト内のロング・バースト・エラーを訂正するステップと
、 調整されたパリテイ・シンドロームにより訂正されたエ
ラーに従って未使用のＥＣＣシンドロームを調整するス
テップと、 調整された第１レベルのＥＣＣシンドロームを用い、第
１レベルの全ての訂正可能なエラーを訂正するステップ
と、 こうして訂正された全てのエラーについて第２レベルの
ＥＣＣシンドロームを調整するステップと、 調整された第２レベルのＥＣＣシンドロームを用い、残
つている全ての訂正可能なエラーを訂正するステップと
、 を有するエラー訂正方法。 - （３）通常エラーにより影響されたであろうところの最
も早いバイトから測つてＮバイト長のパリテイ・オーバ
ーレー範囲内のイメージ・エラーを招くところの対応す
るパリテイ・グループ内のパリテイ・エラーを招くとこ
ろの、１つのサブブロック内の通常エラーに応答して、
第２レベルの訂正期間中のデコードにより前記通常エラ
ー及びそのイメージ・エラーを訂正するステップを更に
有する、請求項（２）に記載のエラー訂正方法。 - （４）隣接するサブブロック内の通常エラー及びそのイ
メージ・エラーに応答して、前記隣接するサブブロック
の第１レベルの訂正により両方のエラーを訂正するステ
ップを更に有する、請求項（２）に記載のエラー訂正方
法。 - （５）隣接するサブブロック内に対応するイメージ・エ
ラーを作る、パリテイ・バイト内の２つの通常エラーに
応答して、前記隣接するサブブロックの第１レベルの訂
正により前記エラーを訂正するステップを更に有する、
請求項（２）に記載のエラー訂正方法。 - （６）同一のサブブロック内に対応するイメージ・エラ
ーを作る、パリテイ・バイト内の２つの通常エラーに応
答して、第２レベルの訂正の期間中のデコードにより前
記エラーを訂正するステップを更に有する、請求項（２
）に記載のエラー訂正方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/247,461 US4916701A (en) | 1988-09-21 | 1988-09-21 | Method and system for correcting long bursts of consecutive errors |
| US247461 | 1999-02-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0295029A true JPH0295029A (ja) | 1990-04-05 |
| JPH0831805B2 JPH0831805B2 (ja) | 1996-03-27 |
Family
ID=22935027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211542A Expired - Fee Related JPH0831805B2 (ja) | 1988-09-21 | 1989-08-18 | エラー訂正方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4916701A (ja) |
| EP (1) | EP0360424B1 (ja) |
| JP (1) | JPH0831805B2 (ja) |
| KR (1) | KR920006998B1 (ja) |
| CN (1) | CN1011268B (ja) |
| AU (1) | AU616788B2 (ja) |
| BR (1) | BR8904735A (ja) |
| CA (1) | CA1309495C (ja) |
| DE (1) | DE68920523T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05225718A (ja) * | 1991-12-18 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198544A (ja) * | 1989-12-27 | 1991-08-29 | Nec Corp | パリティ計数回路 |
| JP2770611B2 (ja) * | 1991-07-17 | 1998-07-02 | 日本電気株式会社 | データエラー再試行回路 |
| US5623507A (en) * | 1991-09-13 | 1997-04-22 | Storage Technology Corporation | Error pointers for enhanced error correction |
| JP3259323B2 (ja) * | 1992-04-13 | 2002-02-25 | ソニー株式会社 | デ・インターリーブ回路 |
| US5329535A (en) * | 1992-04-30 | 1994-07-12 | International Business Machines Corporation | Variable block lengths on-the-fly error correcting decoder |
| JP3520576B2 (ja) * | 1994-10-24 | 2004-04-19 | ソニー株式会社 | 誤り訂正方法 |
| US5497111A (en) * | 1994-12-22 | 1996-03-05 | International Business Machines Corporation | Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel |
| BR9606294B1 (pt) * | 1995-04-03 | 2009-01-13 | mÉtodo para dispor dados de paridade, mÉtodo para transmitir, receber, gravar e reproduzir dados de informaÇço e dados de paridade, aparelho para dispor dados de paridade, sistema de transmissço de dados, transmissor de dados, receptor de dados, aparelho de gravaÇço e reproduÇço de dados, gravador de dados, reprodutor de dados, meio de gravaÇço e sinal tendo uma estrutura de dados de dados de informaÇço e dados de paridade. | |
| DE19614701A1 (de) * | 1996-04-15 | 1997-10-16 | Bosch Gmbh Robert | Verfahren zur Übertragung von codierten Daten |
| US6219814B1 (en) | 1996-12-23 | 2001-04-17 | International Business Machines Corporation | Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD) |
| JP3104646B2 (ja) * | 1997-06-04 | 2000-10-30 | ソニー株式会社 | 外部記憶装置 |
| US6003144A (en) * | 1997-06-30 | 1999-12-14 | Compaq Computer Corporation | Error detection and correction |
| US6275965B1 (en) * | 1997-11-17 | 2001-08-14 | International Business Machines Corporation | Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords |
| JP2000148408A (ja) * | 1998-11-17 | 2000-05-30 | Nec Corp | 磁気ディスク装置のデータチェック回路，同方式，および同方法 |
| JP2002027782A (ja) | 2000-07-10 | 2002-01-25 | Sony Corp | センサレスモータの起動システム |
| JP4174967B2 (ja) * | 2000-12-18 | 2008-11-05 | 船井電機株式会社 | 追記型光ディスクの記録方法 |
| US7013422B2 (en) * | 2001-06-15 | 2006-03-14 | International Business Machines Corporation | Noise removal in multibyte text encodings using statistical models |
| US6891690B2 (en) * | 2002-11-20 | 2005-05-10 | International Business Machines Corporation | On-drive integrated sector format raid error correction code system and method |
| KR101300810B1 (ko) * | 2006-04-03 | 2013-08-26 | 삼성전자주식회사 | 데이터 인코딩 및 디코딩 방법과 그 장치, 저장 매체, 및저장 매체 구동 시스템 |
| DE112006003922T5 (de) * | 2006-06-28 | 2009-04-30 | Intel Corporation, Santa Clara | Modifikation bei einem Meggit-Decodierer für Fehlerkorrekturverfahren bei Bursts |
| US7721140B2 (en) * | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
| EP2009828B1 (en) * | 2007-06-28 | 2016-01-27 | Alcatel Lucent | Method for providing unequal error protection to data packets in a burst transmission system |
| US8289640B2 (en) | 2008-08-11 | 2012-10-16 | International Business Machines Corporation | Error burst detection and amelioration |
| US8717698B2 (en) | 2011-10-12 | 2014-05-06 | International Business Machines Corporation | Hierarchical control of tiered error recovery for storage devices |
| CN103809147A (zh) * | 2012-11-12 | 2014-05-21 | 苏州工业园区新宏博通讯科技有限公司 | 一种交流电表故障自诊断方法 |
| KR101750662B1 (ko) | 2013-06-24 | 2017-06-23 | 마이크론 테크놀로지, 인크. | 데이터 에러 교정용 회로, 장치, 및 방법 |
| CN107203436B (zh) * | 2017-05-25 | 2021-04-06 | 郑州云海信息技术有限公司 | 一种Nand Flash数据校验的方法与装置 |
| US11994938B2 (en) | 2021-11-11 | 2024-05-28 | Samsung Electronics Co., Ltd. | Systems and methods for detecting intra-chip communication errors in a reconfigurable hardware system |
| US11886295B2 (en) | 2022-01-31 | 2024-01-30 | Pure Storage, Inc. | Intra-block error correction |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2485237B1 (fr) * | 1980-06-19 | 1987-08-07 | Thomson Csf | Dispositif de correction, en temps reel, d'erreurs sur des donnees enregistrees sur un support magnetique, et systeme de traitement de donnees comportant un tel dispositif |
| JPS5735444A (en) * | 1980-08-12 | 1982-02-26 | Sony Corp | Pcm signal transmission method |
| US4525838A (en) * | 1983-02-28 | 1985-06-25 | International Business Machines Corporation | Multibyte error correcting system involving a two-level code structure |
| US4706250A (en) * | 1985-09-27 | 1987-11-10 | International Business Machines Corporation | Method and apparatus for correcting multibyte errors having improved two-level code structure |
| JPS62120670A (ja) * | 1985-11-20 | 1987-06-01 | Sony Corp | デ−タの誤り訂正方法 |
| US4703485A (en) * | 1986-02-10 | 1987-10-27 | International Business Machines Corporation | Method and apparatus for computing and implementing error detection check bytes |
| JPS62234426A (ja) * | 1986-04-04 | 1987-10-14 | Sony Corp | エラ−訂正方法 |
| NL8601446A (nl) * | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
| JP2605271B2 (ja) * | 1987-02-10 | 1997-04-30 | ソニー株式会社 | エラー訂正及びチエツク装置 |
-
1988
- 1988-09-21 US US07/247,461 patent/US4916701A/en not_active Expired - Lifetime
-
1989
- 1989-06-23 CA CA000603836A patent/CA1309495C/en not_active Expired - Fee Related
- 1989-08-03 AU AU39282/89A patent/AU616788B2/en not_active Ceased
- 1989-08-18 JP JP1211542A patent/JPH0831805B2/ja not_active Expired - Fee Related
- 1989-08-24 EP EP89308569A patent/EP0360424B1/en not_active Expired - Lifetime
- 1989-08-24 DE DE68920523T patent/DE68920523T2/de not_active Expired - Fee Related
- 1989-09-08 KR KR1019890012988A patent/KR920006998B1/ko not_active IP Right Cessation
- 1989-09-08 CN CN89106994A patent/CN1011268B/zh not_active Expired
- 1989-09-20 BR BR898904735A patent/BR8904735A/pt unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05225718A (ja) * | 1991-12-18 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0360424A3 (en) | 1991-10-16 |
| DE68920523D1 (de) | 1995-02-23 |
| DE68920523T2 (de) | 1995-07-20 |
| AU3928289A (en) | 1990-03-29 |
| AU616788B2 (en) | 1991-11-07 |
| CN1011268B (zh) | 1991-01-16 |
| EP0360424A2 (en) | 1990-03-28 |
| KR900005292A (ko) | 1990-04-13 |
| CN1041463A (zh) | 1990-04-18 |
| KR920006998B1 (ko) | 1992-08-24 |
| US4916701A (en) | 1990-04-10 |
| JPH0831805B2 (ja) | 1996-03-27 |
| CA1309495C (en) | 1992-10-27 |
| EP0360424B1 (en) | 1995-01-11 |
| BR8904735A (pt) | 1990-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0295029A (ja) | エラー訂正方法 | |
| JP2721099B2 (ja) | エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法 | |
| US5757824A (en) | Code error correction apparatus | |
| US4833679A (en) | Method and apparatus with improved error correction and error information availability | |
| US5333143A (en) | Method and means for b-adjacent coding and rebuilding data from up to two unavailable DASDS in a DASD array | |
| US5946328A (en) | Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords | |
| US6012839A (en) | Method and apparatus to protect data within a disk drive buffer | |
| US6192499B1 (en) | Device and method for extending error correction beyond one sector time | |
| US6891690B2 (en) | On-drive integrated sector format raid error correction code system and method | |
| US7178086B2 (en) | Direct partial update of CRC/ECC check bytes | |
| JPS6354254B2 (ja) | ||
| JPH02301074A (ja) | 信号転送装置 | |
| JPH0612895B2 (ja) | 情報処理システム | |
| US5617432A (en) | Common error protection code for data stored as a composite of different data formats | |
| JPH02270168A (ja) | 磁気テープ制御装置 | |
| JP2544109B2 (ja) | 情報記録装置 | |
| JP3813337B2 (ja) | 消失誤り訂正方法とその装置 | |
| JPH0344394B2 (ja) | ||
| JPH01307063A (ja) | 光デイスク記録再生装置 | |
| JPH07112160B2 (ja) | 誤り訂正符号の復号方法 | |
| JPS63298777A (ja) | エラ−検出訂正方式 | |
| JPS60217568A (ja) | 誤り訂正方式 | |
| JPS62253229A (ja) | 誤り検出方式 | |
| JPS6320921A (ja) | エラ−訂正方法 | |
| JPH07152496A (ja) | 誤り訂正符号化復号装置および誤り訂正符号化復号装置を備えたディスクアレイシステムコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |