KR900005292A - 다중 바이트 에러 보정방법 - Google Patents

다중 바이트 에러 보정방법 Download PDF

Info

Publication number
KR900005292A
KR900005292A KR1019890012988A KR890012988A KR900005292A KR 900005292 A KR900005292 A KR 900005292A KR 1019890012988 A KR1019890012988 A KR 1019890012988A KR 890012988 A KR890012988 A KR 890012988A KR 900005292 A KR900005292 A KR 900005292A
Authority
KR
South Korea
Prior art keywords
error
parity
bytes
correcting
syndrome
Prior art date
Application number
KR1019890012988A
Other languages
English (en)
Other versions
KR920006998B1 (ko
Inventor
스코트 에겐버거 죤
호지즈 폴
모티브하이 파텔 아빈드
Original Assignee
하워드 지.피거로아
인터내셔널 비니네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지.피거로아, 인터내셔널 비니네스 머신즈 코포레이션 filed Critical 하워드 지.피거로아
Publication of KR900005292A publication Critical patent/KR900005292A/ko
Application granted granted Critical
Publication of KR920006998B1 publication Critical patent/KR920006998B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving

Abstract

내용 없음

Description

다중 바이트 에러 보정방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 두 레벨의 ECC 포멧을 도시한 도면.
제2도는 각 패리티 바이트가 N 패리티 그룹을 형성하도록 보조 블럭내의 N(16으로 추정됨) 인터리브된(interleaved)데이타 바이트 및 검사 바이트의 연속 지시된 세트로부터 계산되는 방법을 설명한 도면.
제3도는 기록의 패리티 바이트와 판독의 패리티바이트의 신드롬(syndromes)을 발생시키기 위한 논리의 일실시예의 도면.
제4A, 4B, 4C 및 4D도는 영상 에러가 보정 가능한 각종 에러 상태를 도시한 도면.

Claims (11)

  1. ECC 신드롬이 판독 동안 발생된데 대해 에러 보정 코드(ECC)를 포함하며 데이타 바이트의 보조 블럭 및 대응 검사 바이트를 구비하는 가변 길이 블럭에 기록되는 데이타상에 자기 매체에서 다중 바이트 에러를 보정하는 방법에 있어서, N 순차적 패리티 검사 바이트의 시퀀스를 각각의 블럭의 단부에서 기록하는 단계와, ECC신드롬의 발생후 판독 동안, 판독으로써 데이타 바이트 및 검사 바이트로부터 계산된 패리티 검사 바이트를 기록으로써 패리티 검사 바이트와 비교하여 패리티 신드롬을 발생시키는 단계와, 긴 버스트 에러 조건에 응답하여, 에러 버스트에 의해 영향을 받을 수 있는 블럭에서 제1N연속 바이트에 포인터를 발생시키는 단계와, 포인터에 의해 식별된 N바이트에 의해 영향을 받지 않는 어떤 ECC 신드롬을 이용하여, 이들 식별된 바이트에 의해 영향을 받지 않는 모든 보조 블럭에 보정 가능한 에러를 보정하는 단계와, 에러에 따른 패리티 신드롬을 보정하여 보정되는 단계와, 조정된 패리티 신드롬을 이용하여, 포인터에 의해 지시된 N바이트에서 에러를 보정하는 단계와, 조정된 패리티 신드롬에 의해 보정된 에러에 따라 임의의 비이용된 ECC 신드롬을 조정하는 단계와, 조정된 ECC 신드롬을 이용하여, 모든 보정 가능한 에러를 보정하며 그후 잔여하여 남아 있도록 하는 단계를 구비하는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  2. 제1항에 있어서, 상기 패리티 바이트가 검사 바이트 및 N데이타 바이트의 연속 순서 그룹에 교차하여 중복된 패리티 검사를 하는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  3. 제1항에 있어서, 상기 조건이 N바이트를 초과하지 않는 긴 버스트 에러인 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  4. 제1항에 있어서, 상기 블럭이 가변 길이로 구성되며 미리 선택된 수의 검사 바이트 및 가변수의 데이타 바이트를 구비하는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  5. 제1항에 있어서, 상기 패리티 바이트가 인접한 블럭 사이의 갭에 기록되는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  6. 제1항에 있어서, 상기 N값이 보조 블럭에서 전체 수의 바이트를 초과할 수 있는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  7. 에러 보정의 제1레벨에서 처리동안 각 보조블럭에 미리 선택된 수의 에러 및 에러 보정의 제2레벨에서 처리동안 각 블럭에 추가 에러 이상 보정 가능하며, ECC 신드롬이 판독동안 발생되는 데에 대하여 에러 보정 코드(ECC)를 포함하며 대응 검사 바이트 및 데이타 바이트의 보조 블럭을 포함하는 가변 길이 블럭에 기록되는 데이타상에 자기 매체에서 다중 바이트 에러를 보정하는 방법에 있어서, 인터리브된 데이타 바이트 및 검사 바이트로부터 N패리티 그룹을 발생하도록 N순차적 패리티 검사 바이트의 시퀀스를 각 블럭의 단부에서 기록하는 단계와, ECC 신드롬의 발생후 판독동안, 판독으로써 데이타 바이트 및 검사 바이트로부터 계산된 패리티 검사 바이트를 기록함으로써 패리티 검사 바이트와 비교하여 제1레벨 보정 패리티 신드롬 동안 발생시키는 단계와, 긴 버스트 에러 조건에 응답하여, 에러 버스트에 의해 영향을 받은 블럭에서 제1의 N연속 바이트에 포인터를 발생시키는 단계와, 포인터에 의해 식별된 N바이트에 따르지 않는 어떤 ECC 신드롬을 이용하여, 제1레벨 보정 동안 어떤 보정 가능한 에러를 보정하는 단계와, 에러에 따라 패리티 신드롬을 조정하여 보정되는 단계와, 조정된 패리티 신드롬을 이용하여, 포인터에 의해 지시된 N바이트에서 긴 버스트 에러를 보정하는 단계와, 조정된 패리티 신드롬에 의해 보정된 에러에 따라 어떤 비 이용된 제1레벨 ECC 신드롬을 조정하는 단계와, 조정된 제1레벨 ECC 신드롬을 이용하여, 모든 제1레벨 보정 가능한 에러를 보정하는 단계와, 모든 에러에 대해 제2레벨 ECC 신드롬을 조정하여 보정되는 단계와, 조정된 제2레벨 ECC 신드롬을 이용하여, 모든 보정 가능한 에러를 보정하여 남아 있도록 하는 단계를 구비하는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  8. 제7항에 있어서, 대응 패리티 그룹에 패리티 에러를 일으키며 종래 에러에 영향을 미친 가장 이른 바이트로부터 측정된 것과 같은 길이로 패리티가 범위 N바이트를 중복하는 데의 이메지 에러를 일으키는 보조 블럭의 하나에서 종래 에러에 응답하여, 제2레벨 보정 동안 디코딩하여 상기 종래 에러 및 이것의 이메지 에러를 보정하는 단계를 더 구비하는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  9. 제7항에 있어서, 종래 에러 및 인접한 보조 블럭에서 이것의 이메지 에러에 응답하여, 상기 인접한 보조 블럭의 제1레벨 보정에 의해 두 에러를 보정하는 단계를 더 구비하는 것을 특징으로 하는 에러 보정 방법.
  10. 제7항에 있어서, 인접한 보조 블럭에서 대응 이메지 에러를 발생시키는 패리티 바이트에서 두 종래 에러에 응답하여, 상기 인접한 보조 블럭의 제1레벨 보정에 의해 에러를 보정하는 단계를 더 구비하는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
  11. 제7항에 있어서, 동일 보조 블럭에서 대응 이메지 에러를 발생시키는 패리티 바이트에서 두 종래 에러에 응답하여, 제2레벨 보정 동안 디코딩하여 에러를 보정하는 단계를 더 구비하는 것을 특징으로 하는 다중 바이트 에러 보정 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012988A 1988-09-21 1989-09-08 다수 바이트 에러 교정 방법 KR920006998B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US247,461 1988-09-21
US247461 1988-09-21
US07/247,461 US4916701A (en) 1988-09-21 1988-09-21 Method and system for correcting long bursts of consecutive errors

Publications (2)

Publication Number Publication Date
KR900005292A true KR900005292A (ko) 1990-04-13
KR920006998B1 KR920006998B1 (ko) 1992-08-24

Family

ID=22935027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012988A KR920006998B1 (ko) 1988-09-21 1989-09-08 다수 바이트 에러 교정 방법

Country Status (9)

Country Link
US (1) US4916701A (ko)
EP (1) EP0360424B1 (ko)
JP (1) JPH0831805B2 (ko)
KR (1) KR920006998B1 (ko)
CN (1) CN1011268B (ko)
AU (1) AU616788B2 (ko)
BR (1) BR8904735A (ko)
CA (1) CA1309495C (ko)
DE (1) DE68920523T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198544A (ja) * 1989-12-27 1991-08-29 Nec Corp パリティ計数回路
JP2770611B2 (ja) * 1991-07-17 1998-07-02 日本電気株式会社 データエラー再試行回路
US5623507A (en) * 1991-09-13 1997-04-22 Storage Technology Corporation Error pointers for enhanced error correction
JP2721099B2 (ja) * 1991-12-18 1998-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法
JP3259323B2 (ja) * 1992-04-13 2002-02-25 ソニー株式会社 デ・インターリーブ回路
US5329535A (en) * 1992-04-30 1994-07-12 International Business Machines Corporation Variable block lengths on-the-fly error correcting decoder
JP3520576B2 (ja) * 1994-10-24 2004-04-19 ソニー株式会社 誤り訂正方法
US5497111A (en) * 1994-12-22 1996-03-05 International Business Machines Corporation Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel
BR9606294B1 (pt) * 1995-04-03 2009-01-13 mÉtodo para dispor dados de paridade, mÉtodo para transmitir, receber, gravar e reproduzir dados de informaÇço e dados de paridade, aparelho para dispor dados de paridade, sistema de transmissço de dados, transmissor de dados, receptor de dados, aparelho de gravaÇço e reproduÇço de dados, gravador de dados, reprodutor de dados, meio de gravaÇço e sinal tendo uma estrutura de dados de dados de informaÇço e dados de paridade.
DE19614701A1 (de) * 1996-04-15 1997-10-16 Bosch Gmbh Robert Verfahren zur Übertragung von codierten Daten
US6219814B1 (en) 1996-12-23 2001-04-17 International Business Machines Corporation Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD)
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
US6003144A (en) * 1997-06-30 1999-12-14 Compaq Computer Corporation Error detection and correction
US6275965B1 (en) * 1997-11-17 2001-08-14 International Business Machines Corporation Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords
JP2000148408A (ja) * 1998-11-17 2000-05-30 Nec Corp 磁気ディスク装置のデータチェック回路，同方式，および同方法
JP2002027782A (ja) 2000-07-10 2002-01-25 Sony Corp センサレスモータの起動システム
JP4174967B2 (ja) * 2000-12-18 2008-11-05 船井電機株式会社 追記型光ディスクの記録方法
US7013422B2 (en) * 2001-06-15 2006-03-14 International Business Machines Corporation Noise removal in multibyte text encodings using statistical models
US6891690B2 (en) * 2002-11-20 2005-05-10 International Business Machines Corporation On-drive integrated sector format raid error correction code system and method
KR101300810B1 (ko) * 2006-04-03 2013-08-26 삼성전자주식회사 데이터 인코딩 및 디코딩 방법과 그 장치, 저장 매체, 및저장 매체 구동 시스템
DE112006003922T5 (de) * 2006-06-28 2009-04-30 Intel Corporation, Santa Clara Modifikation bei einem Meggit-Decodierer für Fehlerkorrekturverfahren bei Bursts
US7721140B2 (en) * 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
EP2009828B1 (en) * 2007-06-28 2016-01-27 Alcatel Lucent Method for providing unequal error protection to data packets in a burst transmission system
US8289640B2 (en) 2008-08-11 2012-10-16 International Business Machines Corporation Error burst detection and amelioration
US8717698B2 (en) 2011-10-12 2014-05-06 International Business Machines Corporation Hierarchical control of tiered error recovery for storage devices
CN103809147A (zh) * 2012-11-12 2014-05-21 苏州工业园区新宏博通讯科技有限公司 一种交流电表故障自诊断方法
CN105340022B (zh) * 2013-06-24 2019-11-12 美光科技公司 用于校正数据错误的电路、设备及方法
CN107203436B (zh) * 2017-05-25 2021-04-06 郑州云海信息技术有限公司 一种Nand Flash数据校验的方法与装置
US11886295B2 (en) 2022-01-31 2024-01-30 Pure Storage, Inc. Intra-block error correction

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2485237B1 (fr) * 1980-06-19 1987-08-07 Thomson Csf Dispositif de correction, en temps reel, d'erreurs sur des donnees enregistrees sur un support magnetique, et systeme de traitement de donnees comportant un tel dispositif
JPS5735444A (en) * 1980-08-12 1982-02-26 Sony Corp Pcm signal transmission method
US4525838A (en) * 1983-02-28 1985-06-25 International Business Machines Corporation Multibyte error correcting system involving a two-level code structure
US4706250A (en) * 1985-09-27 1987-11-10 International Business Machines Corporation Method and apparatus for correcting multibyte errors having improved two-level code structure
JPS62120670A (ja) * 1985-11-20 1987-06-01 Sony Corp デ−タの誤り訂正方法
US4703485A (en) * 1986-02-10 1987-10-27 International Business Machines Corporation Method and apparatus for computing and implementing error detection check bytes
JPS62234426A (ja) * 1986-04-04 1987-10-14 Sony Corp エラ−訂正方法
NL8601446A (nl) * 1986-06-05 1988-01-04 Philips Nv Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn.
JP2605271B2 (ja) * 1987-02-10 1997-04-30 ソニー株式会社 エラー訂正及びチエツク装置

Also Published As

Publication number Publication date
AU3928289A (en) 1990-03-29
JPH0831805B2 (ja) 1996-03-27
DE68920523T2 (de) 1995-07-20
US4916701A (en) 1990-04-10
EP0360424A3 (en) 1991-10-16
EP0360424A2 (en) 1990-03-28
CA1309495C (en) 1992-10-27
DE68920523D1 (de) 1995-02-23
EP0360424B1 (en) 1995-01-11
CN1011268B (zh) 1991-01-16
CN1041463A (zh) 1990-04-18
AU616788B2 (en) 1991-11-07
BR8904735A (pt) 1990-05-01
JPH0295029A (ja) 1990-04-05
KR920006998B1 (ko) 1992-08-24

Similar Documents

Publication Publication Date Title
KR900005292A (ko) 다중 바이트 에러 보정방법
US5757824A (en) Code error correction apparatus
US6009547A (en) ECC in memory arrays having subsequent insertion of content
JPS6354254B2 (ko)
US4712216A (en) Method and device for correcting errors in memories
JP3272903B2 (ja) 誤り訂正検出回路と半導体記憶装置
JPS6273336A (ja) マルチバイト・エラ−訂正方法及びシステム
IE881460L (en) Byte write error code method and apparatus
US20070204188A1 (en) Error correction method and reproduction apparatus
US6460157B1 (en) Method system and program products for error correction code conversion
US5901157A (en) Method and apparatus for reducing the access time for storage systems
US6981198B2 (en) Dynamic error correction code shortening
JPS60101766A (ja) アドレス検出方式
JP3813337B2 (ja) 消失誤り訂正方法とその装置
EP2345033B1 (en) Method and apparatus for erasure decoding an ecc coded bitstream
JPH0344394B2 (ko)
KR0155933B1 (ko) 정정오류를 감소시킨 에러 트랩핑 인코더 및 디코더 장치
JP2930239B2 (ja) 記憶装置の障害検出方法及び記憶制御装置
JP3484943B2 (ja) レジスタ装置
SU1111206A1 (ru) Оперативное запоминающее устройство с коррекцией информации
JPS6043265A (ja) デ−タの読出し・書込み方式
JPS61267139A (ja) メモリ制御回路
KR19980026491A (ko) 디지털 신호계의 에러와 이레이저의 정정장치
JPS6232822B2 (ko)
JPH01220527A (ja) データ処理回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010621

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee