JPH0272633A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0272633A
JPH0272633A JP22420388A JP22420388A JPH0272633A JP H0272633 A JPH0272633 A JP H0272633A JP 22420388 A JP22420388 A JP 22420388A JP 22420388 A JP22420388 A JP 22420388A JP H0272633 A JPH0272633 A JP H0272633A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
film
base region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22420388A
Other languages
English (en)
Inventor
Hiromi Honda
裕己 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22420388A priority Critical patent/JPH0272633A/ja
Publication of JPH0272633A publication Critical patent/JPH0272633A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置の製造方法に関し、さらに詳し
くは、多結晶シリコンエミッタを用いるバイポーラ素子
の製造方法の改良に係るものである。
〔従来の技術〕
従来例によるこの種のバイポーラ素子の製造方法の概要
を、第2図(a)ないしくf>に工程順に示しである。
これらの第2図(a)ないしくf)に示す従来例でのバ
イポーラ素子の構成において、符号1はコレクタ領域、
2は真性ベース領域、3は分離酸化膜であり、また、4
は第1層目の多結晶シリコン膜、5は第1層目の酸化膜
、6はレジストパターン、7はベース開口部を示し、さ
らに、8は外部ベース領域、9は第2層目の酸化膜、1
0はエミッタ領域、11はエミッタ電極となる第2層目
の多結晶シリコン膜である。
しかして、この従来例によるバイポーラ素子の製造方法
は、まず、コレクタ領域1にLOGO3を行なって分離
酸化膜3を形成し、かつ写真製版によって得たレジスト
パターンをマスクに用い、不純物、すなわちnpn型バ
イポーラであれば、例えば、ボロンをイオン注入して真
性ベース領域2を形成する(第2図(a))。ついで、
これらの上に第1層目の多結晶シリコン膜4および酸化
膜5を順次に堆積させた後、前記真性ベース領域2と同
一導電型の不純物をイオン注入しておき(同図(b))
、また、写真製版により形成されたレジストパターン6
をマスクにして、これらの第1層目の酸化膜5および多
結晶シリ4ン膜4を順次に選択的にエツチングし、同部
分にベース開口部7を開目させる(同図(C))。
続いて、前記レジストパターン6を適宜に除去し、かつ
これらの上に第2層目の酸化膜9を堆積させた後、これ
を熱処理することにより、前記第1層目の多結晶シリコ
ン膜4に注入されていた不純物イオンを拡散させて外部
ベース領域8を形成する(同図(d))。次に、前記第
2層目の酸化膜9の全面を、その厚さ相当分だけ異方性
エツチングして、前記ベース開口部7の側壁面にのみ第
2層目の酸化膜9を残しく同図(e))、さらに、残さ
れた第1層目および第2層目の各酸化膜5.9をマスク
にして、前記真性ベース領域2に対し、これとは逆導電
型の不純物、すなわちnpn型バイポーラであれば、例
えば、砒素をイオン注入してエミッタ領域10を形成さ
せ、その後、これらの上に第2層目の多結晶シリコン膜
11を堆積させ、かつ写真製版により形成されたレジス
トパターンをマスクに、これを選択的にエツチングして
、エミッタ電極となる第2層目の多結晶シリコン膜11
を形成するのであり(同図(f))、このようにして所
期通りの多結晶シリコンエミッタを用いるバイポーラ素
子を得るのである。
〔発明が解決しようとする課題〕
従来の多結晶シリコンエミッタを用いるバイポーラ素子
は、前記の各工程を経て製造されるものであって、その
外部ベース領域8については、予め所定導電型の不純物
をイオン注入した第1層目の多結晶シリコン膜4を熱拡
散することで形成させるようにしており、従って、その
製造に際しては、熱処理工程を必要とすると共に、第1
層目の多結晶シリコン膜4に注入されている不純物イオ
ンが、同多結晶シリコン膜4中にのみ留まって、真性ベ
ース領域2にまでは突き抜けないようにするために、こ
の第1層目の多結晶シリコン膜4の膜厚およびイオン注
入エネルギーを所定値に設定しなければならず、また一
方では、この外部ベース領域8の拡散形成に要する注入
イオン量が比較的多いことから、その膜厚を相当程度ま
で厚くしなければならないと云う問題点があった。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、多結晶シリ
コンエミッタを用いるバイポーラ素子の製造において、
外部ベース領域の形成のため、工程中に熱処理操作を取
り込む必要がなく、しかも、第1層目の多結晶シリコン
膜の膜厚に対する許容度を増加し得るようにした。この
種の半導体装置の製造方法を提供することである。
〔課題を解決するための手段〕
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、多結晶シリコンエミッタを用いるバイポ
ーラ素子において、コレクタ領域上に第1層目の多結晶
シリコン膜および窒化膜を順次に堆積させ、かつレジス
トパターンをマスクに、窒化膜を選択的にエツチング除
去した上で、第1層目の多結晶シリコン膜を通し、コレ
クタ領域に不純物をイオン注入して外部ベース領域を形
成する工程と、前記残された窒化膜をマスクに、第1層
目の多結晶シリコン膜の表面を選択的に酸化して第1層
目の酸化膜を形成する工程と、前記窒化膜を除去後、第
1層目の酸化膜をマスクに、第1層目の多結晶シリコン
膜を選択的にエツチング除去してベース開口部を開口さ
せる工程と、前記外部ベース領域と同一導電型の不純物
をイオン注入して真性ベース領域を形成する工程と、こ
わらの上に第2層目の酸化膜を堆積させ、かつその全面
を膜厚相当分だけ異方性エツチングして、前記ベース開
口部の側壁面にのみ第2層目の酸化膜を残す工程と、こ
れらの残された第1層目および第2層目の各酸化膜をマ
スクに、前記真性ベース領域に対し、これとは逆導電型
の不純物をイオン注入してエミッタ領域を形成する工程
とを、少なくとも含むことを特徴とするものである。
〔作  用〕
すなわち、この発明においては、コレクタ領域上に第1
層目の多結晶シリコン膜および窒化膜を順次に堆積させ
、写真製版法によりバターニングされたレジストパター
ンをマスクにして、窒化膜を選択的にエツチング除去し
た上で、第1層目の多結晶シリコン膜を通し、コレクタ
領域に不純物をイオン注入して外部ベース領域を形成さ
せるようにし、また、残された窒化膜をマスクに、第1
層目の多結晶シリコン膜の表面を選択的に酸化して第1
層目の酸化膜を形成し、かつ窒化膜を除去後、第1層目
の酸化膜をマスクに、第1層目の多結晶シリコン膜を選
択的にエツチング除去してベース開口部を開口させるよ
うにしたから、これらの外部ベース領域とベース開口部
とをそれぞれに自己整合的に形成でき、続いて、コレク
タ領域に外部ベース領域と同一導電型の不純物をイオン
注入して真性ベース領域を形成し、その後、これらの上
に第2層目の酸化膜を堆積させた上で、その全面を膜厚
相当分だけ異方性エツチングして、ベース開口部の側壁
面にのみ第2層目の酸化膜を残し、かつこれらの残され
た第1層目および第2層目の各酸化膜をマスクに、真性
ベース領域にこれとは逆導電型の不純物をイオン注入し
てエミッタ領域を形成したので、従来方法でのように、
第1層目の多結晶シリコン膜からの熱拡散による外部ベ
ース領域の形成とは異なって、熱処理工程を全く必要と
せず、このために第1層目の多結晶シリコン膜の膜厚に
対する許容度を増加し得るのである。
〔実 施 例〕
以下、この発明に係る半導体装置の製造方法の実施例に
つき、第1図を参照して詳細に説明する。
第1図(a)ないしくf)はこの実施例方法を多結晶シ
リコンエミッタを用いるバイポーラ素子の製造に適用し
た場合の概要構成を工程順に示すそれぞれに模式断面図
である。
これらの第1図(a)ないしくf)に示す実施例での多
結晶シリコンエミッタを用いるバイポーラ素子の構成に
おいても、符号11はコレクタ領域、12は分離酸化膜
であり、また、13は第1層目の多結晶シリコン膜、1
4は窒化膜、15はレジストパターンを示し、16は外
部ベース領域、17は第1層目の酸化膜、18はベース
開口部、19は真性ベース領域であり、さらに、20は
第2層目の酸化膜、21はエミッタ領域、22はエミッ
タ電極となる第2層目の多結晶シリコン膜である。
しかして、この実施例によるバイポーラ素子の製造方法
は、まず、コレクタ領域11にLOGO3を行なって分
離酸化膜12を形成した上で、これらの上に第1層目の
多結晶シリコン膜13および窒化膜14を順次に堆積さ
せ、かつ写真製版法によって所期通りにバターニングさ
れたレジストパターン15を形成する(第1図(a))
。ついで、前記レジストパターン15をマスクにして、
前記窒化膜14を選択的にエツチング除去した上で、こ
れらのレジストパターン15.残された窒化膜14をマ
スクに、かつ前記第1層目の多結晶シリコン膜13を通
して、前記コレクタ領域11に、不純物、すなわちこの
場合、 npn型バイポーラであれば、例えば、ボロン
をイオン注入して外部ベース領域16をそれぞれに形成
する(同図(b))。すなわち、こ)では、この外部ベ
ース領域16を自己整合的に形成し得るのである。
次に、前記残された窒化膜14をマスクにして、前記第
1層目の多結晶シリコン膜13の表面を選択的に酸化す
ることで、第1層目の酸化膜17を形成しく同図(C)
)、その後、前記窒化膜14を除去してから、今度は、
このように第1層目の多結晶シリコン膜13の表面に選
択的に形成された第1層目の酸化膜17をマスクにして
、この第1層目の多結晶シリコン膜13を選択的にエツ
チングし、同部分にベース開口部18を開口させる(同
図(d))。すなわち、こさでも、このベース開口部1
8を自己整合的に形成し得るのである。
さらに、前記ベース開口部18から、前記コレクタ領域
11に、外部ベース領域16と同一導電型の不純物をイ
オン注入して真性ベース領域19を形成した後、これら
の上に第2層目の酸化膜20を堆積させ(同図(e))
、かつこの第2層目の酸化膜20の全面を、その厚さ相
当分だけ異方性エツチングすることにより、前記ベース
開口部18の側壁面にのみ第2層目の酸化膜20を残し
た上で、これらの残された第1層目および第2層目の各
酸化膜17.20をマスクにして、前記真性ベース領域
19に対し、これとは逆導電型の不純物、′1′なわち
こ\でもこの場合、npn型バイポーラであれば、例え
ば、砒素をイオン注入してエミッタ領域21を形成し、
ついでその後、これらの上に第2層目の多結晶シリコン
膜22を堆積させると共に、写真製版法によって形成さ
れたレジストパターン(図示省略)をマスクにして、こ
れを選択的にエツチングし、エミッタ電極となる第2層
目の多結晶シリコン膜22を形成する(同図(f))。
すなわち、このようにして所期通りの多結晶シリコンエ
ミッタを用いるバイポーラ素子を製造し得るのである。
従って、この実施例方法においては、先の従来例方法で
のように、第1層目の多結晶シリコン膜からの熱拡散に
よる外部ベース領域の形成とは全く異なって、この外部
ベース領域を形成するのに熱処理工程を必要とせず、併
せて、このために第1層目の多結晶シリコン膜の膜厚設
定を考慮せずに済み、同膜厚に対する許容度を増加する
ことができるのである。
〔発明の効果〕
以上詳述したように、この発明方法によれば、多結晶シ
リコンエミッタを用いるバイポーラ素子において、コレ
クタ領域上に第1層目の多結晶シリコン膜および窒化膜
を順次に堆積させ、写真製版法によりバターニングされ
たレジストパターンをマスクにして、この窒化膜を選択
的にエツチング除去した上で、同レジストパターンのマ
スクにより、第1層目の多結晶シリコン膜を通して、コ
レクタ領域に不純物をイオン注入することで、外部ベー
ス領域を形成させるようにし、また、残された窒化膜を
マスクに、第1層目の多結晶シリコン膜の表面を選択的
に酸化して第1層目の酸化膜を形成し、かつ窒化膜を除
去後、この第1層目の酸化膜をマスクに、第1層目の多
結晶シリコン膜を選択的にエツチング除去してベース開
口部を開口させるようにしたから、これらの外部ベース
領域とベース開口部とをそれぞれに自己整合的に形成で
きるのであり、さらに続いて、コレクタ領域に外部ベー
ス領域と同一導電型の不純物をイオン注入して真性ベー
ス領域を形成し、その後、これらの上に第2層目の酸化
膜を堆積させた上で、その全面を膜厚相当分だけ異方性
エツチングして、ベース開口部の側壁面にのみ第2層目
の酸化膜を残すと共に、これらの残された第1層目およ
び第2層目の各酸化膜をマスクに、真性ベース領域に対
して、これとは逆導電型の不純物をイオン注入してエミ
ッタ領域を形成し、このようにして所期通りの多結晶シ
リコンエミッタを用いるバイポーラ素子を得るようにし
たので、結果的に、従来例方法でのように、第1層目の
多結晶シリコン膜からの熱拡散による外部ベース領域の
形成とは全く異なり、その製造に際して熱処理工程を必
要とせず、製造工程の簡略化を図ることができ、またこ
のために、第1層目の多結晶シリコン膜の膜厚としては
、外部ベース領域を形成するための不純物イオンがコレ
クタ領域に到達して注入され得る程度の膜厚であればよ
く、従って、この第1層目の多結晶シリコン膜の膜厚に
対する許容度を増加することができるなどの優れた特長
を有するものである。
【図面の簡単な説明】
第1図(a)ないしくf)はこの発明の一実施例方法を
多結晶シリコンエミッタを用いるバイポーラ素子の製造
に適用した場合の概要構成を工程順に示すそれぞれに模
式断面図であり、また、第2図(a)ないしくf)は従
来例方法による同上バイポーラ素子の製造を工程順に示
すそれぞれに模式断面図である。 11・・・・コレクタ領域、12・・・・分離酸化膜、
13・・・・第1層目の多結晶シリコン膜、14・・・
・窒化膜、15・・・・レジストパターン、16・・・
・外部ベース領域、17・・・・第1層目の酸化膜、1
8・・・・ベース開口部、19・・・・真性ベース領域
、20・・・・第2層目の酸化膜、21・・・・エミッ
タ領域、22・・・・第2層目の多結晶シリコン膜(エ
ミッタ電極)。 代理人  大  岩  増  雄 ■ 〇 一ヘ FC%J へN 手 続 補 正 愈 (自発) 、補正の対象 明細書の発明の詳細な説明の欄 、補正の内容 明細書8頁20行の「このために」 を 「且つ」 1、事件の表示 特願昭 63−2ユダ203通 と補正する。 同書10頁18行の 「次に、 」 を [次に、 前記レ ジストパターン15を除去した後、 」 と補正す 3、補正をする者 る。 事件との関係  特許出願人 住 所    東京都千代田区丸の内二丁目2番3号名
 称  (601)三菱電機株式会社代表者志岐守哉 以 一ヒ 4、代理人 住所 東京都千代田区丸の内二丁目2番3号

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコンエミッタを用いるバイポーラ素子におい
    て、コレクタ領域上に第1層目の多結晶シリコン膜およ
    び窒化膜を順次に堆積させ、かつレジストパターンをマ
    スクに、窒化膜を選択的にエッチング除去した上で、第
    1層目の多結晶シリコン膜を通し、コレクタ領域に不純
    物をイオン注入して外部ベース領域を形成する工程と、
    前記残された窒化膜をマスクに、第1層目の多結晶シリ
    コン膜の表面を選択的に酸化して第1層目の酸化膜を形
    成する工程と、前記窒化膜を除去後、第1層目の酸化膜
    をマスクに、第1層目の多結晶シリコン膜を選択的にエ
    ッチング除去してベース開口部を開口させる工程と、前
    記外部ベース領域と同一導電型の不純物をイオン注入し
    て真性ベース領域を形成する工程と、これらの上に第2
    層目の酸化膜を堆積させ、かつその全面を膜厚相当分だ
    け異方性エッチングして、前記ベース開口部の側壁面に
    のみ第2層目の酸化膜を残す工程と、これらの残された
    第1層目および第2層目の各酸化膜をマスクに、前記真
    性ベース領域に対し、これとは逆導電型の不純物をイオ
    ン注入してエミッタ領域を形成する工程とを、少なくと
    も含むことを特徴とする半導体装置の製造方法。
JP22420388A 1988-09-07 1988-09-07 半導体装置の製造方法 Pending JPH0272633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22420388A JPH0272633A (ja) 1988-09-07 1988-09-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22420388A JPH0272633A (ja) 1988-09-07 1988-09-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0272633A true JPH0272633A (ja) 1990-03-12

Family

ID=16810141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22420388A Pending JPH0272633A (ja) 1988-09-07 1988-09-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0272633A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661591A2 (en) 1993-12-29 1995-07-05 Eastman Kodak Company Photographic elements containing loaded ultraviolet absorbing polymer latex
EP0695968A2 (en) 1994-08-01 1996-02-07 Eastman Kodak Company Viscosity reduction in a photographic melt
JP2009043626A (ja) * 2007-08-09 2009-02-26 Sumitomo Electric Ind Ltd 超電導ケーブルの接続構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661591A2 (en) 1993-12-29 1995-07-05 Eastman Kodak Company Photographic elements containing loaded ultraviolet absorbing polymer latex
EP0695968A2 (en) 1994-08-01 1996-02-07 Eastman Kodak Company Viscosity reduction in a photographic melt
JP2009043626A (ja) * 2007-08-09 2009-02-26 Sumitomo Electric Ind Ltd 超電導ケーブルの接続構造

Similar Documents

Publication Publication Date Title
JPH0272633A (ja) 半導体装置の製造方法
JPH02305464A (ja) 半導体集積回路の製造方法
JP2727576B2 (ja) 半導体装置の製造方法
JP2517380B2 (ja) 半導体集積回路の製造方法
JP2630616B2 (ja) 半導体装置の製造方法
JPS58176970A (ja) 半導体装置の製造方法
JPH0474463A (ja) 半導体装置の製造方法
JPH01128460A (ja) 半導体装置の製造方法
JPH02305467A (ja) 半導体集積回路の製造方法
JPH01187976A (ja) 半導体装置の製造方法
JPS6318642A (ja) 半導体装置の製造方法
JPH0475346A (ja) 半導体装置の製造方法
JPH03280548A (ja) Npnトランジスタの製造方法
JPH01225156A (ja) 半導体集積回路装置の製造方法
JPH0233932A (ja) 半導体装置の製造方法
JPS60133748A (ja) 相補型mos集積回路の製造方法
JPH02278833A (ja) 半導体集積回路の製造方法
JPH043432A (ja) 半導体装置の製造方法
JPS62124766A (ja) 半導体装置及びその製造方法
JPH0274042A (ja) Mis型トランジスタの製造方法
JPH0582743A (ja) 半導体素子の製造方法
JPH0564457B2 (ja)
JPS63215061A (ja) 半導体集積回路の製造方法
JPH03180029A (ja) 半導体装置の製造方法
JPS61180478A (ja) 半導体装置の製造方法