JPS58176970A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法の改良に関する。

〔発明の技術的背景とその問題点〕

最近、グロセス技術の進歩により増々微細化、高集積化
、高速化された半導体装置が開発されている。これは、
マスク精度の向上やアライナ−の高精度化等の種々の確
立によるものである。

ところで、従来、半導体装置例えばダブルペース構造を
有したバイポーラトランジスタは゛第１図（、）〜（ｃ
）に示す如く一製造されている。

〔１〕まず、ｐ型半導体基板１表面にｎ＋型型埋領領域
２管形成た後、前記基板１上にコレクタ領域となるｎ型
エピタキシャル層３ｔ−形成する。

つづいて、このエピタキシャル層３内に基板１まで達す
るｐ型分離領域４，４ｆ：形成する。次に、前記エピタ
キシャル層３の素子形成予定部上に選択的に耐酸化性絶
縁膜５ｔｅ５ｇｋ形底した後、熱酸化処理を施してフィ
ールド酸化膜６を形成する（第１図（、）図示）。

〔１１〕次に、耐酸化性絶縁膜５鳳　、ｊｍｔ＃去し、
前記エピタキシャル層３の一方の島領域３１に選択的に
ｖｓｍ不純物例えばリンを熱拡散してｎ＋型型埋領領域
２達する深いｎ＋＋不純物領域１を形成する０次に熱酸
化膜８を形成する０次いで、前記フィールド酸化膜６ｔ
−マスクとして前記エピタキシャル層３の他方の島領域
ＥｚＫｐ型不純物例えばゲロンをイオン注入した後、熱
処理を施して浅いｐ型内部ペース領域９を形成する。次
いで、前記フィールド酸化Ｍ６Ｙｒ基準として、全面に
外部ペース領域形成予定部分に対応する部分が開孔した
第１のレジストパターンを形成した後、このパターンを
マスクトシて再度前記エピタキシャル層３の島領域３！
に前回よりドーズ量の多いゴロ、ンを深くイオン注入す
る。この後、前記レジストパターンを除去し、熱処理を
施して深いｐ型外部ベース領域１０ｆ形成する（第１図
（ｂ）図示）。

［Ｊｌｌ］次に、再度前記フィールド酸化膜６Ｙｒ基準
として、写真蝕刻法によシエミッタ、コレクタ取出し領
域形成予定部が開孔し之第２のレジスト・ダターン（図
示せず）を形成した後、該・ダターンをマスクとして前
記酸化膜Ｉｆｆエツチング除去し、エミ、り開孔部１１
、フレフタ開孔部１２を形成する。つづいて、前記レジ
ス）　ノ４ター：／′ｆｔ除去後、全面に砒素ドーグ多
結晶シリコン膜（図示せず）を堆積し、熱処理を施して
ｎ＋型エミ、り領域１３、？型コレクタ取出し領域１４
を形成する。次いで、写真蝕刻法に上り前記多結晶シリ
コン膜上に、前記エミッタ、コレクタ取出し領域１３．
１４に対応する部分を除く部分が開孔した第３のレジス
トパターンを形成し先後、このパターンをマスクとして
前−記多結晶シリコン膜をエツチングして多結晶シリコ
ンノ臂ターン１５を形成する。更に、前記＠３のレジス
トパターンを除去し、写真蝕刻法にょル前記外部ペース
領域１ｏに対応するベースコンタクト１６を形成し、配
線等を行なってバイポーラトランジスタｔ−製造する。

（第１図（ｃ）図示）。

ところで、前述の如く製造されるバイポーラトランジス
タ（−５いて、外部ペース１０．エミッタ領域１３間の
絶縁耐圧（ｖｌｌｏ）は内部ペース領域９の濃度に依存
し、例えば内部ペース領域９０表面の濃度が２Ｘ　１０
”ｍ−’のとき、■□。

は約６ｖである。一方、ペース領域のシリーズ抵抗を減
少するには、外部ペース、エミ、り領域Ｊ　Ｏ＃　Ｊ　
３にできるだけ近づけることが好ましいが、外部ペース
領域１０が横方向に拡゛散してエミ、り領域１３と内部
ペース領域９接合部の内部ペース領域９の濃度が高くな
り、接合耐圧の劣化をもたらすため、外部ペース領域１
０と工ｉ、り領域１３、つまクエミッタ開口部１１間は
一定距離設けなくてはならない。しかしながら、前述し
た製造方法においては、まず、外部ペース領域１０がフ
ィールド酸化膜６ｔ−基準として形成された第１のレジ
スト・ヤターンを用いて形成される。なお、外部ペース
領域１０の形成はイオン注入によシ行なわれているため
、レジストツタターンのみで行なわれ、外部ペース領域
１０形成時のマスク形状は後工程に残らない。

次に１エミ、り開口部１１の形成に際し、再び前記フィ
ールド酸化膜６を基準として形成された第２のレジスト
・々ターンが用いられる。即ち、第１．纂２のレジスト
／臂ターンを、フィールド酸化膜６ｔ−夫々基準として
形成することにより、２回の合せズレが生じ、この合せ
ズレを考慮して外部ベース、エミ、り領域１０．１３間
の距離を太きくせざるを得なくなり、ベースシリーズ−
抵抗の増大、素子の集積度の低減金もたらすという欠点
會もっていた０ 〔発明の目的〕 本発明は上記事情に鑑みてなされ九もので、写真蝕刻工
程数を減少すると共に、マスク合せズレを少なくシ、ベ
ース領域のシリーズ抵抗の減少、外部ペース、エミッタ
領域間の絶縁耐圧の向上、更には高集積を図った半導体
装置の製造方法を提供することを目的とするものである
。

〔発明の概要〕

本発明は、第１導電型の内部゛ベース領域【有する第２
導電渥の半導体層上の絶縁膜にエミッタ開孔部を形成し
、全面に第２導電型の不純物を含む被膜を形成し、更に
この被膜を、前記開孔部を覆うように形成したマスク材
を用いて選択的にエツチングした後、前記マスク材をそ
のまま用いてセルファライン的に前記内部ベース領域に
イオン注入することによシ、外部ベース領域形成用のマ
スク材を省いて合わせズレを減少するとと共に１外部ベ
ース、エミッタ領域間の距離全精度よく制御することを
図ったものである。

〔発−の実施例〕

本発明をバイポーラトランジスタに適用した場合につい
て、第２図−（ａ）〜（＠）に基づいて説明する。

〔１〕まず、常法によシ比抵抗２〜６Ω・国の（１００
）ｐ型シリコン基板２１上にｎ＋型堀込領域２２、ｎ型
エピタキシャル層２３’を形成し、更にこのｎ型エピタ
キシャル層２３内にＰ＋壓分離領域２４ｔ−形成した後
、前記エピタキシャル一層゛２３の素手形成予定部上に
耐酸化性絶縁膜ｚｉｌ　　、ｉｓ！全形成し、更に高圧
酸化法によシフイールド酸化膜２６管形成した（［２図
（ａ）図示）。つづいて、前記耐酸化性絶縁膜２５１゜
２５９を除去し、前記エピタキシャル層２３の一方の島
領域２３１にリンを選択的に熱拡散してｎ＋型型埋領領
域２２達する深いｎ＋＋不純物領域２７を形成した。次
いで、熱酸化層２８を形成する。次いで、前記フィール
ド酸化膜２６ｔ−マスクとして前記エピタキシャル層２
３の他方の島領域２３３にゾロンをイオン注入した後、
熱処理を施して浅いｐ型内部ベース領域２＃管形成した
（ｊｌ！２図（ｂ）図示）。

〔１１〕次に、フィールド酸化膜１６ｆ基準として写真
蝕刻法によシエミ、り、コレクタ領域形成予定部に対応
する酸化膜２８ｔ−選択的にエーチングしてエミ、り開
孔部３０、コレクタ開孔部３１七夫々形成した。つづい
て、全面に砒素添加多結晶シリーン膜３２を堆積した（
第２図（、）図示）。つづいて、全面にフォトレジスト
膜（図示せず）を塗布し、前記エミッタ、コレクタ開孔
部Ｂ０，３１に基準として写真蝕刻法によシエミ、り、
コレクタ開孔部３０．３１を覆うレジストノぐターン（
マスク材）Ｊｊｔ形成した。次いで、このレジストノ譬
ターン３３ｆマスク゛どして前記多結晶シリコ′ン緘３
２ｆ：エッチングして砒素を添加した多結晶シリコンノ
臂ターンＪｅｔ形成した（纂２図（ｄ）図示）。更に、
前記レジスト・母ターンＳ３を残存させた状態で、前記
内部ベース領域２９及びエピタキシャル層ｘｌＫ高濃度
のメロン全イオン注入した。ひきつづき、レジストノ々
ターン３３を除去し、熱処理を施して内部ベース領域２
９及びエピタキシャル層２３Ｖｃ注入したがロンを活性
化してｐ＋原型外ベース領域３５を形成−すると同時に
、多結晶シリコンパターン３４中の砒素を夫々エミ、り
、コレクタ開孔部３０．３１を通して内部ペース領域２
９、不純物領域２７に拡散してｎ＋型エミ、り領域３６
、ｎ＋＋コレクタ取出し領域Ｊ７ｆ形成した。最後に、
常法により酸化膜２８′１に選択的にエツチングしてベ
ースコンタクト３８を形成し、配線等全行なって所望の
ノ々イポーラトランジスタを製造した（第２図（・）図
示）。

しかして、本発明によれば、エミ、り開孔部３０を基準
として形成されたレジストノ４ターン３３′ｆ：マスク
トして多結晶シリコンパターン３４と外部ベース領域３
５を形成するため、従来の如く別々のマスクを必要とせ
ず、１枚のマスクで形成でき、マスクを１枚省略できる
。

ま九、シリコンパターン３４の形成に際し、その直前に
作られたエミッタ開孔部を基準として形成するため、従
来の如くフィールド酸化膜を基準として２度レジストパ
ターンを形成することに伴う２度の合わせズレが生ずる
ことなく、合わせズレが少ない。その結果、外部ベース
、エミッタ領域３５．３６間の距ｍ’ｉ精度よく制御で
き、ベース領域のシリーズ抵抗の減少及び外部ペース、
エミッタ領域３５．３６領域間の絶縁耐圧の向上を図る
ことができ、素子の高集積化、高速化を達成できた５゜ なお、上記実施例では第２導電膜を含む被膜として砒素
添加多結晶シリコン膜を用いたが、これに限らず、砒素
【イオン注入によ）添加しまた、上記実施例では全面に
砒素添加多結晶シリコン膜を堆積後、この多結晶シリコ
ン膜上にレジストツタターンを形成し、このレジストツ
タターンをマスクとして前記多結晶シリコン膜を選択的
に工、チングしたが、これに限らない。

例えば、全面に砒素添加多結晶シリコン膜を堆積後、熱
処理を施して前記多結晶シリコン膜から砒素をエピタキ
シャル層に拡散し、しかる後前記多結晶シリコン膜上に
エミ、り開孔部を覆うように選択的にレジス）　ノｆタ
ーンを形成し、このレジストツタターンを用いて多結晶
シリコン膜を選択的にエツチングしてもよい。

〔発明の効果〕

以上詳述した如く本発明によれば、写真蝕刻工程数を減
少するとともにマスク合わせズレを少すくシ、ベース領
域のシリーズ抵抗の、減少、外部ペース、エミ、り領域
間の絶縁耐圧の向上を図った高集積のパイ４−ラトラン
ジスタや７１、トキーダイオード等の半導体装置の製造
方法を提供できるものである。

【図面の簡単な説明】

第１図（１）〜（ｃ）は従来のパイＩ−ラトランジスタ
の製造方法を工程順に示す断面図、第２図（、）〜（・
）は本発明によるバイポーラトランジスタの製造方法を
工程）ｔＩＡＫ示す断面図である。 ２１・・・ｐ型シリコン基板、２２・・・ｎ　型埋込領
域、２３・・・ｎ型エピタキシャルＭＬｚｓ１　。 ２３３・・・島領域、２４・・・ｐ＋型分離領域、２６
１゜２５３・・・耐酸化性絶縁膜、２６・・・フィール
ド酸化膜、２７・・・ｎ＋型不純物領域、２８・・・酸
化膜、２９・・・ｐ型内部ペース領域、３０・・・エミ
、り開孔部、３１・・・コレクタ開孔部、３２・・・砒
素添加多結晶シリコン膜、３３・・・レジストパターン
（ｆｆスク材）％　　３４・・・多結晶シリコンパター
ン、３６・・・ｐ　型外部ベース領域、３６・・・１１
＋型エミ。 夕領域、３７・・・ｎ＋型コレクタ取出し領域、３８ベ
ースコンタクト。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図 第２図

Claims (1)

1. 【特許請求の範囲】 １、表面に第１導電型の内部ペース領域を有する第２導
   電型の半導体層上に絶縁膜音形成する工程と、この絶縁
   膜管選択的に工、チングしてエミッタ開孔部を形成する
   工程と、全面に第２導電蓋の不純物を含む被膜を形成す
   る工程と、この被膜上に前記開孔部を覆うように選択的
   に−ｆスク材を形成する工程と、このマスク材を用いて
   前記被膜を選択的にエツチングする工程と、前記マスク
   材を用いて第１導電型の不純物を前記内部ペース領域に
   イオン注入した後、熱処理【施す工程とを具備すること
   ｆ：特徴とする半導体装置の製造方法。 ２、マスク材が、エミッタ開孔部會基準にしてノ臂ター
   ニングされたものであることを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。 ３、第２導電型の不純物を含む被膜が、第２導電型不純
   物添加の多結晶シリコン膜であること會特徴とする特許
   請求の範囲第１項記載の半導体装董ａ製↓号ｊ老。 ４、第２導電型の不純物を含む被膜が、第２導電型不純
   物をイオン注入によシ添加した多結晶シリコン膜である
   ことｔ％黴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。 ５、全面Ｋｌ！２導電型の不純物を含む被ａｔ形成後、
   熱処理管筒して被膜から第２導電型の不純物をエミ、り
   開孔部を通して半導体層に拡散し、しかる後前記被膜上
   に一エミ、り開孔部を覆うように選択的にマスク材管形
   成し、このマスク材を用いて被膜を選択的に工、チング
   することｆ％徴とする特許請求の範囲第１項記載の半導
   体装置の製造方法。